TWI520391B - 立體積體電路及立體積體電路內部傳遞資料的方法 - Google Patents

立體積體電路及立體積體電路內部傳遞資料的方法 Download PDF

Info

Publication number
TWI520391B
TWI520391B TW102144489A TW102144489A TWI520391B TW I520391 B TWI520391 B TW I520391B TW 102144489 A TW102144489 A TW 102144489A TW 102144489 A TW102144489 A TW 102144489A TW I520391 B TWI520391 B TW I520391B
Authority
TW
Taiwan
Prior art keywords
wafer
induction coil
transistor
magnetic sensor
magnetic
Prior art date
Application number
TW102144489A
Other languages
English (en)
Other versions
TW201523943A (zh
Inventor
林崇榮
金雅琴
Original Assignee
國立清華大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立清華大學 filed Critical 國立清華大學
Priority to TW102144489A priority Critical patent/TWI520391B/zh
Priority to US14/196,547 priority patent/US9178132B2/en
Publication of TW201523943A publication Critical patent/TW201523943A/zh
Application granted granted Critical
Publication of TWI520391B publication Critical patent/TWI520391B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Description

立體積體電路及立體積體電路內部傳遞資料的方法
本發明是有關於一種立體積體電路及立體積體電路內部傳遞資料的方法，尤指一種利用感應線圈產生包含資料的磁場，然後利用磁感測器直接透過感應線圈所產生的磁場接收產生自感應線圈的資料的立體積體電路及其內部傳遞資料的方法。
目前立體(3D)積體電路已經受到積體電路設計者廣泛的興趣，且可用以實現高密度、高彈性以及多功能的混合積體電路系統。請參照第1圖，第1圖是現有技術說明具有直通矽晶穿孔(Through-Silicon Via,TSV)的立體積體電路100的示意圖。如第1圖所示，直通矽晶穿孔101、102提供在立體積體電路100的晶片103、104之間中一個資料傳輸通道。然而直通矽晶穿孔技術具有成本增加、信賴度降低和靜電/放電的問題，導致直通矽晶穿孔會大大限制了立體積體電路的最大資料速度(maximum data rate)。
另外，請參照第2圖，第2圖是現有技術說明具有電容感應的立體積體電路200的示意圖。如第2圖所示，立體積體電路200的晶片203、 204中分別具有電容感應單元2032、2034。因此，晶片203、204即可利用電容感應單元2032、2034互相傳遞資料。然而，晶片203、204需先對電容感應單元2032、2034充電，然後才能利用電容感應單元2032、2034互相傳遞資料。由於堆疊晶片203、204利用電容感應單元2032、2034互相傳遞資料之前需先對電容感應單元2032、2034充電，所以電容感應單元2032、2034之間的資料傳輸速度較慢。
因此，現有技術對於積體電路設計者而言並非是一個好的選擇。
本發明的一實施例提供一種立體積體電路。該立體積體電路包含複數個堆疊的晶片。該複數個堆疊的晶片中的每一晶片包含至少一電晶體、一感應線圈及一磁感測器，其中該磁感測器是位於該感應線圈與該至少一電晶體之上，且該感應線圈是介於該至少一電晶體與該磁感測器之間。該晶片是利用該感應線圈產生包含資料的磁場以及該複數個堆疊的晶片中與該晶片相鄰的至少一晶片利用該晶片的磁感測器透過該晶片的感應線圈所產生的磁場接收產生自該晶片的感應線圈的資料。
本發明的另一實施例提供一種立體積體電路內部傳遞資料的方法，其中該立體積體電路包含複數個堆疊的晶片，其中該複數個堆疊的晶片中的每一晶片包含至少一電晶體、一感應線圈及一磁感測器，其中該磁感測器是位於該感應線圈與該至少一電晶體之上，且該感應線圈是介於該至少一電晶體與該磁感測器之間。該方法包含該晶片利用該感應線圈 產生包含資料的磁場；該複數個堆疊的晶片中與該晶片相鄰的至少一晶片利用該晶片的磁感測器透過該晶片的感應線圈所產生的磁場接收產生自該晶片的感應線圈的資料。
本發明提供一種立體積體電路及立體積體電路內部傳遞資料的方法。該立體積體電路和該方法是利用一感應線圈產生包含資料的磁場，然後利用一磁感測器直接透過該感應線圈所產生的磁場接收產生自該感應線圈的資料。因此，相較於現有技術，由於本發明是利用磁場傳輸資料，所以本發明具有成本降低、信賴度增加、無靜電/放電的缺點。另外，因為本發明是利用磁場傳輸資料而不需充電，所以本發明的資料傳輸速度較快。
100、200、300‧‧‧立體積體電路
101、102‧‧‧直通矽晶穿孔
103、104、203、204、303、304‧‧‧晶片
2032、2034‧‧‧電容感應單元
3032、3042‧‧‧接收器
3034、3044‧‧‧發射器
3036、3046‧‧‧感應線圈
3038、3048‧‧‧磁感測器
500-506‧‧‧步驟
第1圖是現有技術說明具有直通矽晶穿孔的立體積體電路的示意圖。
第2圖是現有技術說明具有電容感應的立體積體電路的示意圖。
第3圖是本發明的一實施例說明一種立體積體電路的示意圖。
第4圖是說明晶片的橫切面的示意圖。
第5圖是為本發明的另一實施例說明一種立體積體電路內部傳遞資料的方法的流程圖。
請參照第3圖，第3圖是本發明的一實施例說明一種立體積體 電路300的示意圖。如第3圖所示，立體積體電路300包含二個堆疊的晶片303、304，其中前述晶片303、304的堆疊方式，於本較佳實施例之中，係可為垂直堆疊。但本發明並不受限於立體積體電路300僅包含二個堆疊的晶片303、304，亦即立體積體電路300可包含超過二以上的堆疊的晶片。請參照第4圖，第4圖是說明晶片303的橫切面的示意圖。如第4圖所示，晶片303包含由複數個電晶體所組成的接收器3032與發射器3034、一感應線圈3036及一磁感測器3038，其中磁感測器3038是位於感應線圈3036與接收器3032與發射器3034之上，且感應線圈3036是介於接收器3032、發射器3034與磁感測器3038之間。另外，晶片303所包含的複數個電晶體是金氧半電晶體或雙載子電晶體。如第4圖所示，感應線圈3036與接收器3032、發射器3034之間的結構，以及感應線圈3036與磁感測器3038之間的結構並未繪示。另外，磁感測器3038是由磁性穿隧接面(Magnetic Tunneling Junction)所構成。但本發明並不受限於磁感測器3038是由磁性穿隧接面所構成。另外，晶片304所包含的接收器3042與發射器3044、一感應線圈3046及一磁感測器3048的位置皆和晶片303所包含的接收器3032與發射器3034、感應線圈3036及磁感測器3038相同，在此不再贅述。
如第3圖和表一所示，當晶片303傳輸資料至晶片304時，接收器3032去能與發射器3034致能，以及接收器3042致能與發射器3044去能。因此，當晶片303傳輸資料至晶片304時，晶片303的發射器3034是利用感應線圈3036產生包含資料的磁場，以及晶片304的接收器3042利用磁感測器3048透過晶片303的感應線圈3036所產生的磁場接收產生自晶片303的感應線圈3036的資料。
如第3圖和表一所示，當晶片304傳輸資料至晶片303時，接收器3032致能與發射器3034去能，以及接收器3042去能與發射器3044致能。因此，當晶片304傳輸資料至晶片303時，晶片304的發射器3044是利用感應線圈3046產生包含資料的磁場，以及晶片303的接收器3032利用磁感測器3038透過晶片304的感應線圈3046所產生的磁場接收產生自晶片304的感應線圈3046的資料。
請參照第3圖、表一和第5圖，第5圖是為本發明的另一實施例說明一種立體積體電路內部傳遞資料的方法的流程圖。第5圖的方法是利用第3圖的立體積體電路300說明，詳細步驟如下：步驟500：開始；步驟502：晶片303利用感應線圈3036產生包含資料的磁場；步驟504：晶片304利用磁感測器3048透過晶片303的感應線圈3036所產生的磁場接收產生自晶片303的感應線圈3036的資料；步驟506：結束。
如第3圖和表一所示，當晶片303傳輸資料至晶片304時，接 收器3032去能與發射器3034致能，以及接收器3042致能與發射器3044去能。因此，在步驟502和步驟504中，當晶片303傳輸資料至晶片304時，晶片303的發射器3034是利用感應線圈3036產生包含資料的磁場，以及晶片304的接收器3042利用磁感測器3048透過晶片303的感應線圈3036所產生的磁場接收產生自晶片303的感應線圈3036的資料。
綜上所述，本發明所提供的立體積體電路及立體積體電路內部傳遞資料的方法是利用感應線圈產生包含資料的磁場，然後利用磁感測器直接透過感應線圈所產生的磁場接收產生自感應線圈的資料。因此，相較於現有技術，由於本發明是利用磁場傳輸資料，所以本發明具有成本降低、信賴度增加、無靜電/放電的缺點。另外，因為本發明是利用磁場傳輸資料而不需充電，所以本發明的資料傳輸速度較快。
300‧‧‧立體積體電路
303、304‧‧‧晶片
3032、3042‧‧‧接收器
3034、3044‧‧‧發射器
3036、3046‧‧‧感應線圈
3038、3048‧‧‧磁感測器

Claims (8)

  1. 一種立體積體電路，包含：複數個堆疊的晶片，其中該複數個堆疊的晶片中的每一晶片包含至少一電晶體、一感應線圈及一磁感測器，其中該磁感測器是位於該感應線圈與該至少一電晶體之上，且該感應線圈是介於該至少一電晶體與該磁感測器之間；其中該晶片是利用該感應線圈產生包含資料的磁場以及該複數個堆疊的晶片中與該晶片相鄰的至少一晶片利用該晶片的磁感測器透過該晶片的感應線圈所產生的磁場接收產生自該晶片的感應線圈的資料。
  2. 如申請專利範圍第1項所述的立體積體電路，其中該至少一電晶體是一金氧半電晶體。
  3. 如申請專利範圍第1項所述的立體積體電路，其中該至少一電晶體是一雙載子電晶體。
  4. 如申請專利範圍第1項所述的立體積體電路，其中該晶片的磁感測器是由磁性穿隧接面(Magnetic Tunneling Junction)所構成。
  5. 一種立體積體電路內部傳遞資料的方法，其中該立體積體電路包含複數個堆疊的晶片，其中該複數個堆疊的晶片中的每一晶片包含至少一 電晶體、一感應線圈及一磁感測器，其中該磁感測器是位於該感應線圈與該至少一電晶體之上，且該感應線圈是介於該至少一電晶體與該磁感測器之間，該方法包含：該晶片利用該感應線圈產生包含資料的磁場；及該複數個堆疊的晶片中與該晶片相鄰的至少一晶片利用該晶片的磁感測器透過該晶片的感應線圈所產生的磁場接收產生自該晶片的感應線圈的資料。
  6. 如申請專利範圍第5項所述的方法，其中該至少一電晶體是一金氧半電晶體。
  7. 如申請專利範圍第5項所述的方法，其中該至少一電晶體是一雙載子電晶體。
  8. 如申請專利範圍第5項所述的方法，其中該晶片的磁感測器是由磁性穿隧接面所構成。
TW102144489A 2013-12-04 2013-12-04 立體積體電路及立體積體電路內部傳遞資料的方法 TWI520391B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102144489A TWI520391B (zh) 2013-12-04 2013-12-04 立體積體電路及立體積體電路內部傳遞資料的方法
US14/196,547 US9178132B2 (en) 2013-12-04 2014-03-04 Three-dimensional integrated circuit and method of transmitting data within a three-dimensional integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102144489A TWI520391B (zh) 2013-12-04 2013-12-04 立體積體電路及立體積體電路內部傳遞資料的方法

Publications (2)

Publication Number Publication Date
TW201523943A TW201523943A (zh) 2015-06-16
TWI520391B true TWI520391B (zh) 2016-02-01

Family

ID=53266045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144489A TWI520391B (zh) 2013-12-04 2013-12-04 立體積體電路及立體積體電路內部傳遞資料的方法

Country Status (2)

Country Link
US (1) US9178132B2 (zh)
TW (1) TWI520391B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
US10113884B2 (en) * 2015-08-31 2018-10-30 Infineon Technologies Ag Diversity in magnetic sensors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244162B (en) * 2004-08-18 2005-11-21 Ind Tech Res Inst Magnetic random access memory with tape read line, fabricating method and circuit thereof
US8933715B2 (en) * 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
US9190346B2 (en) * 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8902663B1 (en) * 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US9230940B2 (en) * 2013-09-13 2016-01-05 Globalfoundries Inc. Three-dimensional chip stack for self-powered integrated circuit
US9312856B2 (en) * 2014-01-02 2016-04-12 National Tsing Hua University Scheme for 3D voltage type TSV signal transmission

Also Published As

Publication number Publication date
US9178132B2 (en) 2015-11-03
US20150155476A1 (en) 2015-06-04
TW201523943A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
TWI476863B (zh) 用於３ｄ積體電路堆疊之介層通訊
US9343369B2 (en) Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems
TWI514153B (zh) 一種用於封裝上多處理器接地參考單端互連的系統及非暫態電腦可讀取媒體
US9702931B2 (en) Test circuit and method for semiconductor device
KR102192546B1 (ko) 반도체 메모리 장치
TWI520391B (zh) 立體積體電路及立體積體電路內部傳遞資料的方法
US9330215B2 (en) Method and system for verifying the design of an integrated circuit having multiple tiers
CN104752415A (zh) 用于三维集成电路的方法和装置
US20130176647A1 (en) Driver circuit and method of generating an output signal
JP5229213B2 (ja) インダクタ結合を用いて信号伝送を行う半導体装置
CN104183262A (zh) 半导体装置和存储***
KR20160041535A (ko) 신호를 전송하는데 있어 피크 전류를 감소시키는 반도체 장치 및 시스템
CN104715790A (zh) 用于耐高电压驱动器的装置
Aung et al. A 3-Gb/s/ch simultaneous bidirectional capacitive coupling transceiver for 3DICs
JP2016500198A5 (zh)
US9425865B2 (en) Wireless chip for chip-to-chip wireless transfer
TW201719180A (zh) 改良型電弧偵測裝置
US20190035768A1 (en) Semiconductor device
CN105794112B (zh) 高速短距离输入/输出(i/o)
Kadomoto et al. An inductive-coupling bus with collision detection scheme using magnetic field variation for 3-D network-on-chips
Papistas et al. Contactless inter-tier communication for heterogeneous 3-D ICs
KR102252786B1 (ko) 멀티 칩 패키지
US20130043541A1 (en) Low power/high speed tsv interface design
CN107567685A (zh) 具有组合与顺序逻辑的分开的双功率摆动管线设计
Alzahmi et al. High-performance RF-interconnect for 3D stacked memory