TWI518861B - 矽穿孔結構及其製法 - Google Patents

Description

矽穿孔結構及其製法

本發明係關於一種矽穿孔結構，以及形成矽穿孔結構的方法。本發明特別是關於一種具有雙層環的矽穿孔結構，用來降低晶圓中的導電基材與矽穿孔結構中導電材料間，不良的電耦合問題。

矽穿孔技術(TSV)是一種新穎的半導體技術。矽貫通電極技術主要在於解決晶片間互連的問題，屬於一種新的三度空間立體封裝技術。當紅的矽穿孔技術藉由三度空間的堆疊、經由矽穿孔創造出更符合輕、薄、短、小之市場需求產品，提供微機電系統(MEMS)、光電及電子元件等晶圓級封裝所需之封裝製程技術。

矽穿孔技術是在晶圓上以蝕刻或雷射的方式鑽孔，再將導電材料如銅、多晶矽、鎢等填入導孔(Via)形成導電的通道(即連接內、外部的接合線路)。最後則將晶圓或晶粒(die)薄化再加以堆疊、結合(bonding)，而成為三度空間的堆疊積體電路(3D IC)。如此一來，就可以去除打線連結(wire bonding)方式。改以蝕刻或雷射的方式鑽孔(Via)並導通電極，不僅可以省去打線空間，也可以縮小了電路板的使用面積與封裝件的體積。

由於採用矽穿孔技術的構裝內部接合距離，即為薄化後之晶圓或晶粒的厚度，相較於採取打線連結的傳統堆疊封裝，三度空間堆疊積體電路的內部連接路徑更短，相對可使晶片間的傳輸電阻更小、速度更快、雜訊更小、效能更佳。尤其在中央處理器(CPU)與快取記憶體，以及記憶卡應用中的資料傳輸上，更能突顯矽穿孔技術的短距離內部接合路徑所帶來的效能優勢。此外，三度空間堆疊積體電路封裝後的尺寸等同於晶粒尺寸。在強調多功能、小尺寸的可攜式電子產品領域，三度空間堆疊積體電路的小型化特性更是市場導入的首要因素。

以目前開發的技術及製程的先後順序而言，矽穿孔技術可以分為先鑽孔(via first)與後鑽孔(via last)兩大態樣。其中先鑽孔製程又可分為在金氧半導體前(before CMOS)與在金氧半導體後(after CMOS)兩種變化。在金氧半導體前的先鑽孔製程步驟，是在進行金氧半導體製程前，先行在矽晶圓基材上形成矽穿孔通道，並填入導電材料。為顧及後續金氧半導體步驟中的高溫製程，導電材料的選擇目前以較可承受後續金氧半導體高溫製程的多晶矽為主。而導電性更佳的銅等金屬，則會因為導電金屬在反覆接受高溫製程後(thermal process)會影響其電阻，而造成電阻劣化(pumping)的問題。就整體而言，在考慮到填導電材料後晶圓薄化製程的困難度時，此等在金氧半導體前進行的先鑽孔製程步驟，與傳統半導體製程技術的整合度與相容度較高，但是會有銅汙染與導電材料必需承受後續金氧半導體高溫製程的考量。

而在金氧半導體後的先鑽孔製程步驟，則是在完成金氧半導體製程後，才開始進行導孔的成形製程並填入導電金屬。目前採用的導電金屬材料以導電特性優良的銅為多。而由於銅在填孔時容易產生底部未填滿但頂部已封口的現象，導致通道內出現空洞(void)而失效，因此亦有部份製造商以鎢(W)金屬為導電材料。總體來說，在金氧半導體後的先鑽孔製程步驟，由於金氧半導體已經完成，將銅填入導孔後的平坦化製程會特別困難，而且也有銅汙染的問題，這樣會增加此等製程步驟與傳統半導體製程技術整合與相容的困難度。

另外，矽穿孔結構中的核心導電層與基材因為都是導體，所以在元件操作中時，核心導電層會與基材產生不良的電偶合反應，而影響元件的性能。因此，仍然需要一種新穎的矽穿孔結構，以及製作矽穿孔結構的方法，可以降低或是消除核心導電層與基材產生不良的電偶合反應的問題。

本發明於是提出一種新穎的矽穿孔結構，以及製作矽穿孔結構的方法。本發明新穎的矽穿孔結構具有特殊設計的複合環，可以降低或是消除核心導電層與基材產生不良的電偶合反應的問題。

本發明首先提供一種新穎的矽穿孔結構。本發明的矽穿孔結構包含一晶圓、一穿孔洞、一導電層、一穿孔洞介電環、一第一導電環或一第一基材環、與一第一介電環。晶圓包含一第一面與一第二面，而穿孔洞即用來連通第一面與第二面。導電層填滿穿孔洞中，而穿孔洞介電環則圍繞並直接接觸導電層。第一導電環或第一基材環其中一者圍繞並直接接觸穿孔洞介電環。第一介電環圍繞並直接接觸第一導電環，又為晶圓所圍繞。

本發明其次提出一種形成矽穿孔結構的新穎方法。首先，提供一晶圓，其包含一基材、一第一面與一第二面。其次，在晶圓中形成複合環狀結構。複合環狀結構包含一核心基材柱、一穿孔洞介電環、一第一基材環以及一第一介電環。穿孔洞介電環包含一介電材料、圍繞並直接接觸核心基材柱。第一基材環圍繞並直接接觸穿孔洞介電環。第一介電環圍繞並直接接觸第一基材環，又為晶圓所圍繞。之後，經由第二面薄化晶圓而暴露出複合環狀結構。繼續，形成一第二面介電層，用來覆蓋第二面並暴露複合環狀結構。再來，完全移除複合環狀結構內之基材，使得核心基材柱成為一穿孔洞，而連通第一面與第二面。然後，使用一核心導電材料填滿穿孔洞而得到一矽穿孔結構。

在本發明一實施例中，還可以同時完全移除第一基材環而成為一第一空心環，再使用一第一導電材料填滿第一空心環，使得第一基材環成為第一導電環。在本發明另一實施態樣中，可以在形成矽穿孔結構之前或是之後進行一半導體製程。(在本發明再一實施例中，還可以形成一多層金屬結構，其位於第一面上並包含一第一導電結構、一第二導電結構與一第三導電結構。一第一導電環下延伸部由第一導電結構所構成、一第一導電環上延伸部由第三導電結構所構成，而一導電層延伸部則由第二導電結構所構成。如此一來，使得第一導電環下延伸部與第一導電環上延伸部一起，將導電層延伸部夾置其中，用以屏蔽導電層延伸部與晶圓間之交互作用。在本發明又一實施態樣中，導電層延伸部還可以具有一彎折結構。

本發明首先提供一種形成矽穿孔結構的新穎方法。本發明的新穎方法，會特別形成一複合環結構，用來降低或是消除核心導電層與基材間產生不良的電偶合反應的問題。

請參考第1-10圖，繪示本發明形成矽穿孔結構方法的示意圖。首先，請參考第1圖，首先提供晶圓103。晶圓103將用於形成矽穿孔結構，本身包含一半導體基材103，並具有相對之第一面101與第二面102，其中第一面101為半導體基材103的正面，用來製備各式半導體元件與金屬內連線，而第二面102則為半導體基材103的底面。半導體基材103可以為矽。

其次，要在晶圓103中形成一複合環狀結構110。複合環狀結構110至少包含一核心基材柱111、一穿孔洞介電環112、一第一基材環113與一第一介電環114。穿孔洞介電環112包含一介電材料、圍繞並直接接觸核心基材柱111。第一基材環113位於穿孔洞介電環112之外側，所以會圍繞並直接接觸穿孔洞介電環112。第一介電環114位於第一基材環113之外側，所以會圍繞並直接接觸第一基材環113，同時還會被晶圓103中的半導體基材103所圍繞。

複合環狀結構110可以在習知的淺溝渠隔離(圖未示)之形成步驟時一併完成。例如，可以使用微影與蝕刻步驟，在晶圓103中分別形成凹穴(圖未示)，而用來分別定義複合環狀結構中的穿孔洞介電環112、第一介電環114與淺溝渠(圖未示)。可以利用遮罩的開口大小與蝕刻條件來控制凹穴與淺溝渠的深度，較佳者，凹穴的深度大於淺溝渠的深度。隨後，使用一種介電材料，例如氧化矽，填入凹穴(圖未示)與淺溝渠(圖未示)之中再加以平坦化，而分別得到所需之穿孔洞介電環112、第一介電環114與淺溝渠隔離(圖未示)。視情況需要，環狀介電層110中之穿孔洞介電環112與第一介電環114之厚度可以為2微米-3微米。

然後，請參考第2圖，進行視情況需要之半導體製程。此等半導體製程可以為任何適當之半導體製程，例如，經由此半導體製程而在第一面101上形成一半導體元件120，並在半導體元件120上形成覆蓋半導體元件120之層間介電層124，以及位於層間介電層124之上、而與半導體元件120電連接之內連線結構125。視情況需要之半導體製程，可以在得到矽穿孔結構之前或之後進行，第2圖例示半導體製程在得到矽穿孔結構之前進行。

在本實施例中，半導體元件120可包含閘極123與位於閘極123兩側之源極121與汲極122等。視情況需要，還可以在半導體元件120上形成蝕刻停止層或是應力層，然後再形成層間介電層124。內連線結構125即經由接觸插塞126，穿過層間介電層124而分別與位於第一面101上相對應之閘極123、源極121與汲極122電連接。層間介電層124可以包含一種至多種介電材料，例如氧化矽、氮化矽、低介電常數介電材料、氮氧化矽、碳化矽等或其任意組合。內連線結構125可以為經由鑲嵌步驟所形成之銅鑲嵌導電結構，包含阻障層、銅晶種層及銅層。接觸插塞126通常會包含鎢及用作為阻障層的鈦與氮化鈦。

接下來，請參考第3圖，待第一面101完成所需的各式半導體元件與金屬內連線(第3圖中以內連線結構125與接觸插塞126作為整體金屬內連線的代表)之後，接著進行一晶圓薄化製程，以經由第二面102薄化晶圓103而暴露出複合環狀結構110中之核心基材柱111、穿孔洞介電環112、第一基材環113與第一介電環114。其可以使用研磨等的方式，移除部份之晶圓103而暴露出複合環狀結構110。例如，可以使用有機材料，像是黏膠(圖未示)，將晶圓103的第一面101與一載體(圖未示)貼合，再進行研磨步驟，來移除部份之晶圓103而暴露出複合環狀結構110。核心基材柱111、穿孔洞介電環112、第一基材環113與第一介電環114。可以都為同心結構。

隨後，請參考第4圖，形成第二介電層140。第二介電層140不但會覆蓋第二面102，並同時暴露出複合環狀結構110。形成第二介電層140的步驟可以是，先使用一介電材料，例如氮化矽或是氧化矽，全面性地覆蓋第二面102，然後再使用微影配合蝕刻步驟選擇性移除部份之介電材料，目的是精準地暴露出複合環狀結構110。第4圖例示半導體製程尚未進行。

再來，要完全移除複合環狀結構110中核心基材柱111之基材103，使得核心基材柱111成為一穿孔洞115。而且，穿孔洞115會連通第一面101與第二面102。可以使用適當之蝕刻法，例如乾蝕刻及/或濕蝕刻，配合光阻來移除核心基材柱111之基材103。

然後，請參考第5圖，使用一核心導電材料150填滿穿孔洞115而得到矽穿孔結構100。例如，使用沉積的方式，將核心導電材料150填滿穿孔洞115之中，並且與內連線結構125直接或間接電連接。核心導電材料150通常包含一低電阻之導電材料，例如銅。構成矽穿孔結構100的核心導電材料150可以為直徑約為5-20微米之一柱形結構。

視情況需要，在核心導電材料150填滿穿孔洞115之前，可以在穿孔洞介電環112之內壁上先形成障壁層(圖未示)與晶種層(圖未示)其中之至少一者，而覆蓋穿孔洞介電環112的表面。當核心導電材料150為銅時，障壁層(圖未示)可以避免銅原子不良的擴散。晶種層(圖未示)則是可以誘導核心導電材料150的沉積。

視情況需要，請參考第6圖，在移除複合環狀結構110中核心基材柱111之基材103的同時，還可以一併完全移除第一基材環113中之基材103，而成為一第一空心環116。之後，請參考第7圖，如同核心導電材料150填滿穿孔洞115一般，使用第一導電材料151填滿第一空心環116，成為一第一導電環151。核心導電材料150與第一導電材料151可以相同，也可以不同。若是核心基材柱111第一基材環113同時移除，可使用相同導電材料回填。若是核心基材柱111第一基材環113分別移除，則可使用不同導電材料分開回填。

視情況需要，請參考第8圖，還可以在第一介電環114的外圍形成同心之至少一組導電環與介電環。例如，形成第二導電環152與第二介電環117。第二導電環152會圍繞並直接接觸第一介電環114。第二介電環117則會圍繞並直接接觸第二導電環152，又為晶圓113所圍繞。形成同心之導電環與介電環的方法，可以參考前述之說明，在此故不多加贅述。

在本發明一實施方式中，矽穿孔結構100中心的核心導電材料150與外層的導電環(例如第8圖中所例示者為第二導電環152)可以在同一面(例如第一面101或第二面102)一起製作。或是，先在第一面101製作矽穿孔結構100中心的核心導電材料150，但在第二面102製作外層導電環。或 是，先在第一面101製作外層導電環，但是在第二面102製作矽穿孔結構100中心的核心導電材料150。

在本發明另一實施方式中，核心導電材料150與外層導電環製作的時間點還可以不同。例如，其可以在半導體元件120前製作、其可以在半導體元件120後但在第一層金屬內連線前製作。或是，其可以在金屬內連線後製作...等等。

在本發明又一實施方式中，核心導電材料150或導電環在第一面101上的延伸範圍也會不同。例如，在半導體元件120前製作出的核心導電材料150或導電環只位於半導體基材103中。在半導體元件120後但在第一層金屬內連線前製作出的核心導電材料150或導電環，會以一體成型的方式從半導體基材103中延伸到接觸插塞126。在金屬內連線後製作出的核心導電材料150或導電環，則會以一體成型的方式從半導體基材103中延伸到金屬內連線的最上層。因此，當核心導電材料150與外層的導電環是在不同時間點製作時，兩者的長度會有所不同。

視情況需要，請參考第7圖及第9圖，視情況需要之半導體製程中之內連線結構125還可以是一種多層金屬結構160。多層金屬結構160位於第一面101上，並包含一第一導電結構161、一第二導電結構162與一第三導電結構163。 第一導電結構161與第三導電結構163可以是環形金屬結構110的一部分，或兩者實質上不相連。在本發明一實施例中，第二導電結構162與第三導電結構163可以分別有缺口。例如，請參考第10A圖，第三導電結構163可以是有缺口之環，而允許第二導電結構162從缺口中穿過。或是，請參考第10B圖，第二導電結構162可以是有缺口之圓，而允許第一導電結構161從缺口中穿過。如此一來，就可以形成所需之多層金屬結構160。

另外，請參考第9圖，第一導電環151還可以分別與第一導電結構161以及第三導電結構163形成第一導電環第一延伸部164與第一導電環第三延伸部166，使得第一導電環第一延伸部164係由第一導電結構161所構成，而第一導電環第三延伸部166則由第三層166所構成。另外，多層金屬結構160中之第二導電結構162又構成了導電層第二延伸部165。如此一來，第一導電環第一延伸部164與第一導電環第三延伸部166即會一起將導電層第二延伸部165夾置其中，以屏蔽導電層第二延伸部165與晶圓103間之交互作用。

第10A圖、第10B圖、第10C圖繪示多層金屬結構160中不同層之俯視圖。第10A圖繪示第9圖中A-A’平面的俯視圖、第10B圖繪示第9圖中B-B’平面的俯視圖、第10C圖繪示第9圖中C-C’平面的俯視圖。第二導電結構162與第 三導電結構163之形狀不限，只要能產生有效之電連接與屏蔽效果即可。

多層金屬結構160中之第一導電結構161、第二導電結構162與第三導電結構163可以分別包含多層。例如，第二導電結構162的層數時會多於第一導電結構161的層數，但是又少於而第三導電結構的層數。視情況需要，請參考第10圖，導電層延伸部165還可以具有一彎折結構167，使得導電層延伸部165一定會延伸到最頂層而將訊號接出去。

在經過以上方法步驟之後，即可以得到本發明的矽穿孔結構100，如第7-10圖所示。晶圓103包含有基材103、第一面101與第二面102，而穿孔洞115即位於晶圓103中，而連通第一面101與第二面102。本發明的矽穿孔結構100之特徵在於，其中之複合環狀結構110。複合環狀結構110至少包含核心導電材料150、穿孔洞介電環112、第一基材環113或是第一導電環151、與第一介電環114。第一導電環151包含第一導電材料151。

複合環狀結構110可以為一同心之結構。核心導電材料150通常包含一低電阻之導電材料，例如銅。核心導電材料150還可以為填滿穿孔洞115、直徑約為5-20微米之柱形結構。較小之柱形結構有利於增加晶圓之元件密度。穿孔洞介電環112包含一介電材料，例如氧化矽，其圍繞並直接接觸核心基材柱111。第一基材環113或是第一導電環151位於穿孔洞介電環112之外側，所以會圍繞並直接接觸穿孔洞介電環112。第一介電環114包含一介電材料，例如氧化矽，而位於第一基材環113或是第一導電環151之外側，所以也會圍繞並直接接觸第一基材環113或是第一導電環151。另外，第一介電環114還會被晶圓103中的半導體基材103所圍繞。核心導電材料150與第一導電材料151可以相同，也可以不同。視情況需要，穿孔洞介電環112或是第一介電環114之厚度可以為2微米-3微米。

視情況需要，請參考第8圖，在第一介電環114的外圍還可以有同心之至少一組導電環與介電環。例如，第二導電環152與第二介電環117。第二導電環152會圍繞並直接接觸第一介電環114。第二介電環117則會圍繞並直接接觸第二導電環152，又為晶圓113所圍繞。

在晶圓103的第一面101上，可以有視情況需要半導體元件120、覆蓋半導體元件120之層間介電層124，以及位於層間介電層124之上、而與半導體元件120電連接之內連線結構125。半導體元件120通常包含閘極123與位於閘極123兩側之源極121與汲極122等。內連線結構125即經由接觸插塞126，穿過層間介電層124而分別與位於第一面101上之閘極123、源極121與汲極122電連接。

視情況需要，請參考第9圖，內連線結構125可以是一種多層金屬結構160。多層金屬結構160位於第一面101上並包含一第一導電結構161、一第二導電結構162與一第三導電結構163。在本發明一實施例中，第二導電結構162與第三導電結構163可以分別有缺口。例如，請參考第10A圖，第三導電結構163可以是有缺口之環，而允許第二導電結構162從缺口中穿過。或是，請參考第10B圖，第二導電結構162可以是有缺口之圓，而允許第一導電結構161從缺口中穿過。如此一來，就可以形成所需之多層金屬結構160。

另外，請參考第9圖，第一導電環151還可以分別與第一導電結構161以及第三導電結構163形成第一導電環第一延伸部164與第一導電環第三延伸部166，使得第一導電環第一延伸部164由第一導電結構161所構成，而第一導電環第三延伸部166由第三層166所構成。另外，多層金屬結構160中之第二導電結構162又構成了導電層第二延伸部165。如此一來，第一導電環第一延伸部164與第一導電環第三延伸部166即會一起將導電層第二延伸部165夾置其中，以屏蔽導電層第二延伸部165與晶圓103間之交互作用。

多層金屬結構160中之第一導電結構161、第二導電結構162與第三導電結構163可以分別包含多層。例如，當第二導電結構162包含第1至第m層時，第一導電結構161最多可以包含第1至第m-1層，而第三導電結構163最少要包含第1至第m+1層。視情況需要，請參考第9圖，導電層延伸部165還可以具有一彎折結構167，同時延伸到最頂層而將訊號接出去。

第10A圖、第10B圖、第10C圖繪示多層金屬結構160中不同層之俯視圖。第10A圖繪示第9圖中A-A’平面的俯視圖、第10B圖繪示第9圖中B-B’平面的俯視圖、第10C圖繪示第9圖中C-C’平面的俯視圖。第二導電結構162與第三導電結構163之形狀不限，只要能產生有效之電連接與屏蔽效果即可。

請參考第11圖，根據本發明之另一實施例，想要減低甚至阻絕核心導電材料150與基材103間不良之耦合效應時，核心導電材料150，與第一基材環113或是第一導電環151可以分別利用內連線電連接至一適當之電壓。第一基材環113或是第一導電環151即用於屏蔽核心導電材料150與晶圓101間不良之交互作用。例如，核心導電材料150電連接至一核心電壓Vc，而第一基材環113或是第一導電環151則電連接至一第一電壓Vf。視情況需要，核心電壓Vc與第一電壓Vf可以相同或是接近，或是核心電壓Vc與第一電壓Vf可以不同。例如，第一電壓Vf可以為核心電壓Vc之一半。適當之核心電壓Vc與第一電壓Vf可以依據本發明實施時所需而決定。將第一基材環113或是第一導電環151電連接至一適當電壓的內連線結構可以是圍繞核心導電材料150但卻不與其實體接觸的環形結構。

請參考第12圖，本發明之複合環狀結構110之中心柱不限於是導電材料，亦可以為具有絕緣性質之介電材料柱112。因此，介電材料柱112被第一基材環113或導電環所環繞、第一基材環或導電環113被第一介電環114所環繞、第一介電環114被第二基材環或導電環152所環繞、第二基材環或導電環152又被第二介電環117所環繞，最後第二介電環117又被半導體基材103所環繞，使得第二導電環115經由第二介電環117而與半導體基材103絕緣。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．矽穿孔結構

101．．．第一面

102．．．第二面

103．．．晶圓/半導體基材

110．．．複合環狀結構

111．．．核心基材柱

112．．．穿孔洞介電環、介電材料柱

113．．．第一基材環

114．．．第一介電環

116．．．第一空心環

117．．．第二介電環

120．．．半導體元件

121．．．源極

122．．．汲極

123．．．閘極

124．．．層間介電層

125．．．內連線結構

126．．．接觸插塞

140．．．第二介電層

150．．．核心導電材料

151．．．第一導電材料/第一導電環

152．．．第二導電環

160．．．多層金屬結構

161．．．第一導電結構

162．．．第二導電結構

163．．．第三導電結構

164．．．第一導電環下延伸部

165．．．導電層延伸部

166．．．第一導電環上延伸部

167．．．彎折結構

第1-6圖繪示本發明形成矽穿孔結構方法的示意圖。

第7-10C與12圖例示本發明的矽穿孔結構多種不同之實施態樣。

第11圖例示減低甚至阻絕核心導電材料與基材間之耦合效應。

100．．．矽穿孔結構

101．．．第一面

102．．．第二面

103．．．晶圓/半導體基材

110．．．複合環狀結構

112．．．穿孔洞介電環

113．．．第一基材環

114．．．第一介電環

120．．．半導體元件

121．．．源極

122．．．汲極

123．．．閘極

124．．．層間介電層

125．．．內連線結構

126．．．接觸插塞

140．．．第二介電層

150．．．核心導電材料

151．．．第一導電材料/第一導電環

Claims (21)

1. 一種矽穿孔結構，包含：一晶圓，包含一第一面與一第二面；一穿孔洞，連通該第一面與該第二面；一導電層，填滿該穿孔洞中；一穿孔洞介電環，直接接觸並圍繞該導電層；一第一導電環，直接接觸並圍繞該穿孔洞介電環，其中該第一導電環包含相同於該晶圓的材質；以及一第一介電環，直接接觸並圍繞該第一導電環，並為該晶圓所圍繞。
2. 如請求項1之矽穿孔結構，其中該導電層電連接至一核心電壓且該第一導電環電連接至一第一電壓，其中該核心電壓與該第一電壓實質上相同。
3. 如請求項1之矽穿孔結構，其中該導電層電連接至一核心電壓且該第一導電環電連接至一第一電壓，其中該核心電壓與該第一電壓不同。
4. 如請求項1之矽穿孔結構，其中該第一導電環用於屏蔽該導電層與該晶圓間之交互作用。
5. 如請求項1之矽穿孔結構，其中該導電層具有一核心導電材料且 該第一導電環具有一第一導電材料，其中該核心導電材料與該第一導電材料相同。
6. 如請求項1之矽穿孔結構，其中該導電層具有一核心導電材料且該第一導電環具有一第一導電材料，其中該核心導電材料與該第一導電材料不同。
7. 如請求項1之矽穿孔結構，更包含：一第二導電環，直接接觸並圍繞該第一介電環；以及一第二介電環，直接接觸並圍繞該第二導電環，並為該晶圓所圍繞。
8. 如請求項1之矽穿孔結構，其中該導電層為具有直徑約為5-20微米之一柱形結構。
9. 如請求項1之矽穿孔結構，更包含：一多層金屬結構，位於該第一面上並包含一第一導電結構、一第二導電結構與一第三導電結構；一第一導電環第一延伸部，由該第一導電結構所構成；一第一導電環第三延伸部，由該第三導電結構所構成；以及一導電層第二延伸部，由該第二導電結構所構成，其中該第一導電環第一延伸部與該第一導電環第三延伸部一起將該導電層第二延伸部夾置其中，以屏蔽該導電層延伸部。
10. 如請求項1之矽穿孔結構，其中該導電層第二延伸部具有一彎折結構。
11. 一種形成矽穿孔結構的方法，包含：提供一晶圓，包含一基材、一第一面與一第二面；在該晶圓中形成一複合環狀結構，其包含；一核心基材柱；一穿孔洞介電環，包含一介電材料並直接接觸並圍繞該核心基材柱；一第一基材環，直接接觸並圍繞該穿孔洞介電環；以及一第一介電環，直接接觸並圍繞該第一基材環，並為該晶圓所圍繞；經由該第二面薄化該晶圓而暴露出該複合環狀結構；形成一第二面介電層，覆蓋該第二面並暴露該複合環狀結構；完全移除該核心基材柱內之該基材，使得該核心基材柱成為一穿孔洞，其中該穿孔洞連通該第一面與該第二面；以及使用一核心導電材料填滿該穿孔洞而得到該矽穿孔結構。
12. 如請求項11形成矽穿孔結構的方法，其中更包含：在得到該矽穿孔結構後進行一半導體製程。
13. 如請求項11形成矽穿孔結構的方法，其中更包含： 在得到該矽穿孔結構前進行一半導體製程。
14. 如請求項11形成矽穿孔結構的方法，更包含：完全移除該第一基材環而成為一第一空心環；以及並使用一第一導電材料填滿該第一空心環。
15. 如請求項14形成矽穿孔結構的方法，其中該核心導電材料與該第一導電材料相同。
16. 如請求項14形成矽穿孔結構的方法，其中該核心導電材料與該第一導電材料不同。
17. 如請求項11形成矽穿孔結構的方法，更包含：形成一第二導電環，直接接觸並圍繞該第一介電環；以及形成一第二介電環，直接接觸並圍繞該第二導電環，並為該晶圓所圍繞。
18. 如請求項11形成矽穿孔結構的方法，其中該導電層為具有直徑約為5-20微米之一柱形結構。
19. 如請求項11形成矽穿孔結構的方法，更包含：形成一多層金屬結構，位於該第一面上並包含一第一導電結構、一第二導電結構與一第三導電結構，一第一導電環第一延伸部 由該第一導電結構所構成，一第一導電環第三延伸部，由該第三導電結構所構成，而一導電層第二延伸部，由該第二導電結構所構成。
20. 如請求項19形成矽穿孔結構的方法，其中該第一導電環第一延伸部與該第一導電環第三延伸部一起將該導電層第二延伸部夾置其中，以屏蔽該導電層第二延伸部。
21. 如請求項20形成矽穿孔結構的方法，其中該導電層第二延伸部具有一彎折結構。