TWI517345B - 用於快速回復整流器結構之裝置及方法 - Google Patents

Description

用於快速回復整流器結構之裝置及方法

本發明之實施例係關於整流器領域。更特定而言，本發明之實施例係關於一種快速回復整流器結構。

有關開關電源之效率的一項重要因素在於此類電路中所用之二極體的效能。更特定而言，此種二極體之逆向回復可降低此類電源中之電晶體開關的接通損耗。舉例而言，在開關之接通期間，一逆向回復電流暫態表現為一額外電流分量，因此相比不存在此種逆向回復分量的情況而言開關的接通損耗顯著較高。因此，減少二極體逆向回復電荷(Qrr)對於改良開關電源之效率很重要。

然而，不幸的是，若逆向回復太突變，則電壓將經歷不當振盪。此類振盪可導致(例如)低效率電源操作、不良雜訊輸出(例如電源波紋及/或電磁干擾)，及/或極高且可能有破壞性之電壓尖峰。

因此，極度需要一種具有減少之逆向回復電荷的保持軟性回復特徵之快速回復整流器結構。進一步需要以一種使用較小幾何形態渠槽形成之快速回復整流器結構滿足先前指出的需要。另外還需要以一種與習知半導體製造製程及設備相容且互補之方式滿足先前指出的需要。

因此，本發明之各種實施例揭示一種用於快速回復整流器結 構的裝置及方法。本發明之實施例能夠減少逆向回復電荷且同時維持一軟性回復特徵。同樣，本發明之實施例揭示一種基於矽之快速回復整流器結構，其涉及產生與JFET通道區域串聯之蕭特基二極體，或一合併式PiN蕭特基(MPS)二極體結構。例如在一實施例中，MPS二極體結構由於幾何形態較小而致能蕭特基與PiN之較高比率，且由於減少前向傳導期間電洞注入之井區域之間的N型摻雜而致能減小之通道電阻。

具體而言，該整流器結構包括一具有一第一類型摻雜劑的基板。以該第一類型摻雜劑輕度摻雜之第一磊晶層耦接至該基板。一第一金屬層相鄰該第一磊晶層而安置。複數個溝槽凹陷至該第一磊晶層中，其中每一者皆耦接至該金屬層。該設備亦包括複數個各以一第二類型摻雜劑摻雜的井，該複數個井之每一者彼此間隔開，且其中該複數個井之每一者形成於該複數個溝槽中的一對應溝槽下方且與之相鄰。複數個氧化層形成於一對應溝槽之壁及一底部上，以使得一對應井與該對應溝槽電絕緣。以該第一類型摻雜劑摻雜之複數個通道區域於來自該複數個井中的兩個對應井之間形成於該第一磊晶層內部，且其中該複數個通道區域之每一者以該第一類型摻雜劑較該第一磊晶層更重度地摻雜。

本發明之實施例亦描述一種形成快速回復整流器結構的方法。該方法包括於一基板上沈積以一第一類型摻雜劑摻雜之第二磊晶層。該基板以該第一類型摻雜劑重度摻雜。亦即，該基板較該第二磊晶層更重度地摻雜。該方法亦於該第二磊晶上沈積一以該第一類型摻雜劑輕度摻雜的第一磊晶層。該第二磊晶層較該第一磊晶層更重度地摻雜。蝕刻複數個溝槽至第一磊晶層中。於該複數個溝槽之每一者的壁及底部上形成複數個氧化物閘極界定隔片。植入複數個井以接近該複數個溝槽之每一者的一底部。該複數個井之每一者以第二類型摻雜劑摻雜，且彼此間隔開。亦即， 該複數個井之每一者與一對應溝槽電絕緣。於該磊晶層上沈積一第一金屬層。

100‧‧‧整流器結構

110‧‧‧第二金屬層

120‧‧‧基板

130‧‧‧第二磊晶層

140‧‧‧第一磊晶層

150‧‧‧通道區域

160‧‧‧井

165‧‧‧矽化鈦層

170‧‧‧氧化層

175‧‧‧溝槽

180‧‧‧蕭特基障壁金屬

185‧‧‧蕭特基障壁

190‧‧‧第一金屬層

200‧‧‧超快回復整流器結構

215‧‧‧陽極金屬層

220‧‧‧基板

230‧‧‧第一磊晶層

240‧‧‧第二磊晶層

260‧‧‧p型井

265‧‧‧矽化鈦層

270‧‧‧氧化層

275‧‧‧溝槽區域

280‧‧‧障壁金屬

310‧‧‧接觸

375‧‧‧溝槽

395‧‧‧蕭特基二極體

400‧‧‧流程圖

500‧‧‧回復特徵

510‧‧‧回復特徵

520‧‧‧回復特徵

530‧‧‧回復特徵

圖1說明根據本發明之一實施例之超快回復二極體的側面剖視圖。

圖2為根據本發明之一實施例之圖1之超快回復二極體沿p型井之中平面所截得的截面圖。

圖3為根據本發明之一實施例之快速回復二極體的俯視圖。

圖4為說明根據本發明之一實施例之製造蕭特基與PiN比率大於1之超快回復二極體之方法之步驟的流程圖。

圖5為說明根據本發明之一實施例之電流相對時間之例示性回復特徵的圖。

現將詳細參考本發明之較佳實施例，亦即，一種快速回復整流器結構及一種製造該結構的方法，其實例在附圖中加以說明。儘管本發明關聯較佳實施例加以描述，但應瞭解該等較佳實施例並非意欲將本發明限制為此等實施例。相反地，本發明意欲涵蓋可包括於如附隨申請專利範圍所界定之本發明之精神及範圍內的替代物、修改及等效物。

此外，在本發明之以下詳細描述中闡述若干特定細節以便提供對本發明之詳盡瞭解。然而，熟習此項技術者應瞭解可在並無此等特定細節的情況下實施本發明。在其他情況下，並未詳細描述熟知方法、程序、組件及電路以免不必要地模糊本發明之態樣。

出於清晰及瞭解之目的，將本發明之實施例描述為在n型基板中具有p型井的整流器。然而，應理解本發明之其他實施例良好地適用於 利用與本文所描繪之極性相反之極性的材料之構造，例如在p型基板中具有n型井的整流器。此種替代實施例應視為屬於本發明之範疇。

圖1為根據本發明之一實施例之快速回復整流器設備100的側面剖視圖。如圖1所示，可在一半導體基板中重複整流器設備100以完成一或多個整流器設備100。該整流器包括一第一金屬層190及一第二金屬層110。舉例而言，第一金屬層190用作一陽極，且第二金屬層110用作一陰極。如圖1所描述之整流器結構能夠產生額定擊穿電壓在150伏特至1200伏特範圍內的設備。

整流器設備100包括一以第一類型摻雜劑摻雜之重度摻雜基板120。在一實施例中，如圖1所示，第一類型摻雜劑為n型摻雜劑。如此而言，基板120經摻雜達濃度n⁺。

在一實施例中，第二金屬層相鄰基板120而安置。亦即，如圖1所示，整流器100之陰極金屬耦接至n⁺基板。

安置於n⁺基板120上的是一第一磊晶層140，該第一磊晶層140以磊晶方式沈積且以第一類型(諸如n型)摻雜劑輕度摻雜。亦即，n^-第一磊晶層或n^-漂移區域之摻雜劑濃度小於n⁺基板120的之摻雜劑濃度。另外，在一實施例中，第一磊晶層140耦接至基板。

在一實施例中，第一金屬層190相鄰第一磊晶層140而安置。在某些實施例中，第一金屬層190通常包含鋁，且可進一步包含約百分之一的矽。亦即，在一實施例中，第一金屬層190包含一以矽摻雜之單鋁層。在另一實施例中，第一金屬層190包含一以矽摻雜之複合鋁層。

安置於n⁺基板120與第一磊晶層140之間的是一以第一類型(諸如n型)摻雜劑摻雜的第二磊晶層130。n型第二磊晶層130之摻雜劑濃度小於n⁺基板120之摻雜劑濃度。又，n型第二磊晶層130之摻雜劑濃度高於n^-第 一磊晶層140之摻雜劑濃度。

在整流器100之雙磊晶層結構中，第二磊晶層130用作一耗盡終止層。亦即，在第二磊晶層130中，電場能夠在達到n⁺基板120之前降低至零。因此，在添加第二磊晶層130的情況下，第一磊晶層140可製得較薄。

整流器結構100包括複數個溝槽175，其每一者凹陷至第一磊晶層140中。另外，該複數個溝槽175之每一者電耦接至第一金屬層190(未圖示)。在一實施例中，以未經摻雜之矽或未經摻雜之多晶矽填充該複數個溝槽之每一者。

在一實施例中，溝槽175具有約300奈米至700奈米之例示性深度尺寸。另外，溝槽175具有約0.4μm至0.5μm之例示性寬度尺寸。應理解，根據本發明之實施例良好地適用於其他尺寸。

在複數個溝槽175底部的是複數個井160。亦即，在複數個溝槽175之每一者之底部的是一淺井160。因此，複數個淺井160之每一之者形成於複數個溝槽175中的一對應溝槽175下方且與之相鄰。該複數個井之每一者以第二類型(諸如p型)摻雜劑摻雜。如圖1所示，該複數個p型井160之每一者彼此間隔開。

在一實施例中，p型井160以硼原子摻雜。舉例而言，此區域中之硼的濃度為每立方公分約1x 10¹⁸個原子。另外，在另一實施例中，p型井之接面深度約0.2μm至0.3μm。又，p型井窗之尺寸約150奈米至200奈米。

在本發明之一實施例中，實施少數載子生命期壓製技術來減少整流器結構100之逆向回復期間載子進行重組的時間。

亦如圖1所示，整流器100包括複數個氧化層170。該複數個氧化層170之每一者形成於一對應溝槽之壁及底部上。舉例而言，在一實施例中，由二氧化矽絕緣薄膜170覆蓋溝槽175之每一者。在一實施例中，以 未摻雜之多晶矽填充溝槽175的剩餘部分。

因此，井160之每一者藉由氧化層170而與對應溝槽175絕緣。亦即，第一金屬層190電耦接至填充有多晶矽的未摻雜溝槽175。然而，第一金屬層190並未經由溝槽區域175而電耦接至p型井160。亦即，處於溝槽175之底部及垂直側上的絕緣二氧化矽氧化層170起作用以使p型井160經由溝槽175與第一金屬層190電絕緣。然而，如下文參將看圖2及圖3描述，井160經由遠距離定位之接觸區域(未圖示)而電耦接至第一金屬層190。

如圖1所示，複數個通道區域150形成於井160之每一者之間。亦即，井160之間的區域以第一類型摻雜劑(例如n型摻雜劑)摻雜，且其形成於第一磊晶層140內部。亦即，每一通道區域150定位於兩個對應井160之間。通道區域150之摻雜劑濃度高於第一磊晶層140之摻雜劑濃度。

根據本發明之實施例，p型井160之間的區域150包含n型摻雜且稱作"n型通道增強"層150。n型通道增強150包含每立方公分約1.0 x 10¹⁵至2.0x 10¹⁶個原子的例示性摻雜。在一實施例中，通道區域150以磷摻雜。應理解，此摻雜程度通常高於n^-第一磊晶層140之摻雜程度。

整流器結構100亦包括一導電矽化鈦(TiSi₂)層165，其安置於複數個井160之每一表面上。舉例而言，矽化鈦層165產生於p型井160之表面上以降低p型井160之側向電阻。

一蕭特基障壁金屬180在整流器100中展示為安置於第一金屬層190下方。蕭特基障壁金屬180間隔開第一金屬層190與第一磊晶層140及溝槽175。蕭特基障壁金屬180包含一與第一磊晶層140、氧化層170及溝槽175中之多晶矽區域緊密接觸的障壁金屬，諸如鉬、鎢或鉑。

一蕭特基障壁185形成於陽極金屬190與n^-磊晶層140之間n第一磊晶層140之凸台區域中。n^-第一磊晶層140之凸台區域形成於溝槽175 之間。在一實施例中，凸台區域具有約0.45μm至0.65μm的尺寸。另外，蕭特基障壁185可由(例如)鄰近n^-磊晶層而安置之固有鋁特徵(例如，包含鄰近n^-磊晶層140而安置之鋁的陽極金屬190)而形成。

應理解，在逆向偏壓的情況下，蕭特基二極體通常容易洩漏。然而，根據本發明之實施例，在逆向偏壓的情況下，p型井160夾斷(例如，一耗盡區域形成於p型井160之間)，以此方式確保整流器100之所要擊穿電壓及低洩漏。有利地，整流器結構100之n型通道特徵將導致改良之逆向回復。用於此種改良逆向回復的一種機制歸因於抑制自p型井160之少數載子注入。

根據本發明之一實施例，將整流器100理解為包含一或多個蕭特基二極體(其每一者與一接面場效電晶體(JFET)通道串聯)，及一P intrinsic N(PiN)二極體的基極區。亦即，一p型井160、一n^-第一磊晶層140及一n⁺基板形成一PiN二極體，且每一PiN二極體之間是一蕭特基二極體。用來自JFET之閘極的少數載子之注入來傳導式地調變PiN二極體。

利用相對精細之製程幾何形態來建構整流器結構100。在本發明中，整流器結構100展現蕭特基障壁185與PiN區域之尺寸比率大於或等於1。特定而言，上文所描述之整流器結構100的幾何形態包括約0.45μm至0.65μm的n^-凸台區域、約0.4μm至0.5μm的溝槽寬度區域、約300nm至700nm的溝槽深度、約150nm至200nm的p型井窗尺寸及約0.2μm至0.3μm的p型井深度。此等幾何形態得出一大於1之蕭特基與PiN比率。

歸因於整流器100之蕭特基與PiN的高比率及n型通道區域150，整流器100展現出改良之逆向回復特徵。在一實施例中，蕭特基比率為蕭特基障壁185之尺寸與p型井160之寬度的比率。

另外，在一實施例中，較之對應於較大製程幾何形態之較大 溝槽下方之p型井的摻雜，精細製程幾何形態之構造將提供顯著更易的置於溝槽下方之p型井160的摻雜。

現將就功能性描述整流器結構100。一JFET通道形成於複數個p型井160之間。在前向偏壓情況下，p型井注入電洞至JFET通道中。此等額外電洞降低JFET通道的電阻，從而增強整流器結構100之蕭特基區域的前向傳導。處於蕭特基障壁185與n^-磊晶140之間的蕭特基二極體的特徵在於具有相比對應PiN二極體之約0.3伏特的較低前向電壓降。當JFET兩端的電壓降至接近0.6伏特時，p型井開始注入電洞。

具有金屬/半導體接面之蕭特基二極體展現出整流特性(例如，電流以一極性通過結構時易於另一極性)。本實施例之蕭特基二極體可用於高頻及快速開關應用中。蕭特基二極體以多數載子運作。以導帶電子重度佔據金屬區域，且輕度摻雜n型半導體區域。

n型通道增強區域150降低JFET通道的電阻，從而延遲p型井160之前向偏壓情況之起始。在此種情況下，大多數電流流經JFET通道。較少少數載子將導致可有益地改良逆向回復裝置之效能的少數載子的密度降低。

在逆向偏壓情況下，一耗盡區域圍繞p型井160而形成。最終，此等耗盡區域彼此重疊，從而導致JFET通道的"夾斷"。

有利地，根據本發明之實施例之特徵的很大部分由裝置幾何形態而非摻雜製程所控制。一般而言，摻雜製程產生摻雜劑密度的不同分佈，而幾何形態製程通常更精確。

應理解，根據本發明之實施例良好地適用於經由多種熟知技術的效能調整，包括(例如)縮短少數載子生命期(例如包括電子輻射、氬、氦或氫植入)，或者單獨地或以多種組合方式擴散重金屬(例如鉑或金)。

根據本發明之另一實施例，本文將描述一超快二極體。該超快二極體包含一基板。該基板以第一類型摻雜劑(例如n型摻雜劑)摻雜。超快二極體100包括一以第一類型摻雜劑摻雜的耦接至該基板的第一磊晶層。第一金屬層相鄰第一磊晶層而安置。第一溝槽凹陷至第一磊晶層中且耦接至金屬層。第一井形成於第一溝槽下方且與之相鄰。該第一井以第二類型摻雜劑(例如p型摻雜劑)摻雜。

另外，一第二溝槽凹陷至第一磊晶層中且耦接至金屬層。第二井形成於第二溝槽下方且與之相鄰。該第二井以第二類型摻雜劑(例如p型摻雜劑)摻雜。

一通道區域形成於第一磊晶層內部且定位於第一p型井與第二p型井之間。該通道區域以第一類型摻雜劑較第一磊晶層更重度地摻雜。

另外，一第一氧化層形成於第一溝槽之壁及底部上以使得第一井與該第一溝槽電絕緣。同樣，一第二氧化層形成於第二溝槽之壁及底部上以使得第二井與該第二溝槽電絕緣。

圖2為根據本發明之一實施例之一超快回復整流器結構200沿p型井160穿過溝槽插塞區之中平面所截得的截面圖。在另一實施例中，整流器結構200表示圖1之整流器100。舉例而言，圖2表示整流器結構100沿圖1之線A--A所截得的截面圖。

如圖2所示，超快整流器結構200包含一安置於一金屬層(例如陰極接觸)上的n⁺基板220。超快整流器結構200包括一以n型摻雜劑摻雜之第一磊晶層230。第一磊晶層230用作一耗盡終止層且與基板220相鄰。整流器200亦包括一安置於第一磊晶層230之頂部的第二磊晶層240。

如圖2所示，其展示溝槽插塞區的橫截面。溝槽插塞區對應於圖1之溝槽區域175。舉例而言，溝槽插塞區包括矽化鈦層265。氧化層270 安置於溝槽之底部及壁上。以未摻雜之多晶矽275填充溝槽。同樣，溝槽插塞區包括一安置於溝槽填充物275與陽極金屬層215之間的障壁金屬280。

亦如圖2所示，一p型井260安置於溝槽插塞區的底部。如圖所示，該p型井260與溝槽區域275電絕緣，從而經由溝槽插塞區而與陽極金屬層215電絕緣。

p型井區域260經由接觸310而電耦接至陽極金屬215。亦即，並非於p型井260與陽極金屬215之間形成一穿過溝槽插塞區的接觸，本發明之實施例提供一距溝槽插塞區較遠定位之接觸區310，以便於p型井260與陽極金屬層215之間的電耦接。如圖3所示，接觸310產生於設備之特定產生區中。

圖3為根據本發明之一實施例之快速回復整流器結構300的俯視圖。在一實施例中，圖3說明圖1之整流器結構100的向下俯視圖，該圖曝露金屬層(未圖示)下方的組件。同樣，在另一實施例中，圖3說明圖2之整流器結構200。

如圖3所示，整流器結構300包括複數個溝槽375。複數個蕭特基二極體395安置於複數個溝槽375之間。複數個p型井安置於複數個溝槽375下方。

如圖3所示，其展示遠距離定位之複數個接觸區域310。接觸區域310距整流器結構300之溝槽插塞區較遠定位。亦即，p型井經由溝槽插塞區而與陽極金屬層(未圖示)電絕緣。

複數個接觸區域310之每一者電耦接複數個p型井及陽極金屬層(未圖示)。因此，p型井經由接觸區域310而電耦接至陽極金屬層。

圖4為說明根據本發明之一實施例之製造蕭特基與PiN比率等於或大於1之超快回復整流器結構之方法之步驟的流程圖。如圖4中所描 繪，製造製程可以半導體基板上之各初始製程開始，諸如清洗、摻雜、蝕刻及/或類似。半導體基板可含有第一濃度之第一類型摻雜劑。舉例而言，在本發明之實施例中，基板可包含以磷或砷重度摻雜之矽、或以硼重度摻雜之矽。

在410處，本實施例於基板上沈積一可選磊晶層、一第二磊晶層。該第二磊晶層以第一類型摻雜劑摻雜。第二磊晶層用作一耗盡終止層。因此，基板以第一摻雜劑較第二磊晶層更重度地摻雜。

在420處，本實施例於可選第二磊晶層上沈積另一磊晶層：第一磊晶層。該第一磊晶層以第一類型摻雜劑輕度摻雜。第二磊晶層較第一磊晶層更重度地摻雜。

在一實施例中，藉由在沈積期間將摻雜劑引入一磊晶腔室來對第一磊晶層進行摻雜。舉例而言，第一沈積磊晶層可為以磷或砷適度摻雜之矽。亦可藉由沈積之後之一可選之高能植入及熱退火製程來對第一磊晶層進行摻雜。在此種情況下，磊晶沈積之半導體層可為以硼適度摻雜之矽。

在430處，本實施例蝕刻複數個溝槽至第一磊晶層中。該等溝槽大體上平行且為直線形。溝槽之間的間隔及溝槽之寬度經選擇以使得蕭特基障壁與PiN之比率大於或等於1，藉此增大逆向偏壓情況下整流器的回復特徵。

在440處，本實施例形成安置於複數個溝槽之壁及底部上的複數個氧化層。因此，溝槽填充物由於氧化層而與溝槽底部下方的區域絕緣。

在450處，本實施例在接近複數個溝槽之每一者之底部的位置植入複數個各以第二類型摻雜劑摻雜之井。在一實施例中，該複數個井 之每一者彼此間隔開，且其中該複數個井之每一者藉由先前所述氧化層而與對應溝槽電絕緣。舉例而言，該複數個井形成控制閘極區之柵格。可由熟知之高能植入製程來植入該等井。在一實施例中，可在熱循環(例如快速熱退火)期間驅動摻雜劑至一所要深度。

另外，本實施例形成遠距離定位之複數個接觸區域，該複數個接觸區域電耦接該複數個井及第一金屬層。

在一實施例中，以第一類型摻雜劑植入該等井之間的複數個通道區域以形成一增強通道區域。亦即，以第一摻雜劑植入界定於複數個井之間的複數個通道區域中之第一半導體層中的區域。因此，該複數個通道區域較該第一磊晶層更重度地摻雜。

在460處，本實施例於該第一磊晶層上沈積一第一金屬層。舉例而言，該第一金屬層為陽極金屬層。

同樣，在另一實施例中，一蕭特基障壁金屬安置於第一金屬層下方，以使得蕭特基障壁間隔開第一金屬層與第一磊晶層。特定而言，蕭特基障壁二極體於前述通道區域上方形成於蕭特基障壁金屬與第一磊晶層之間。

圖5說明根據本發明之實施例之電流相對時間之例示性回復特徵500。回復特徵510表示如習知技術中已知之例示性600伏特超快二極體的逆向回復特徵。應理解，該回復特徵包含約三安培之最大逆向電流及約3x10秒的持續時間。

回復特徵520表示根據本發明之實施例之例示性600伏特二極體的逆向回復特徵。應理解，此二極體之回復特徵包含較特徵510之習知二極體顯著小的電流。回復特徵520展示約1.3安培之最大逆向電流。有益地，回復持續時間較特徵510之回復持續時間稍長，例如，約4.5 x 108秒。

回復特徵530表示根據本發明之實施例之第二例示性600伏特二極體的逆向回復特徵。應理解，此二極體之回復特徵包含較特徵510之習知二極體顯著小的電流。回復特徵530展示約0.8安之最大逆向電流。有益地，回復持續時間較特徵510之回復持續時間稍長，例如，約4.5 x 108秒。

因此，本發明之各種實施例揭示一種用於快速回復整流器結構的裝置及方法。本發明之實施例能夠減少逆向回復電荷且同時維持一軟性回復特徵。同樣，本發明之實施例揭示一種基於矽之快速回復二極體，其涉及產生與JFET通道區域串聯之蕭特基二極體，或一合併式PiN蕭特基(MPS)二極體結構。舉例而言，在一實施例中，MPS二極體結構由於幾何形態較小而致能蕭特基與PiN之較高比率，且由於減少前向傳導期間電洞注入之井區域之間的N型摻雜而致能減小之通道電阻。

儘管流程圖400中所說明之方法實施例展示了特定序列及數量的步驟，但本發明適用於諸替代實施例。舉例而言，本發明並非需要上述方法中所提供的所有步驟。此外，可添加額外步驟至本實施例中所呈現的步驟。類似地，可視應用而定對步驟之序列進行修改。

因此，描述了本發明之實施例，亦即，一種蕭特基與PiN比率約大於或等於1的快速回復整流器結構及其製造方法。儘管已以特定實施例描述了本發明，但應理解，不應將本發明解釋為受限於此等實施例，而是應根據以下申請專利範圍來解釋本發明。

100‧‧‧整流器結構

110‧‧‧第二金屬層

120‧‧‧基板

130‧‧‧第二磊晶層

140‧‧‧第一磊晶層

150‧‧‧通道區域

160‧‧‧井

165‧‧‧矽化鈦層

170‧‧‧氧化層

175‧‧‧溝槽

180‧‧‧蕭特基障壁金屬

185‧‧‧蕭特基障壁

190‧‧‧第一金屬層

Claims (9)

1. 一種製造超快二極體結構之方法，包含：於一第一類型摻雜劑摻雜之一基板上沈積一第二磊晶層；於沈積該第二磊晶層後，沈積以該第一類型摻雜劑輕度摻雜的一第一磊晶層，其中該基板較該第一磊晶層更重度地摻雜，及其中以該第一類型摻雜劑摻雜的該第二磊晶層較該基板係低重度地摻雜，且較該第一磊晶層更重度地摻雜；蝕刻一第一及一第二溝槽至該第一磊晶層中；在接近該第一溝槽之一底部的位置植入一第二類型摻雜劑摻雜的一第一井且在接近該第二溝槽之一底部的位置植入一第二類型摻雜劑摻雜的一第二井，其中該等複數個井之每一者彼此間隔開；於該第一磊晶層內該第一井與該第二井之間形成一通道區域，其中該通道區域較該第一磊晶層更重度地摻雜第一類型摻雜劑；及於該第一磊晶層上沈積一第一金屬層。
2. 如請求項1之方法，進一步包含於沈積該第一金屬層之前沈積一蕭特基障壁，以使得該蕭特基障壁係被設置於該第一金屬層下方且分隔開該第一金屬層與該第一磊晶層。
3. 如請求項2之方法，進一步包含：於該第一及第二溝槽之各者之下形成PiN二極體。
4. 如請求項3之方法，其中，該第一及第二溝槽間的空間及該第一及第二溝槽的深度係選定而使得蕭特基障壁與PiN二極體的面積比率約大於或等於1。
5. 一種製造超快二極體結構之方法，包含：於一第一類型摻雜劑摻雜之一基板上沈積以該第一類型摻雜劑輕度摻雜的一第一磊晶層，其中該基板較該第一磊晶層更重度地摻雜；蝕刻一第一及一第二溝槽至該第一磊晶層中；形成氧化物層於各第一及第二溝槽之壁部及底部；在接近該第一溝槽之一底部的位置植入一第二類型摻雜劑摻雜的一第一井且在接近該第二溝槽之一底部的位置植入一第二類型摻雜劑摻雜的一第二井，其中該等複數個井之每一者彼此間隔開，以及藉由於各該第一及第二溝槽之壁部及底部上該氧化物層而使該第一及第二井分別與該對應的溝槽電氣隔離；於該第一磊晶層內該第一井與該第二井之間形成一通道區域，其中，該通道區域較該第一磊晶層更重度地摻雜第一類型摻雜劑；及於該第一磊晶層上沈積一第一金屬層。
6. 如請求項1之方法，其中，該第一及第二溝槽間的空間為0.45um至0.65um之間，而該第一及第二溝槽的深度為300nm至700nm之間。
7. 如請求項6之方法，其中，該第一及第二溝槽間的寬度為0.4um至0.5um之間。
8. 如請求項1或6之方法，其中，該第一及第二井的寬度為150nm至200nm之間，深度為200nm至300nm之間。
9. 如請求項1之方法，其中，該複數個溝槽之每一者包含未摻雜之矽。