TWI515909B - 薄膜場效電晶體及其製造方法 - Google Patents

薄膜場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI515909B
TWI515909B TW100108322A TW100108322A TWI515909B TW I515909 B TWI515909 B TW I515909B TW 100108322 A TW100108322 A TW 100108322A TW 100108322 A TW100108322 A TW 100108322A TW I515909 B TWI515909 B TW I515909B
Authority
TW
Taiwan
Prior art keywords
layer
film
drain
source
active layer
Prior art date
Application number
TW100108322A
Other languages
English (en)
Other versions
TW201140850A (en
Inventor
中山昌哉
油屋吉宏
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201140850A publication Critical patent/TW201140850A/zh
Application granted granted Critical
Publication of TWI515909B publication Critical patent/TWI515909B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Description

薄膜場效電晶體及其製造方法
本發明是有關於一種使用非晶形氧化物半導體的薄膜場效電晶體及其製造方法,且特別是有關於一種具有蝕刻阻擋層、TFT特性良好、且可靠性也高的薄膜場效電晶體及其製造方法。
目前,場效電晶體被廣泛用作半導體記憶體積體電路、高頻信號擴增元件等。
此外,場效電晶體中,薄膜場效電晶體(以下也稱作TFT)被用作液晶顯示裝置(LCD)、電致發光顯示裝置(EL)、場致發光顯示器(FED)等平面薄型圖像顯示裝置(Flat Panel Display:FPD)的切換元件。FPD中使用的TFT,其於玻璃基板上形成有作為活性層的非晶矽薄膜或多晶矽薄膜。
上述的在活性層中使用非晶矽薄膜或多晶矽薄膜的TFT需要較高溫度的熱製程。因此,TFT雖然可以使用玻璃基板,但難以使用耐熱性低的樹脂製基板。
此外,對於FPD,則要求更進一步的薄型化、輕量化、以及耐破損性,人們還在研究使用輕量且具可撓性的樹脂製基板來代替玻璃基板。因此,人們正在積極地進行使用在低溫下可以成膜的非晶形氧化物的TFT的開發。
使用非晶形氧化物的TFT具有:基板、閘極(gate electrode)、閘絕緣膜、由非晶形氧化物半導體構成的活性層、源極(source electrode)和汲極(drain electrode),並於活性層上形成有源極和汲極。
在使用非晶形氧化物的TFT中,源極和汲極藉由蝕刻導電膜而形成。因此,在活性層上沒有形成保護其的蝕刻阻擋層(etching stopper layer)的情況下,在形成源極和汲極時活性層有時也會被蝕刻,有時會發生TFT的特性不良及特性不穩。在極端的情況下,活性層完全被蝕刻,還有時會無法顯示TFT特性。由於上述情況,設有用於保護活性層的蝕刻阻擋層等的TFT被提案(例如參照日本專利特開2008-166716號公報、日本專利特開2009-21612號公報、日本專利特開2009-141342號公報)。
日本專利特開2008-166716號公報之下閘極型(bottom gate type)薄膜電晶體,其於基板上具有閘極、作為閘絕緣膜的第1絕緣膜、作為通道層的氧化物半導體層(相當於活性層)、作為保護層的第2絕緣膜、源極和汲極。在該薄膜電晶體中,氧化物半導體層包含含有In、Zn及Sn中的至少一種的氧化物,而第2絕緣膜包含挨著氧化物半導體層形成的非晶形氧化物絕緣體,並含有大於等於3.8×1019個/cm3的藉由升溫脫離分析作為氧而觀測到的脫離氣體。
第2絕緣膜發揮蝕刻阻擋層的作用,其被設置成覆蓋一部分通道區、較佳的是覆蓋整個通道區。
需要說明的是,第2絕緣膜由非晶形SiOx、非晶形氮氧化矽、或非晶形氧化鋁構成。
日本專利特開2009-21612號公報中公開了一種通道保護型薄膜電晶體。在該薄膜電晶體中,於基板上形成有閘極,並形成有第1閘絕緣膜使覆蓋該閘極,並且於該第1閘絕緣膜上形成有第2閘絕緣膜。此外,於第2閘絕緣膜上形成有氧化物半導體膜(相當於活性層),使覆蓋閘極。於該氧化物半導體膜上,在與閘極重疊的區域形成有通道保護膜。並且,於氧化物半導體膜上形成有源極和汲極。
通道保護膜在形成源極、汲極時防止通道部的半導體層的蝕刻。該通道保護膜由氧化矽(SiOx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)(x>y)、氮氧化矽(SiNxOy)(x>y)等構成。
日本專利特開2009-141342號公報中記載著一種薄膜場效電晶體(TFT),該TFT於基板上至少具有閘極、閘絕緣膜、含有非晶形氧化物半導體的活性層、源極和汲極。該薄膜場效電晶體,其閘絕緣膜與活性層的界面的均方根粗度小於2 nm,活性層的載體濃度大於等於1×1015/cm3,並且活性層的膜厚大於等於0.5 nm而小於20 nm。此外,挨著活性層積層有由載體濃度小於等於1016/cm3的非晶形氧化物半導體層形成的低載體濃度層。該低載體濃度層發揮保護活性層免受環境(水分、氧)影響的保護膜的作用。
如上所述,在日本專利特開2008-166716號公報之下閘極型薄膜電晶體中,設有發揮蝕刻阻擋層的作用的第2絕緣膜。另外,在日本專利特開2009-21612號公報之薄膜電晶體中也設有防止通道部的半導體層的蝕刻的通道保護膜。這樣,在日本專利特開2008-166716號公報、日本專利特開2009-21612號公報中,設有作為蝕刻阻擋層的層。
如上所述,蝕刻阻擋層形成於活性層之上,而且,源極和汲極也形成於活性層之上。因此,形成源極和汲極時,必需對蝕刻阻擋層進行加工。
但是,如日本專利特開2008-166716號公報、日本專利特開2009-21612號公報所示,以非晶形SiOx、SiO2等形成蝕刻阻擋層時,必需以乾式蝕刻的方式進行加工、或者在濕式蝕刻的情況下必需使用緩衝氟酸進行加工,蝕刻阻擋層的加工難以進行。
此外,於活性層上形成SiO2膜、SiNx膜作為蝕刻阻擋層時,活性層受到損傷。由於該損傷,活性層有時還會發生低電阻化,TFT的閾值變為負值,或者TFT在沒有關閉的情況下未顯示TFT動作。
需要說明的是,在高濃度的氧環境下,以濺鍍法(Sputtering Method)形成作為蝕刻阻擋層的SiO2膜時,根據成膜條件,可以防止上述活性層的低電阻化。這樣,即使可以避免低電阻化,底層的活性層之反向通道(back channel)也會因氧離子而受到損傷。若活性層受到由氧離子引起的損傷,則評價TFT的可靠性時,閾值偏移大。
在日本專利特開2009-141342號公報中,形成與活性層的組成相同的低載體濃度層,作為還發揮保護膜的作用的層。但是,根據形成源極和汲極時的蝕刻條件,該低載體濃度層有時還會蝕刻至活性層。藉此,有時會發生TFT的特性不良及特性不穩、或者TFT的可靠性降低。
本發明之目的在於解決基於上述現有技術的問題點,提供一種TFT特性良好、且可靠性也高的薄膜場效電晶體及其製造方法。
為了達到上述目的,本發明之第1方案提供一種薄膜場效電晶體,其於基板上至少形成有閘極、絕緣膜、活性層、蝕刻阻擋層、源極以及汲極,於上述活性層上形成有上述蝕刻阻擋層,於上述蝕刻阻擋層上形成有上述源極以及上述汲極,該薄膜場效電晶體的特徵在於:上述蝕刻阻擋層由包含Zn濃度小於20%的In、Ga及Zn的非晶形氧化物構成,而上述活性層由包含In、Ga及Zn的非晶形氧化物半導體構成,且Zn濃度高於上述蝕刻阻擋層的Zn濃度。
這裡,在本發明中,活性層中的Zn濃度是指除氧原子以外的非晶形氧化物半導體膜中所含的Zn原子量濃度。作為該Zn濃度的計算方法,可以採用:Zn濃度=[非晶形氧化物半導體膜中所含的Zn原子量/(非晶形氧化物半導體膜中所含的In原子量+非晶形氧化物半導體膜中所含的Ga原子量+非晶形氧化物半導體膜中所含的Zn原子量)]。關於活性層中的In濃度及Ga濃度,也與Zn濃度的定義相同,In濃度及Ga濃度也與Zn濃度同樣地計算而求得。
需要說明的是,在本發明中,蝕刻阻擋層中的Zn濃度、In濃度及Ga濃度與上述活性層的Zn濃度、In濃度及Ga濃度的定義相同,在上述活性層的Zn濃度、In濃度及Ga濃度的定義、計算方法中,將“非晶形氧化物半導體”換成“非晶形氧化物膜”即可。
上述蝕刻阻擋層,較佳的是,In濃度大於等於40%、Ga濃度大於等於37%。
此外,上述源極和上述汲極較佳的是由鉬或鉬合金構成,特別佳的是鉬。
此外,上述薄膜場效電晶體可以是頂部接觸型下閘極(bottom-gate)結構或頂部接觸型上閘極(top-gate)結構中的任一種。
此外,上述活性層與上述蝕刻阻擋層較佳的是形狀相同。
本發明之第2方案提供一種薄膜場效電晶體的製造方法,所述薄膜場效電晶體於基板上至少形成有閘極、絕緣膜、活性層、蝕刻阻擋層、源極、以及汲極,並於上述活性層上形成有上述蝕刻阻擋層,於上述蝕刻阻擋層上形成有上述源極和上述汲極,該製造方法的特徵在於:具有使用含有磷酸、醋酸及硝酸的混酸水溶液作為蝕刻液,來形成上述源極和上述汲極的製程,上述蝕刻阻擋層由含有Zn濃度小於20%的In、Ga及Zn的非晶形氧化物構成,而上述活性層由含有In、Ga及Zn的非晶形氧化物半導體構成,且Zn濃度高於上述蝕刻阻擋層的Zn濃度。
這種情況下,上述蝕刻阻擋層較佳的是In濃度大於等於40%、Ga濃度大於等於37%。
此外,上述混酸水溶液較佳的是含有70質量%~75質量%的磷酸、5質量%~10質量%的醋酸、1質量%~5質量%的硝酸。
較佳的是,在形成上述源極和上述汲極的製程之前,進行下述製程:於上述基板上形成上述閘極的製程;於上述基板上形成上述絕緣膜使覆蓋上述閘極的製程;於上述絕緣膜上形成上述活性層的製程;以及於上述活性層上形成上述蝕刻阻擋層的製程,在形成上述源極和上述汲極的製程中,於上述基板上形成上述源極和上述汲極,使覆蓋一部分上述蝕刻阻擋層。
此外,較佳的是,在形成上述源極和上述汲極的製程之後,進行於上述基板上形成保護層使覆蓋上述蝕刻阻擋層、上述源極和上述汲極的製程。
並且,作為另一種方式,較佳的是,在形成上述源極和上述汲極的製程之前,進行下述製程:於上述基板上形成上述活性層的製程;以及於上述活性層上形成上述蝕刻阻擋層的製程,在形成上述源極和上述汲極的製程中,於上述基板上形成上述源極和上述汲極,使覆蓋一部分上述蝕刻阻擋層;並且,在形成上述源極和上述汲極的製程之後,進行下述製程:於上述基板上形成上述絕緣膜,使覆蓋上述蝕刻阻擋層、上述源極和上述汲極的製程;以及於上述絕緣膜上形成上述閘極的製程。
並且,較佳的是,上述活性層與上述蝕刻阻擋層形成相同的形狀。此外,上述各製程較佳的是在小於等於200℃的溫度下進行。
基於上述,根據本發明,藉由用含有Zn濃度小於20%的In、Ga及Zn的非晶形氧化物構成蝕刻阻擋層,與用含有In、Ga及Zn的非晶形氧化物半導體構成的活性層的組成相近,活性層不會受到損傷,也不會發生低電阻化。因此,可以得到閾值不會變為負值、而顯示出良好的TFT動作的薄膜場效電晶體。
此外,藉由使蝕刻阻擋層為上述組成,相對於用於形成源極以及汲極的含有磷酸、醋酸及硝酸的混酸水溶液,可以使源極以及汲極與蝕刻阻擋層的蝕刻速度比變得足夠大。因此,在形成源極和汲極時,活性層受到蝕刻阻擋層的保護,活性層不會受到損傷。藉此,可以得到TFT特性良好、且可靠性也高的薄膜場效電晶體。
並且,本發明之蝕刻阻擋層與活性層組成相近,可以使用與活性層相同的蝕刻液進行蝕刻。因此,與蝕刻阻擋層中使用SiO2膜時相比,可以容易地對蝕刻阻擋層進行加工。而且,即使設有蝕刻阻擋層,活性層也不會受到損傷,也不會發生低電阻化,所以無需在高濃度的氧環境下進行濺鍍,可以提供閾值偏移小、可靠性好的TFT。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下,根據所附圖式所示的適合的實施方式,來詳細說明本發明之薄膜場效電晶體。
圖1是繪示本發明之第1實施方式所涉及的薄膜場效電晶體的模式截面圖。
圖1所示的薄膜場效電晶體10(以下只記作TFT10)具有:基板12、閘極14、閘絕緣膜16、發揮通道層的作用的活性層18、蝕刻阻擋層(以下記作ES層)30、源極20a、汲極20b、以及保護層22。該TFT10是主動元件,具有對閘極14施加電壓,以控制流入活性層18的電流,切換源極20a與汲極20b問的電流的功能。圖1所示的TFT10是通常被稱作頂部接觸型下閘極結構的TFT。
在TFT10中,於基板12之表面12a上形成有閘極14,並於基板12之表面12a上形成有閘絕緣膜16,以覆蓋該閘極14。於該閘絕緣膜16之表面16a上形成有活性層18。於該活性層18之表面18a上設有ES層30。
於閘絕緣膜16之表面16a上形成有源極20a,以覆蓋活性層18之表面18a及ES層30之表面30a的一部分。此外,於閘絕緣膜16之表面16a上,與源極20a相對形成有與該源極20a形成對的汲極20b,以覆蓋活性層18之表面18a及ES層30之表面30a的一部分。即,源極20a及汲極20b空出ES層30之表面30a的上方,以覆蓋活性層18之表面18a及ES層30之表面30a的一部分的方式形成。形成有保護層22,以覆蓋源極20a、ES層30及汲極20b。
基板12沒有特別限定。在基板12中,例如可以使用YSZ(氧化鋯穩定化釔)及玻璃等無機材料。此外,基板12中還可以使用:聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二酯(PEN)等聚酯;聚苯乙烯、聚碳酸酯、聚醚碸、聚芳酯、烯丙基二甘醇碳酸酯、聚醯亞胺、聚環烯烴、降冰片烯樹脂、聚(氯三氟乙烯)等合成樹脂等有機材料。
基板12中使用有機材料時,較佳的是,耐熱性、尺寸穩定性、耐溶劑性、電絕緣性、加工性、低通氣性、以及低吸濕性等優異。
此外,基板12中使用玻璃時,為了減少來自玻璃的溶出離子,較佳的是使用無鹼玻璃。需要說明的是,基板12中使用鈉鈣玻璃(soda-lime glass)時,較佳的是使用施行了二氧化矽等的隔離塗層(barrier coat)的鈉鈣玻璃。
基板12還可以使用可撓性基板。該可撓性基板較佳的是厚度為50 μm~500 μm。這是由於,當可撓性基板的厚度小於50 μm時,基板本身難以保持足夠的平坦性。若可撓性基板的厚度超過500 μm,則基板本身的可撓性變得不足,難以自由彎曲基板本身。
作為可撓性基板,較佳的是透過率高的有機塑膠薄膜。作為該有機塑膠薄膜,例如使用:聚對苯二甲酸乙二酯(PET)、聚鄰苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二酯(PEN)等聚酯、聚苯乙烯、聚碳酸酯、聚醚碸、聚芳酯、聚醯亞胺、聚環烯烴、降冰片烯樹脂、或聚(氯三氟乙烯)等的塑膠薄膜。
基板12中使用塑膠薄膜等時,如果電絕緣性不充分,則形成絕緣層後使用。
基板12中,可以於其表面或反面設置防透濕層(阻氣層),以防止水蒸氣及氧的透過。
作為防透濕層(阻氣層)的材料,氮化矽、氧化矽等無機物適合使用。防透濕層(阻氣層)例如可以利用高頻濺鍍法等形成。
需要說明的是,使用熱塑性基板時,根據需要,更可以設置硬塗層、下塗層等。
閘極14例如使用Al、Mo、Cr、Ta、Ti、Au或Ag等金屬或它們的合金、Al-Nd、APC等合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物導電物質、聚苯胺、聚噻吩、聚吡咯等有機導電性化合物、或它們的混合物來形成。作為閘極14,從TFT特性的可靠性的觀點考慮,較佳的是使用Mo、Mo合金或Cr。該閘極14的厚度例如為10 nm~1000 nm。
閘極14的形成方法沒有特別限定。閘極14例如採用印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法(Ion Plating method)等物理方式、化學氣相沈積(Chemical Vapor Deposition,CVD)、電漿CVD法等化學方式等來形成。考慮到與構成閘極14的材料的適性,從上述方法中選擇適當的形成方法。例如,使用Mo或Mo合金來形成閘極14時,採用DC濺鍍法。當閘極14中使用有機導電性化合物時,利用濕式製膜法。
閘絕緣膜16中使用SiO2、SiNx、SiON、Al2O3、YsO3、Ta2O5、或HfO2等絕緣體、或包括至少兩種以上上述化合物的混晶化合物。此外,閘絕緣膜16中還可以使用聚醯亞胺這樣的高分子絕緣體。
閘絕緣膜16的厚度較佳的是10 nm~10 μm。為了減少漏電流、提高電壓耐性,閘絕緣膜16必需達到一定程度的膜厚。但是,若閘絕緣膜16的膜厚變厚,則導致TFT10的驅動電壓升高。因此,當為無機絕緣體時,閘絕緣膜16的厚度更佳的是50 nm~1000 nm;當為高分子絕緣體時,閘絕緣膜16的厚度更佳的是0.5 μm~5 μm。
需要說明的是,在閘絕緣膜16中使用HfO2這樣的高介電常數絕緣體時,即使膜厚變厚,也可以以低電壓驅動電晶體,所以特別佳的是,在閘絕緣膜16中使用高介電常數絕緣體。
關於源極20a及汲極20b,例如使用Al、Mo、Cr、Ta、Ti、Au或Ag等金屬或它們的合金、Al-Nd、APC等合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物導電物質來形成。
作為源極20a及汲極20b,從TFT特性的可靠性以及與ES層30的蝕刻速度比的觀點考慮,較佳的是使用Mo或Mo合金,特別佳的是Mo。需要說明的是,源極20a及汲極20b的厚度例如為10 nm~1000 nm。
源極20a及汲極20b如下形成:形成上述的膜,再利用光刻法(photolithography)於該膜上形成光阻圖案,之後蝕刻該膜,即可形成。
需要說明的是,構成源極20a及汲極20b的上述膜的形成方法沒有特別限定。上述膜例如採用印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等物理方式、CVD、電漿CVD法等化學方式等來形成。
例如,使用Mo或Mo合金來形成源極20a及汲極20b時,例如利用DC濺鍍法形成Mo膜或Mo合金膜。
然後,利用光刻法,於Mo膜或Mo合金膜上形成光阻圖案,再利用蝕刻液蝕刻Mo膜或Mo合金膜,以形成源極20a及汲極20b。
作為蝕刻液,使用含有磷酸、醋酸及硝酸的混酸水溶液。該混酸水溶液例如含有70質量%~75質量%的磷酸、5質量%~10質量%的醋酸、1質量%~5質量%的硝酸,剩餘部分為水。
活性層18由含有In、Ga及Zn的非晶形氧化物半導體構成。活性層18的Zn濃度高於ES層30的Zn濃度。
在活性層18中,當以除氧以外的原子量全體為100%時,較佳的是,Zn濃度(Zn/(Zn+In+Ga))為20%~50%。
ES層30保護活性層18,使活性層18在形成源極20a及汲極20b時不被蝕刻。該ES層30由含有In、Ga及Zn的非晶形氧化物構成。
在ES層30中,當以除氧以外的原子量全體為100%時,Zn濃度(Zn/(Zn+In+Ga))小於20%。在該ES層30中,進一步較佳的是,In濃度(In/(Zn+In+Ga))大於等於40%、Ga濃度(Ga/(Zn+In+Ga))大於等於37%。
如上所述,這裡所說的活性層18及ES層30中的Zn濃度,是指除氧原子以外的非晶形氧化物半導體膜或非晶形氧化物膜中所含的Zn原子量濃度。
作為活性層18及ES層30中的Zn濃度的計算方法,可以採用:Zn濃度=[非晶形氧化物半導體膜(非晶形氧化物膜)中所含的Zn原子量/(非晶形氧化物半導體膜(非晶形氧化物膜)中所含的In原子量+非晶形氧化物半導體膜(非晶形氧化物膜)中所含的Ga原子量+非晶形氧化物半導體膜(非晶形氧化物膜)中所含的Zn原子量)]。關於活性層18及ES層30中的In濃度及Ga濃度,也與Zn濃度的定義相同,In濃度及Ga濃度也與Zn濃度同樣計算而求得。
需要說明的是,非晶形氧化物半導體膜(非晶形氧化物膜)中的Zn原子量、In原子量及Ga原子量使用藉由XRF(螢光X射線分析)而求得的值。
ES層30中的Zn濃度、In濃度及Ga濃度,可以是整個ES層30中的濃度,也可以是ES層30與源極20a及汲極20b接觸的表面30a部分、或上面的濃度。
需要說明的是,關於ES層30的Zn濃度,較佳的是大於等於5%而小於20%。這是由於,Zn濃度小於5%時,氧化物半導體膜的非晶形性變差,容易發生結晶化的緣故。
關於ES層30的In濃度,較佳的是40%~58%,而關於ES層30的Ga濃度,較佳的是37%~55%。
使用上述混酸水溶液作為蝕刻液,形成由Mo或Mo合金製成的源極20a及汲極20b時,ES層30也與蝕刻液接觸。此時,若ES層30對蝕刻液不具有耐性,則ES層30也被蝕刻。因此,在本發明中,降低ES層30相對於混酸水溶液的蝕刻速率,使ES層30不被蝕刻。即,關於ES層30,使其與構成源極20a及汲極20b的Mo的蝕刻速率比(選擇比)足夠高。
在本發明中,若ES層30的Zn濃度小於20%,則如圖2所示,相對於含有磷酸、醋酸及硝酸的混酸水溶液,其與鉬的蝕刻速率比超過10。因此,在形成源極20a及汲極20b時,活性層18的蝕刻得到抑制,若ES層30的Ga濃度大於等於37%,則如圖3所示,相對於含有磷酸、醋酸及硝酸的混酸水溶液,其與鉬的蝕刻速率比超過10。因此,在形成源極20a及汲極20b時,ES層30的蝕刻得到抑制。
即使ES層30的In濃度大於等於40%,如圖3所示,相對於含有磷酸、醋酸及硝酸的混酸水溶液,其與鉬的蝕刻速率比也超過10。因此,在形成源極20a及汲極20b時,ES層30的蝕刻得到抑制。
這樣,在本發明中,調節ES層30的組成,使Zn濃度小於20%,以使相對於混酸水溶液的、與源極20a及汲極20b的蝕刻速率比足夠高、例如超過10。藉此,在形成源極20a及汲極20b時,可以抑制ES層30的蝕刻,可以充分發揮作為蝕刻阻擋層的功能。
需要說明的是,關於ES層30的組成,藉由使Zn濃度小於20%,並且使In濃度大於等於40%、使Ga濃度大於等於37%,可以進一步充分提高相對於混酸水溶液的、與源極20a及汲極20b的蝕刻速率比。藉此,可以更確實地抑制ES層30的蝕刻。
保護層22是為了保護活性層18、ES層30、源極20a及汲極20b不因大氣而劣化、為了與在電晶體上製作的電子器件絕緣而形成的。
本實施方式之保護層22,例如在氮氣環境下對感光性丙烯酸樹脂進行加熱硬化處理而形成。
保護層22除了使用上述感光性丙烯酸樹脂以外,還可以使用:例如MgO、SiO、SiO2、Al2O3、GeO、NiO、CaO、BaO、Fe2O3、Y2O3、Ga2O3或TiO2等金屬氧化物;SiNx、SiNxOy等金屬氮化物;MgF2、LiF、AlF3或CaF2等金屬氟化物;聚乙烯、聚丙烯、聚甲基丙烯酸甲酯、聚醯亞胺、聚脲、聚四氟乙烯、聚氯三氟乙烯、聚二氯二氟乙烯、氯三氟乙烯與二氯二氟乙烯的共聚物、使包含四氟乙烯和至少一種共聚單體的單體混合物共聚而得到的共聚物、共聚主鏈上具有環狀結構的含氟共聚物、吸水率大於等於1%的吸水性物質、吸水率小於等於0.1%的防濕性物質等。
保護層22的形成方法沒有特別限定。保護層22例如可以採用真空蒸鍍法、濺鍍法、反應性濺鍍法、MBE(分子射線外延)法、簇離子束法、離子電鍍法、電漿聚合法(高頻激發離子電鍍法)、電漿CVD法、雷射CVD法、熱CVD法、氣體源CVD法、塗佈法、印刷法、或轉印法。
接下來,根據圖4a~圖4c,對本實施方式之TFT10的製造方法進行說明。
首先,作為基板12,例如準備玻璃基板。
接下來,利用DC濺鍍法,於基板12之表面12a上形成例如厚度為40 nm的鉬膜(沒有圖示)。
接下來,於鉬膜上形成光阻膜(沒有圖示),利用光刻法形成光阻圖案。
接下來,例如使用含有70質量%~75質量%的磷酸、5質量%~10質量%的醋酸、1質量%~5質量%的硝酸、且剩餘部分由水構成的混酸水溶液,以蝕刻鉬膜。之後,剝離光阻膜。藉此,如圖4a所示,於基板12之表面12a上形成由鉬製成的閘極14。
接下來,利用RF濺鍍法,於基板12之表面12a的整個面上,例如以200 nm的厚度形成作為閘絕緣膜16的SiO2膜(沒有圖示),以覆蓋閘極14。
接下來,利用DC濺鍍法,於SiO2膜的表面以例如30 nm的厚度形成作為活性層18的第1 IGZO膜(沒有圖示)。
接下來,利用DC濺鍍法,在壓力為0.37Pa的條件下,於第1 IGZO膜的表面以例如20 nm的厚度形成作為ES層30的第2 IGZO膜(沒有圖示)。這樣,於基板12上依序連續形成SiO2膜、第1 IGZO膜及第2 IGZO膜。
接下來,於第2 IGZO膜上形成光阻膜(沒有圖示)。然後,利用光刻法形成光阻圖案。之後,例如使用5%的草酸水來蝕刻第2 IGZO膜和第1 IGZO膜。之後,剝離光阻膜。藉此,形成活性層18。
接下來,於第2 IGZO膜上形成光阻膜(沒有圖示)。然後,利用光刻法形成光阻圖案。之後,例如使用5%的草酸水,來隻蝕刻第2 IGZO膜。之後,剝離光阻膜。藉此,形成ES層30。
再次於SiO2膜/第1 IGZO膜/第2 IGZO膜上形成光阻膜(沒有圖示),利用光刻法形成光阻圖案。然後,例如使用緩衝氟酸來蝕刻SiO2膜。之後,剝離光阻膜。如此操作,如圖4b所示,形成ES層30、活性層18及閘絕緣膜16的圖案。
需要說明的是,構成活性層18的第1 IGZO膜包含In、Ga及Zn,且Zn濃度大於等於20%,高於ES層30的Zn濃度。
構成ES層30的第2 IGZO膜包含In、Ga及Zn,且Zn濃度小於20%,較佳的是,In濃度大於等於40%、Ga濃度大於等於37%。
此外,利用DC濺鍍法形成第1 IGZO膜、第2 IGZO膜時,使用預先已調整組成的靶材,使達到上述第1 IGZO膜、第2 IGZO膜的各組成。
接下來,利用DC濺鍍法,在壓力為0.37 Pa的條件下,於閘絕緣膜16之表面16a上以100 nm的厚度形成作為源極20a及汲極20b的例如鉬膜(沒有圖示),以覆蓋ES層30及活性層18。
接下來,於鉬膜上形成光阻膜(沒有圖示),與閘極14一樣,利用光刻法形成光阻圖案。之後,例如使用含有70質量%~75質量%的磷酸、5質量%~10質量%的醋酸、1質量%~5質量%的硝酸、且剩餘部分由水構成的混酸水溶液來蝕刻鉬膜。需要說明的是,蝕刻較佳的是在蝕刻時的混酸水溶液的液溫小於等於35℃下進行,而且,更佳的是在液溫為15℃~25℃下進行蝕刻。蝕刻後,剝離光阻膜。藉此,如圖4c所示,得到以覆蓋ES層30之表面30a的一部分及活性層18之表面18a的一部分的方式形成的源極20a及汲極20b。
接下來,例如塗佈感光性丙烯酸樹脂,以覆蓋ES層30、源極20a及汲極20b。然後,利用光刻法形成丙烯酸樹脂膜圖案。需要說明的是,圖案形成時的丙烯酸樹脂的硬化條件例如為溫度180℃、30分鐘。
接下來,在氮氣環境下、180℃的溫度下,進行1小時的後期退火(post anneal)。如上操作,可以形成圖1所示的TFT10。
在本實施方式之TFT10中,即使於活性層18之表面18a上設置保護活性層18使其不被蝕刻的ES層30,因ES層30與活性層18的組成相近,所以活性層18不會受到損傷,也不會發生低電阻化。因此,TFT10的閾值不會變為負值,而是顯示出良好的TFT動作。
此外,使相對於蝕刻液的源極20a及汲極20b與ES層30的蝕刻速率比高達10或10以上,提高ES層30的蝕刻耐性。藉此,在形成源極20a及汲極20b時的蝕刻時,減少底層的ES層30的蝕刻,不會給底層的活性層18帶來任何損傷。因此,可以於面內均勻地形成顯示出良好的TFT特性、且可靠性也高的TFT10。
並且,在TFT10的製造製程中,ES層30可以利用與活性層18相同的蝕刻液進行蝕刻,與使用SiO2膜作為蝕刻阻擋層時相比,可以容易地對ES層30進行加工。而且,即使設置ES層30,活性層18也不會受到損傷、也不會發生低電阻化,所以無需在高濃度的氧環境下利用濺鍍法形成ES層,可以提供閾值偏移小、可靠性好的TFT。
此外,在TFT10的製造製程中,光阻膜的形成、光阻圖案的形成、各種膜的形成、以及保護層22的形成均在溫度小於等於200℃下進行。這樣,由於在小於等於200℃的溫度下進行各製程,所以基板12中可以使用耐熱性低的、例如PET、PEN等。由於這些PET、PEN具有可撓性,所以可以得到具有可撓性的電晶體。
接下來,對第2實施方式進行說明。
圖5是繪示本發明之第2實施方式所涉及的薄膜場效電晶體的模式截面圖。
需要說明的是,在本實施方式中,與圖1所示的第1實施方式之TFT10相同的構成物上帶有相同的符號,其詳細說明則省略。
與圖1所示的TFT10相比,圖5所示的TFT10a的不同之處在於:ES層32與活性層18形狀相同,除此以外的構成與圖1所示的TFT10的構成相同。需要說明的是,ES層32除了形狀不同以外,其與第1實施方式之ES層30相同,所以其詳細說明省略。
接下來,對本實施方式之TFT10a的製造方法進行說明。
圖6a~圖6c是以製程順序繪示本發明之第2實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
需要說明的是,在TFT10a的製造方法中,關於與圖4a~圖4c所示的第1實施方式之TFT10的製造方法相同的製程,其詳細說明省略。
在本實施方式之TFT10a的製造方法中,除ES層32的形成製程與第1實施方式之TFT10的製造方法不同以外,與第1實施方式之TFT10的製造方法的製程相同。因此,關於除ES層32的形成製程以外的圖6a、圖6c的製程,其詳細說明省略。
在本實施方式之TFT10a的製造方法中,首先,進行與第1實施方式相同的操作,如圖6a所示,於基板12之表面12a上形成閘極14。
接下來,進行與第1實施方式相同的操作,於基板12上依序連續形成作為閘絕緣膜16的SiO2膜、作為活性層18的第1 IGZO膜(沒有圖示)、以及作為ES層32的第2 IGZO膜(沒有圖示)。
接下來,於第2 IGZO膜上形成光阻膜(沒有圖示)。然後,利用光刻法形成光阻圖案,之後蝕刻第2 IGZO膜及第1 IGZO膜。之後,剝離光阻膜。藉此,形成ES層32及活性層18。
再次於第2 IGZO膜上形成光阻膜(沒有圖示),之後利用光刻法形成光阻圖案。然後,蝕刻SiO2膜。之後,剝離光阻膜。藉此,如圖6b所示,於閘絕緣膜16之表面16a上形成ES層32及活性層18的圖案。此時,形成於活性層18之表面18a上的ES層32形成了與活性層18相同的形狀。
需要說明的是,閘絕緣膜16、ES層32及活性層18的蝕刻可以與第1實施方式同樣地進行。
此外,構成ES層32的第2 IGZO膜與構成第1實施方式之ES層30的第2 IGZO膜的組成相同。
與第1實施方式一樣,利用DC濺鍍法形成第1 IGZO膜及第2 IGZO膜時,使用預先已調整組成的靶材。
接下來,進行與第1實施方式相同的操作,於閘絕緣膜16之表面16a上形成作為源極20a及汲極20b的鉬膜(沒有圖示),以覆蓋ES層32及活性層18。然後,利用光刻法形成光阻圖案。之後,使用與第1實施方式成分相同的混酸水溶液來蝕刻鉬膜。藉此,如圖6c所示,得到以覆蓋ES層32之表面32a的一部分的方式形成的源極20a及汲極20b。
接下來,進行與第1實施方式相同的操作,形成覆蓋ES層32、源極20a及汲極20b的保護層22。如上操作,可以形成圖5所示的TFT10a。
需要說明的是,雖然一次統一形成ES層32及活性層18,但並不限於此。也可以利用光刻法形成光阻圖案,之後進行蝕刻,從而分別形成ES層32及活性層18。
在本實施方式中,即使使ES層32與活性層18形狀相同,ES層32與活性層18的組成也相近,ES層32還發揮活性層的作用,作為TFT進行工作。
藉由使ES層32與活性層18的形狀相同,可以使用以相同罩幕形成的光阻圖案,形成ES層32和活性層18。藉此,可以減少形成光阻圖案所需的罩幕的數量,可以降低成本,同時可以簡化製造製程。藉此,還可以提高生產效率。
除此之外,在本實施方式中,還可以得到與第1實施方式之TFT10及其製造方法相同的效果。因此,本實施方式之TFT10a的閾值不會變為負值,而是顯示出良好的TFT動作。此外,可以於面內均勻地形成顯示出良好的TFT特性、且可靠性也高的TFT10a。
並且,與以往相比,可以容易地形成ES層32,而且加工也可以容易地進行。
此外,在TFT10a的製造製程中,光阻膜的形成、光阻圖案的形成、各種膜的形成、以及保護層22的形成也均在溫度小於等於200℃下進行。這樣,由於在小於等於200℃的溫度下進行各製程,所以可以使用PET、PEN等耐熱性低的基板12。藉此,可以得到具有可撓性的電晶體。
接下來,對第3實施方式進行說明。
圖7是繪示本發明之第3實施方式所涉及的薄膜場效電晶體的模式截面圖。
需要說明的是,在本實施方式中,與圖1所示的第1實施方式之TFT10相同的構成物上帶有相同的符號,其詳細說明則省略。
圖7所示的TFT10b通常是被稱作頂部接觸型上閘極結構的TFT。與圖1所示的TFT10相比,該TFT10b的不同之處在於:閘極14的配置位置與ES層30及活性層18以及源極20a及汲極20b的配置位置上下顛倒,除此以外的構成與圖1所示的TFT10的構成相同。
圖7所示的TFT10b,於基板12之表面12a上形成有活性層18。於該活性層18之表面18a上形成有ES層30。並於基板12之表面12a上形成有源極20a,以覆蓋活性層18之表面18a及ES層30之表面30a的一部分。此外,於基板12之表面12a上,與源極20a相向形成有與該源極20a形成對的汲極20b,以覆蓋活性層18之表面18a及ES層30之表面30a的一部分。於基板12上形成有絕緣膜24,以覆蓋ES層30及活性層18以及源極20a及汲極20b。於該絕緣膜24之表面24a上形成有閘極14。於絕緣膜24之表面24a上形成有保護層22,以覆蓋該閘極14。
需要說明的是,絕緣膜24用於使ES層30及活性層18以及源極20a及汲極20b與閘極14絕緣。由於絕緣膜24與圖1所示的TFT10之閘絕緣層16的構成相同,故其詳細說明省略。
接下來,對本實施方式之TFT10b的製造方法進行說明。
圖8a~圖8d是以製程順序繪示本發明之第3實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
需要說明的是,在TFT10b的製造方法中,關於與圖4a~圖4c所示的第1實施方式之TFT10的製造方法相同的製程,其詳細說明省略。
在本實施方式之TFT10b的製造方法中,首先,作為基板12,準備例如玻璃基板。
接下來,利用DC濺鍍法,於基板12之表面12a上以例如30 nm的厚度形成作為活性層18的第1 IGZO膜(沒有圖示)。
接下來,利用DC濺鍍法,在壓力為0.37Pa的條件下,於第1 IGZO膜之表面以例如20 nm的厚度形成作為ES層30的第2 IGZO膜(沒有圖示)。這樣,連續形成第1 IGZO膜及第2 IGZO膜。
接下來,於第2 IGZO膜上形成光阻膜(沒有圖示)。然後,利用光刻法形成光阻圖案,之後使用例如5%的草酸水來蝕刻第2 IGZO膜及第1 IGZO膜。之後,剝離光阻膜。
再次於第2 IGZO膜上形成光阻膜(沒有圖示),之後利用光刻法形成光阻圖案。然後,例如使用5%的草酸水僅蝕刻第2 IGZO膜。之後,剝離光阻膜。藉此,如圖8a所示,於基板12之表面12a上形成活性層18,並於其表面18a上形成ES層30。
接下來,利用DC濺鍍法,在0.37Pa的條件下,於基板12之表面12a上以100 nm的厚度形成作為源極20a及汲極20b的例如鉬膜(沒有圖示),以覆蓋ES層30及活性層18。
接下來,於鉬膜上形成光阻膜(沒有圖示),並利用光刻法形成光阻圖案。然後,使用與第1實施方式成分相同的混酸水溶液來蝕刻鉬膜。蝕刻後,剝離光阻膜。藉此,如圖8b所示,得到以覆蓋ES層30之表面30a及活性層18之表面18a的一部分的方式形成的源極20a及汲極20b。
接下來,如圖8c所示,利用RF濺鍍法形成作為絕緣膜24的、例如厚度為200 nm的SiO2膜(沒有圖示),使覆蓋活性層18、源極20a及汲極20b。於該SiO2膜上形成光阻膜(沒有圖示),之後利用光刻法形成光阻圖案。然後,例如使用緩衝氟酸來蝕刻SiO2膜,以形成絕緣膜24。
接下來,利用DC濺鍍法,於絕緣膜24之表面24a上形成例如厚度為40 nm的、作為閘極14的鉬膜(沒有圖示)。
接下來,於鉬膜上形成光阻膜(沒有圖示),之後利用光刻法形成光阻圖案。
接下來,使用與第1實施方式成分相同的混酸水溶液來蝕刻鉬膜。之後,剝離光阻膜。藉此,如圖8d所示,於絕緣膜24之表面24a上形成由鉬製成的閘極14。
接下來,於絕緣膜24之表面24a上例如塗佈感光性丙烯酸樹脂,以覆蓋閘極14。然後,利用光刻法形成丙烯酸樹脂膜圖案。需要說明的是,圖案形成時的丙烯酸樹脂的硬化條件例如為溫度180℃、30分鐘。
接下來,在氮氣環境下、在180℃的溫度下,進行1小時的後期退火。如上操作,可以形成圖7所示的TFT10b。
在本實施方式中,也可以得到與第1實施方式之TFT10及其製造方法相同的效果。因此,本實施方式之TFT10b,其閾值不會變為負值,而是顯示出良好的TFT動作。此外,可以於面內均勻地形成顯示出良好的TFT特性、且可靠性也高的TFT10b。
並且,與以往相比,可以容易地形成ES層32,而且加工也可以容易地進行。
在本實施方式之TFT10b的製造製程中,光阻膜的形成、光阻圖案的形成、各種膜的形成、以及保護層22的形成均在溫度小於等於200℃下進行。這樣,由於在小於等於200℃的溫度下進行各製程,所以可以使用PET、PEN等耐熱性低的基板12。藉此,可以得到具有可撓性的TFT。
接下來,對第4實施方式進行說明。
圖9是繪示本發明之第4實施方式所涉及的薄膜場效電晶體的模式截面圖。
需要說明的是,在本實施方式中,與圖7所示的第3實施方式之TFT10b相同的構成物上帶有相同的符號,其詳細說明則省略。
與圖7所示的TFT10b相比,圖9所示的TFT10c的不同之處在於:ES層32與活性層18形狀相同,除此以外的構成與圖7所示的TFT10b的構成相同。需要說明的是,如上所述,ES層32與第1實施方式之ES層30組成相同。因此,其詳細說明省略。
接下來,對本實施方式之TFT10c的製造方法進行說明。
圖10a~圖10d是以製程順序繪示本發明之第4實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
需要說明的是,在TFT10c的製造方法中,關於與圖8a~圖8d所示的第3實施方式之TFT10b的製造方法相同的製程,其詳細說明省略。
在本實施方式之TFT10c的製造方法中,除ES層32的形成製程與第3實施方式之TFT10b的製造方法不同以外,與第3實施方式之TFT10b的製造方法的製程相同。因此,關於除ES層32的形成製程以外的圖10b~圖10d的製程,其詳細說明省略。
在本實施方式之TFT10c的製造方法中,首先,進行與第3實施方式相同的操作,連續地於基板12之表面12a上形成作為活性層18的第1 IGZO膜(沒有圖示)、以及於該第1 IGZO膜之表面形成作為ES層32的第2 IGZO膜(沒有圖示)。
接下來,於第2 IGZO膜上形成光阻膜(沒有圖示),然後,利用光刻法形成光阻圖案。之後,例如使用5%的草酸水來蝕刻第2 IGZO膜及第1 IGZO膜。之後,剝離光阻膜。藉此,如圖10a所示,形成ES層32及活性層18的圖案。此時,形成於活性層18之表面18a上的ES層32形成了與活性層18相同的形狀。
需要說明的是,構成ES層32的第2 IGZO膜與構成第1實施方式之ES層30的第2 IGZO膜的組成相同。
與第3實施方式一樣,利用DC濺鍍法形成第1 IGZO膜及第2 IGZO膜時,使用預先已調整組成的靶材。
接下來,進行與第3實施方式相同的操作,於基板12之表面12a上形成作為源極20a及汲極20b的鉬膜(沒有圖示),以覆蓋ES層32及活性層18。然後,利用光刻法形成光阻圖案。之後,與第3實施方式一樣,使用與第1實施方式成分相同的混酸水溶液來蝕刻鉬膜。藉此,如圖10b所示,得到以覆蓋ES層32之表面32a的一部分的方式形成的源極20a及汲極20b。
接下來,進行與第3實施方式相同的操作,如圖10c所示,形成覆蓋ES層32、源極20a及汲極20b的絕緣膜24。
接下來,進行與第3實施方式相同的操作,如圖10d所示,於絕緣膜24之表面24a上形成由鉬製成的閘極14,然後,於絕緣膜24之表面24a上形成保護層22,以覆蓋閘極14。之後,在氮氣環境下、在180℃的溫度下,進行1小時的後期退火,從而可以形成TFT10c。
需要說明的是,雖然一次統一形成ES層32及活性層18,但並不限於此。也可以利用光刻法形成光阻圖案,之後進行蝕刻,從而分別形成ES層32及活性層18。
在本實施方式中,即使使ES層32與活性層18的形狀相同,ES層32與活性層18的組成也相近,ES層32發揮活性層的作用,作為TFT進行工作。
此外,藉由使ES層32與活性層18的形狀相同,可以使用以相同的罩幕形成的光阻圖案,形成ES層32和活性層18。藉此,可以減少形成光阻圖案所需的罩幕的數量,可以降低成本,同時可以簡化製造製程。藉此,還可以提高生產效率。
除此之外,在本實施方式中,與第3實施方式一樣,可以得到與第1實施方式之TFT10及其製造方法相同的效果。因此,TFT10c的閾值不會變為負值,而是顯示出良好的TFT動作。此外,可以於面內均勻地形成顯示出良好的TFT特性、且可靠性也高的TFT10c。
並且,與以往相比,可以容易地形成ES層32,而且加工也可以容易地進行。
此外,在TFT10c的製造製程中,光阻膜的形成、光阻圖案的形成、各種膜的形成、以及保護層22的形成也均在溫度小於等於200℃下進行。這樣,由於在小於等於200℃的溫度下進行各製程,所以可以使用PET、PEN等耐熱性低的基板12。藉此,可以得到具有可撓性的TFT。
本發明基本如上所述。以上,對本發明之薄膜場效電晶體及其製造方法進行了詳細說明,但本發明並不限於上述實施方式,在不脫離本發明之主旨的範圍內,當然可以進行各種改良或變更。
[實施例1]
以下,對本發明之薄膜場效電晶體之實施例進行具體說明。
在本實施例中,製作以下的實施例1、實施例2及比較例1~比較例3所示的TFT,並對各實施例1、實施例2及比較例1~比較例3的TFT進行評價。需要說明的是,實施例1、實施例2及比較例1~比較例3的TFT使用圖1所示的構成的TFT10。
實施例1、實施例2及比較例1~比較例3的各TFT基本上利用上述圖4a~圖4c所示的製造方法來製造。
在實施例1、實施例2、比較例1及比較例2的各TFT中,閘極14如下形成:利用DC濺鍍法形成厚度為40 nm的鉬膜,之後利用光刻法於該鉬膜上形成光阻圖案,再使用含有73質量%的磷酸、7質量%的醋酸、3質量%的硝酸、且剩餘部分為水的混酸水溶液(液溫為35℃)進行蝕刻,即可形成。
接下來,利用RF濺鍍法形成作為閘絕緣膜16的、厚度為200 nm的SiO2膜。接下來,利用DC濺鍍法,於SiO2膜的表面以30 nm的厚度形成作為活性層18的下述組成的第1 IGZO膜。利用DC濺鍍法,於該第1 IGZO膜的表面以30 nm的厚度形成作為ES層30的下述各組成的第2 IGZO膜。然後,利用光刻法於第2 IGZO膜上形成光阻圖案。然後,使用5%的草酸水來蝕刻第2 IGZO膜及第1 IGZO膜,即形成。
活性層18使用Zn濃度(Zn/In+Ga+Zn)為26.9%、Ga濃度(Ga/In+Ga+Zn)為34.6%、In濃度(In/In+Ga+Zn)為38.5%的第1 IGZO膜。需要說明的是,關於第1 IGZO膜的濃度分析,如上所述,藉由XRF分析來進行。
ES層30如下形成:在形成活性層18之後,利用光刻法於第2 IGZO膜上形成光阻圖案。然後,使用5%的草酸水來僅蝕刻第2 IGZO膜,即可形成ES層30。
閘絕緣膜16如下形成:利用光刻法於SiO2膜/第1 IGZO膜/第2 IGZO膜上形成光阻圖案,之後使用緩衝氟酸來蝕刻SiO2膜,即可形成閘絕緣膜16。
源極20a及汲極20b如下形成:利用DC濺鍍法,在壓力為0.37Pa的條件下,以100 nm的厚度形成鉬膜。利用光刻法於該鉬膜上形成光阻圖案。然後,使用含有73質量%的磷酸、7質量%的醋酸、3質量%的硝酸、且剩餘部分為水的混酸水溶液(液溫為25℃)作為蝕刻液,來蝕刻鉬膜,即可形成。
關於保護層22,塗佈感光性丙烯酸樹脂(PC405G(JSR(股)公司製)),使覆蓋活性層18、源極20a及汲極20b,之後利用光刻法形成丙烯酸樹脂膜圖案。圖案形成時的丙烯酸樹脂的硬化條件為:溫度180℃、30分鐘。之後,在氮氣環境下、在180℃的溫度下進行1小時的後期退火,以形成TFT10。
在實施例1中,ES層使用Zn濃度(Zn/In+Ga+Zn)為14.6%、Ga濃度(Ga/In+Ga+Zn)為41.6%、In濃度(In/In+Ga+Zn)為43.8%的第2 IGZO膜。需要說明的是,關於第2 IGZO膜的濃度分析,如上所述,藉由XRF分析來進行。
在實施例1中,利用上述蝕刻液(73質量%的磷酸、7質量%的醋酸及3質量%的硝酸的混酸水溶液(液溫為25℃))進行的、ES層與構成源極、汲極的鉬的蝕刻速率比(IGZO:Mo)為1:13.8。實施例1相當於圖2所示的符號A。
在實施例2中,ES層使用Zn濃度(Zn/In+Ga+Zn)為19.2%、Ga濃度(Ga/In+Ga+Zn)為38.8%、In濃度(In/In+Ga+Zn)為42.0%的第2 IGZO膜。
在實施例2中,利用上述蝕刻液(73質量%的磷酸、7質量%的醋酸及3質量%的硝酸的混酸水溶液(液溫為25℃))進行的、ES層與構成源極、汲極的鉬的蝕刻速率比(IGZO:Mo)為1:10.6。實施例2相當於圖2所示的符號B。
在比較例1中,使用厚度為20 nm的SiO2膜作為ES層。在比較例1中,除ES層的構成及形成方法不同以外,與實施例1相同。在比較例1中,如下操作,形成ES層。
在比較例1中,形成第1 IGZO膜後,形成活性層18的圖案。之後,利用RF濺鍍法,於閘絕緣膜16之表面16a上形成厚度為20 nm的SiO2膜,以覆蓋活性層18。接下來,於SiO2膜上形成光阻圖案,再使用緩衝氟酸來蝕刻SiO2膜,以形成ES層。
在比較例2中,ES層使用Zn濃度(Zn/In+Ga+Zn)為34.7%、Ga濃度(Ga/In+Ga+Zn)為30.3%、In濃度(In/In+Ga+Zn)為35.0%的第2 IGZO膜。
在比較例2中,利用上述蝕刻液(73質量%的磷酸、7質量%的醋酸及3質量%的硝酸的混酸水溶液(液溫為25℃))進行的、ES層與構成源極、汲極的鉬的蝕刻速率比(IGZO:Mo)為1:3.1。比較例2相當於圖2所示的符號C。
在比較例3中,ES層使用Zn濃度(Zn/In+Ga+Zn)為25.1%、Ga濃度(Ga/In+Ga+Zn)為36.5%、In濃度(In/In+Ga+Zn)為35%的第2 IGZO膜。
在比較例3中,利用上述蝕刻液(73質量%的磷酸、7質量%的醋酸及3質量%的硝酸的混酸水溶液(液溫為25℃))進行的、ES層與構成源極、汲極的鉬的蝕刻速率比(IGZO:Mo)為1:9.0。比較例3相當於圖2所示的符號D。
對於實施例1、實施例2及比較例1~比較例3的電晶體,分別測定移動度。其結果,實施例1、實施例2的電晶體的移動度大於等於10cm2/Vs,TFT特性的均勻性良好。
另一方面,在比較例1中,由於形成ES層時的蝕刻,底層的活性層也被蝕刻,與源極、汲極的接觸不充分,接通電流惡化,即使是可靠性試驗,也得到了較實施例1、實施例2差的結果。
此外,在比較例2中,ES層不起作用,由於形成源極、汲極時的蝕刻,活性層消失,無法形成TFT,沒有進行TFT動作。在比較例3中,ES層功能不充分,雖然進行TFT動作,但TFT特性的面內均勻性差。
[實施例2]
在本實施例中,製作以下的實施例3及實施例4所示的TFT,對各實施例3及實施例4的TFT進行評價。需要說明的是,實施例3及比較例4的TFT使用圖5所示的構成的TFT10a。
在本實施例中,與第1實施例相比,除ES層和活性層形成相同的形狀以外,與第1實施例相同,故其詳細說明省略。
在實施例3中,ES層和活性層形成相同的形狀。除ES層和活性層形成相同的形狀以外,該實施例3與第1實施例之實施例1相同。
在比較例4中,ES層和活性層形成相同的形狀。除ES層和活性層形成相同的形狀以外,該比較例4與第1實施例之比較例1相同。
對於實施例3及比較例4的TFT,分別測定移動度。其結果,實施例3的TFT的移動度大於等於10cm2/Vs,TFT特性的均勻性良好。而比較例4沒有顯示出TFT動作。
需要說明的是,由於實施例3可以使用相同的罩幕形成ES層和活性層,所以可以減少罩幕的數量,可以降低成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10a、10b、10c...薄膜場效電晶體(TFT)
12...基板
12a、16a、18a、24a、30a、32a...表面
14...閘極
16...閘絕緣膜
18...活性層
20a...源極
20b...汲極
22...保護層
24...絕緣膜
30、32...蝕刻阻擋層(ES層)
圖1是繪示本發明之第1實施方式所涉及的薄膜場效電晶體的模式截面圖。
圖2是繪示在蝕刻液中使用含有73質量%的磷酸、7質量%的醋酸、3質量%的硝酸、且溫度為25℃的混酸水溶液時,與Zn濃度有關的IGZO膜相對於鉬的蝕刻速度比的圖。
圖3是繪示在蝕刻液中使用含有73質量%的磷酸、7質量%的醋酸、3質量%的硝酸、且溫度為25℃的混酸水溶液時,與In濃度、Ga濃度有關的IGZO膜相對於鉬的蝕刻速度比的圖。
圖4a~圖4c是以製程順序繪示本發明之第1實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
圖5是繪示本發明之第2實施方式所涉及的薄膜場效電晶體的模式截面圖。
圖6a~圖6c是以製程順序繪示本發明之第2實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
圖7是繪示本發明之第3實施方式所涉及的薄膜場效電晶體的模式截面圖。
圖8a~圖8d是以製程順序繪示本發明之第3實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
圖9是繪示本發明之第4實施方式所涉及的薄膜場效電晶體的模式截面圖。
圖10a~圖10d是以製程順序繪示本發明之第4實施方式所涉及的薄膜場效電晶體的製造方法的模式截面圖。
10...薄膜場效電晶體(TFT)
12...基板
12a、16a、18a、30a...表面
14...閘極
16...閘絕緣膜
18...活性層
20a...源極
20b...汲極
22...保護層
30...蝕刻阻擋層(ES層)

Claims (13)

  1. 一種薄膜場效電晶體,其於基板上至少形成有閘極、絕緣膜、活性層、蝕刻阻擋層、源極以及汲極,並於所述活性層上形成有所述蝕刻阻擋層,於所述蝕刻阻擋層上形成有所述源極以及所述汲極,所述薄膜場效電晶體的特徵在於:所述蝕刻阻擋層由包含Zn濃度小於或等於14.6%的In、Ga及Zn的非晶形氧化物構成;所述活性層由包含In、Ga及Zn的非晶形氧化物半導體構成,且Zn濃度高於所述蝕刻阻擋層的Zn濃度。
  2. 如申請專利範圍第1項所述之薄膜場效電晶體,其中所述蝕刻阻擋層的In濃度大於等於40%、Ga濃度大於等於37%。
  3. 如申請專利範圍第1項所述之薄膜場效電晶體,其中所述源極和所述汲極由鉬或鉬合金構成。
  4. 如申請專利範圍第1項所述之薄膜場效電晶體,其中所述活性層與所述蝕刻阻擋層為相同的形狀。
  5. 如申請專利範圍第1項~第4項中任一項所述之薄膜場效電晶體,其中所述薄膜場效電晶體為頂部接觸型下閘極結構。
  6. 如申請專利範圍第1項~第4項中任一項所述之薄膜場效電晶體,其中所述薄膜場效電晶體為頂部接觸型上閘極結構。
  7. 一種薄膜場效電晶體的製造方法,所述薄膜場效電 晶體於基板上至少形成有閘極、絕緣膜、活性層、蝕刻阻擋層、源極、以及汲極,並於所述活性層上形成有所述蝕刻阻擋層,於所述蝕刻阻擋層上形成有所述源極和所述汲極,所述製造方法的特徵在於:具有使用包含磷酸、醋酸及硝酸的混酸水溶液作為蝕刻液,來形成所述源極和所述汲極的製程;所述蝕刻阻擋層由包含Zn濃度小於或等於14.6%的In、Ga及Zn的非晶形氧化物構成;所述活性層由包含In、Ga及Zn的非晶形氧化物半導體構成,且Zn濃度高於所述蝕刻阻擋層的Zn濃度。
  8. 如申請專利範圍第7項所述之薄膜場效電晶體的製造方法,其中所述蝕刻阻擋層的In濃度大於等於40%、Ga濃度大於等於37%。
  9. 如申請專利範圍第7項所述之薄膜場效電晶體的製造方法,其中所述混酸水溶液包含70質量%~75質量%的磷酸、5質量%~10質量%的醋酸、1質量%~5質量%的硝酸。
  10. 如申請專利範圍第7項所述之薄膜場效電晶體的製造方法,其中所述活性層和所述蝕刻阻擋層形成相同的形狀。
  11. 如申請專利範圍第7項~第10項中任一項所述之薄膜場效電晶體的製造方法,其中,在形成所述源極和所述汲極的製程之前,具有下述製程:於所述基板上形成所述閘極的製程;於所述基板上形 成所述絕緣膜使覆蓋所述閘極的製程;於所述絕緣膜上形成所述活性層的製程;以及於所述活性層上形成所述蝕刻阻擋層的製程;在形成所述源極和所述汲極的製程中,於所述基板上形成所述源極和所述汲極,使覆蓋一部分所述蝕刻阻擋層。
  12. 如申請專利範圍第11項所述之薄膜場效電晶體的製造方法,其中,在形成所述源極和所述汲極的製程之後,具有於所述基板上形成保護層使覆蓋所述蝕刻阻擋層、所述源極和所述汲極的製程。
  13. 如申請專利範圍第7項~第10項中任一項所述之薄膜場效電晶體的製造方法,其中,在形成所述源極和所述汲極的製程之前,具有下述製程:於所述基板上形成所述活性層的製程;以及於所述活性層上形成所述蝕刻阻擋層的製程;在形成所述源極和所述汲極的製程中,於所述基板上形成所述源極和所述汲極,使覆蓋一部分所述蝕刻阻擋層;在形成所述源極和所述汲極的製程之後,具有下述製程:於所述基板上形成所述絕緣膜,使覆蓋所述蝕刻阻擋層、所述源極和所述汲極的製程;以及於所述絕緣膜上形成所述閘極的製程。
TW100108322A 2010-03-31 2011-03-11 薄膜場效電晶體及其製造方法 TWI515909B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010083990A JP5496745B2 (ja) 2010-03-31 2010-03-31 薄膜電界効果型トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
TW201140850A TW201140850A (en) 2011-11-16
TWI515909B true TWI515909B (zh) 2016-01-01

Family

ID=44946134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108322A TWI515909B (zh) 2010-03-31 2011-03-11 薄膜場效電晶體及其製造方法

Country Status (3)

Country Link
JP (1) JP5496745B2 (zh)
KR (1) KR101811257B1 (zh)
TW (1) TWI515909B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716292B2 (ja) * 1988-08-12 1995-02-22 株式会社テック ワイヤ駆動装置
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
TWI483344B (zh) * 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI600157B (zh) * 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
KR102169571B1 (ko) * 2014-03-31 2020-10-23 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
CN109478560B (zh) 2016-07-20 2022-03-15 株式会社理光 场效应晶体管及其制作方法,显示元件,图像显示装置和***
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块
CN112234072B (zh) * 2020-09-30 2024-05-14 福建华佳彩有限公司 一种柔性tft阵列基板结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ

Also Published As

Publication number Publication date
TW201140850A (en) 2011-11-16
KR101811257B1 (ko) 2017-12-21
JP5496745B2 (ja) 2014-05-21
KR20110110021A (ko) 2011-10-06
JP2011216694A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
TWI515909B (zh) 薄膜場效電晶體及其製造方法
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP4727684B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8513661B2 (en) Thin film transistor having specified transmittance to light
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
KR101792258B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20090278120A1 (en) Thin Film Transistor
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP2009212497A5 (zh)
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
JP2010045159A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5489435B2 (ja) 薄膜電界効果型トランジスタ
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
TW201436231A (zh) 薄膜場效型電晶體
JP2010045243A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5489429B2 (ja) 薄膜電界効果型トランジスタ