TWI515868B - 可重組的層疊封裝 - Google Patents

可重組的層疊封裝 Download PDF

Info

Publication number
TWI515868B
TWI515868B TW103108982A TW103108982A TWI515868B TW I515868 B TWI515868 B TW I515868B TW 103108982 A TW103108982 A TW 103108982A TW 103108982 A TW103108982 A TW 103108982A TW I515868 B TWI515868 B TW I515868B
Authority
TW
Taiwan
Prior art keywords
microelectronic
package
conductive
interconnects
components
Prior art date
Application number
TW103108982A
Other languages
English (en)
Other versions
TW201448167A (zh
Inventor
貝爾格森 哈巴
里查 德威特 克里斯匹
惠爾 佐尼
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201448167A publication Critical patent/TW201448167A/zh
Application granted granted Critical
Publication of TWI515868B publication Critical patent/TWI515868B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Description

可重組的層疊封裝
本案的主題關於微電子封裝和併入了微電子封裝的組件。
半導體晶片通常提供成單獨之預先封裝的單元。標準晶片具有扁平的矩形主體，其大的正面具有接點而連接到晶片的內部電路。每個個別的晶片典型包含於封裝中，其具有外部端子而連接到晶片的接點。端子(亦即封裝的外部連接點)轉而係建構成電連接到電路面板，例如印刷電路板。於許多習用的設計，晶片封裝所佔據的電路面板面積係相當大於晶片本身的面積。如本揭示所使用而參考具有正面的扁平晶片，「晶片的面積」(area of the chip)應理解為是指正面的面積。
於「覆晶」(flip chip)設計，晶片的正面則面臨著封裝介電元件面(亦即封裝的基板)，並且晶片上的接點藉由焊接凸塊或其他連接元件而直接接合到基板面上的接點。基板轉而可以經由蓋住基板的外部端子而接合到電路面板。「覆晶」設計提供比較緊湊的安排；每個封裝所佔據的電路面板面積等於或稍大於晶片正面的面積，舉例而言，例如揭示於共同受讓的美國專利第5,148,265、5,148,266、5,679,977號的特定具體態樣，其揭示併於此以為參考。特定之創新安裝技術所提供的緊湊度係接近或等於習用的覆晶接合。可以在電路面板面積等於或稍大於晶片本身面積中容納單一晶片 的封裝則通常稱為「晶片尺度封裝」(chip-scale package)。
於晶片的任何實體安排，尺寸係顯著的考量。對於晶片有更緊湊之實體安排的要求已經隨著可攜式電子裝置的快速進展而變得更強烈。僅就舉例來說，通常稱為「智慧型電話」(smart phone)的裝置將行動電話的功能整合上強大的資料處理器、記憶體和輔助裝置(例如全球定位系統接收器、電子相機、區域網路連接)而連同了高解析度顯示器和關聯的影像處理晶片。此種裝置可以提供例如完全的網際網路連接性、包括全解析度視訊的娛樂、導航、電子金融和更多的能力，全部都在口袋尺寸的裝置中。複雜的可攜式裝置須要將許多晶片包裝到小空間裡。再者，某些晶片具有許多輸入和輸出連接，通常稱為「I/O」。這些I/O必須與其他晶片的I/O互連。形成互連的構件不應該大大的增加組件的尺寸。類似的需求也出現在其他應用中，舉例而言在資料伺服器，例如用於網際網路搜尋引擎者，其中須要增加功效和減少尺寸。
包含記憶體儲存陣列的半導體晶片，特別是動態隨機存取記憶體(dynamic random access memory，DRAM)晶片和快閃記憶體晶片，通常係封裝於單晶片或多晶片的封裝和組件中。每個封裝具有許多電連接以在端子和當中的晶片之間攜載訊號、電力和接地。電連接可以包括不同類型的導體，例如水平導體(譬如導線、束引線……，其延伸在相對於晶片載有接點的表面之水平方向上)、垂直導體(例如通孔，其延伸在相對於晶片表面的垂直方向上)、打線接合(其延伸在相對於晶片表面的水平和垂直二方向)。
封裝裡的訊號傳輸到多晶片封裝的晶片則擁有特殊的挑戰性，特別是對於共通於封裝中之二或更多個晶片的訊號(例如時脈訊號)以及 對於記憶體晶片的位址和閃頻訊號而言。在此種多晶片封裝裡，封裝的端子和晶片之間的連接路徑長度可以有所變化。不同的路徑長度可以使訊號花較長或較短的時間來在端子和每個晶片之間旅行。訊號從一點到另一點的旅行時間稱為「傳遞延遲」(propagation delay)，並且是導體長度、導體結構、與之緊鄰的其他介電或導電結構的函數。
習用的微電子封裝可以將建構成主要提供記憶體儲存陣列功能的微電子元件併入，亦即體現出提供記憶體儲存陣列功能之主動裝置的數目要比任何其他功能還多的微電子元件。微電子元件可以是或包括DRAM晶片或此種半導體晶片之堆疊的電互連組件。典型而言，此種封裝的所有端子係放置成多組欄位而相鄰於安裝了該微電子元件之封裝基板的一或更多個周緣。
鑒於前面所言，可以對多晶片微電子封裝和組件做出特定的改善以便改善電功效。本發明的這些屬性可以藉由如下文所述的建構微電子封裝和組件而達成。
依據本發明某一方面，微電子封裝可以包括：下封裝面、相對於下封裝面的上封裝面、侷限著下和上封裝面的封裝周緣；下端子，其在下封裝面而建構成連接著第一構件；上端子，其在上封裝面而建構成連接著第二構件；第一和第二微電子元件，其各具有記憶體儲存陣列功能；以及導電互連，其各電連接至少一下端子和至少一上端子。第一和第二微電子元件的元件面可以安排在平行於下封裝面的單一平面。第一和第二微電子元件都可以具有在個別元件面的接點。至少某些導電互連可以電連接 著微電子元件的接點。
導電互連可以包括建構成攜載位址資訊的第一導電互連，並且可以包括第一和第二組互連，其配置在垂直於下封裝面之理論平面的個別第一和第二相對側上。第一組互連的訊號分派可以繞著微電子封裝的理論旋轉軸而180°旋轉對稱於第二組互連的訊號分派。旋轉軸可以是垂直於下封裝面並且可以延伸於理論平面。
導電互連也可以包括建構成攜載資料資訊來往返於某一微電子元件的第二導電互連，並且可以包括第三和第四組互連，其配置在理論平面的個別第一和第二側上。每個第二導電互連的位置可以繞著旋轉軸而180°旋轉對稱於對應的不連接之導電互連的位置，該不連接之導電互連則電絕緣於微電子封裝裡的微電子元件。
於一範例，下封裝面可以具有位在相鄰的封裝周緣之間交叉的角落。下封裝面可以界定出在第一對相對角落之間延伸的第一線和第二對相對角落之間延伸的第二線之間交叉的中央。旋轉軸可以與在或接近下封裝面之中央的位置交叉。於特殊的具體態樣，微電子元件的元件面可以在單一平面的方向上彼此隔開，以界定在微電子元件的相鄰邊緣之間的中央區域以及界定在元件面的周緣和個別相鄰封裝周緣之間的周邊區域。第一導電互連可以對齊於中央區域。
於範例性具體態樣，第二導電互連可以對齊於至少一周邊區域。於特殊範例，至少某些第一導電互連可以建構成攜載位址資訊，其可由微電子封裝裡的電路所使用，以從至少一微電子元件之記憶體儲存陣列的所有可得之可定址的記憶體位置來決定可定址的記憶體位置。於一具體 態樣，第一導電互連可以建構成攜載所有的位址資訊，其可由微電子封裝裡的電路所使用，以從微電子元件裡之記憶體儲存陣列的所有可得之可定址的記憶體位置來決定可定址的記憶體位置。
於一範例，第一導電互連可以建構成攜載位址資訊和命令資訊。於特殊的具體態樣，介電層可以形成在微電子元件的表面上。微電子封裝也可以包括導線，其形成在介電層上並且連接著微電子元件的接點與第一和第二導電互連。於範例性具體態樣，導線可以包括第一和第二導線。第一導線可以延伸在垂直於在微電子元件的接點和第一導電互連之間的第一軸線的第一方向。第二導線可以延伸在平行於在微電子元件的接點和第二導電互連之間的第一軸線的第二方向。
於特殊範例，微電子封裝也可以包括基板。界定上封裝面或下封裝面當中一者的介電層表面可以是基板的第一表面。於一具體態樣，基板可以具有至少一孔洞而延伸穿過其厚度。一或更多個微電子元件的接點可以對齊於至少一孔洞，並且可以藉由多條引線而電連接著在基板之第一表面的基板接點。於一範例，至少某些引線可以包括打線接合而延伸穿過至少一孔洞。
於特殊的具體態樣，微電子封裝可以包括散熱器，其熱連通於至少一微電子元件。於範例性具體態樣，微電子封裝也可以包括第三和第四微電子元件，其各具有記憶體儲存陣列功能。第一、第二、第三、第四微電子元件的元件面可以安排在平行於下封裝面的單一平面。第三和第四微電子元件可以各具有在個別元件面的接點。
於特殊範例，理論平面可以是第一理論平面。微電子封裝可 以界定垂直於下封裝面和第一理論平面的第二理論平面。微電子封裝也可以包括第三導電互連，其建構成攜載晶片選擇資訊來往返於微電子元件。在第一理論平面的第一側上之第一導電互連和第三導電互連的訊號分派可以是在第一理論平面之第二側上的第一導電互連之訊號分派的鏡像。在第二理論平面的第一側上之第一導電互連和第三導電互連的訊號分派可以是在第二理論平面相對於其第一側之第二側上的第一導電互連之訊號分派的鏡像。
於一具體態樣，微電子封裝也可以包括建構成攜載晶片選擇資訊來往返於微電子元件的第三導電互連，並且包括第五和第六組互連，其配置在理論平面的個別第一和第二側上。第五或第六組互連當中一者之每個第三導電互連的位置可以繞著旋轉軸而180°旋轉對稱於第五或第六組互連當中另一者之對應的第三導電互連的位置。
於一範例，堆疊的微電子組件可以包括皆如上所述之第一和第二相同的微電子封裝。第一微電子封裝可以具有繞著其旋轉軸而相對於第二微電子封裝的相同旋轉指向。第一微電子封裝的第一、第二、第三導電互連皆可以蓋住並且可以電連接著具有相同訊號分派的第二微電子封裝之個別的第一、第二、第三導電互連當中的對應者。第一微電子封裝之每個不連接的導電互連可以蓋住並且可以電連接著第二微電子封裝之不連接的導電互連。
於特殊的具體態樣，堆疊的微電子組件可以包括皆如上所述之第一和第二相同的微電子封裝。第一微電子封裝可以繞著其旋轉軸而相對於第二微電子封裝來旋轉180°。第一微電子封裝的第一和第三導電互連 皆可以蓋住並且可以電連接著具有相同訊號分派的第二微電子封裝之個別的第一和第三導電互連當中的對應者。第一微電子封裝的每個第二導電互連可以蓋住並且可以電連接著第二微電子封裝之不連接的導電互連。第二微電子封裝的每個第二導電互連可以位在第一微電子封裝之不連接的導電互連之下並且可以電連接著該不連接的導電互連。
於範例性具體態樣，堆疊的微電子構件可以包括皆如上所述之第一和第二堆疊的微電子組件。每個微電子封裝的旋轉軸可以彼此重合。第一堆疊的微電子組件之第一微電子封裝的第一和第二導電互連可以具有相同於第二堆疊的微電子組件之第一微電子封裝的位置和訊號分派。
第一堆疊的微電子組件之第二微電子封裝的第一和第二導電互連可以具有相同於第二堆疊的微電子組件之第二微電子封裝的位置和訊號分派。第一微電子組件之每個微電子封裝的每個第三導電互連可以電連接著第二微電子組件的每個微電子封裝之不連接的導電互連。第二微電子組件之每個微電子封裝的每個第三導電互連可以電連接著第二微電子組件的每個微電子封裝之不連接的導電互連。
於特殊範例，微電子組件也可以包括至少一被動元件，其電連接到第一微電子封裝。於一具體態樣，至少一被動元件可以包括至少一解耦電容器。於一範例，微電子組件也可以包括電路面板，其在其面板面具有多個面板接點和以下至少一者：其上的解耦電容器、終端電阻器或驅動元件。第一微電子封裝的至少某些上端子可以連結到面板接點。於特殊的具體態樣，微電子組件也可以包括電路面板，其在其面板面具有多個面板接點。第二微電子封裝的至少某些下端子可以連結到面板接點。
於範例性具體態樣，面板接點可以經由第二微電子封裝的導電互連而電連接著第一微電子封裝的微電子元件。於特殊範例，微電子組件也可以包括裝置，其電連接到第一和第二微電子封裝的第一導電互連。裝置可以操作成驅動位址資訊到第一和第二微電子封裝之微電子元件的接點。於一具體態樣，系統可以包括如上所述的微電子組件以及電連接到微電子組件的一或更多個其他電子構件。於一範例，系統也可以包括外殼，而微電子組件和一或更多個其他電子構件係組裝於外殼裡。
1‧‧‧堆疊的微電子組件
2‧‧‧微電子構件
5、6、7‧‧‧堆疊的微電子組件
8‧‧‧連結元件
10、10’‧‧‧微電子封裝
10a‧‧‧第一微電子封裝
10a’、10b‧‧‧第二微電子封裝
10c‧‧‧第三微電子封裝
10d‧‧‧第四微電子封裝
11‧‧‧上封裝面、第一封裝面
12‧‧‧下封裝面
13‧‧‧周緣
13a‧‧‧外緣、第一側向邊緣
13b‧‧‧外緣
13c‧‧‧外緣、第二側向邊緣
13d‧‧‧外緣
14a、14b、14c、14d‧‧‧角落
15‧‧‧導電互連
15a、15a-1、15a-2‧‧‧第一導電互連
15b、15b-1、15b-2‧‧‧第二導電互連
15c、15c-1、15c-2‧‧‧第三導電互連
15d、15d-1、15d-2‧‧‧不連接的導電互連
20‧‧‧介電層或基板
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧中央區域
25‧‧‧下端子
25a‧‧‧第一端子
25b‧‧‧第二端子
25c‧‧‧第三端子
25d‧‧‧不連接的端子
28‧‧‧周邊區域
29‧‧‧理論旋轉軸
30‧‧‧微電子元件
31‧‧‧元件面、前表面
32‧‧‧內緣
33‧‧‧後表面
34‧‧‧外緣
35‧‧‧接點
40‧‧‧裝置、被動元件
45‧‧‧上端子
45a‧‧‧第一端子
45b‧‧‧第二端子
45c‧‧‧第三端子
45d‧‧‧不連接的端子
50‧‧‧包封劑
55‧‧‧散熱器組件
56‧‧‧側向部分
57‧‧‧開口
60‧‧‧電路面板
61‧‧‧面板面
62‧‧‧(未知)
65‧‧‧接點
70a‧‧‧第一組互連
70b‧‧‧第二組互連
71a‧‧‧第三組互連
71b‧‧‧第四組互連
72a‧‧‧第五組互連
72b‧‧‧第六組互連
80‧‧‧第一導線
81‧‧‧第二導線
90‧‧‧開口
600‧‧‧系統
601‧‧‧外殼
602‧‧‧電路面板、主機板或豎立面板
604‧‧‧導體
606‧‧‧模組或構件
608‧‧‧半導體晶片
610‧‧‧顯示螢幕
611‧‧‧透鏡
A1、A2‧‧‧位址
c‧‧‧質心、中央
CS‧‧‧晶片選擇
D1‧‧‧第一方向
D2‧‧‧第二方向
DQ1、DQ2‧‧‧資料I/O
L1‧‧‧第一線
L2‧‧‧第二線
NC‧‧‧不連接
P1‧‧‧理論平面
P2‧‧‧第二理論平面
T‧‧‧厚度
圖1A是根據本發明的具體態樣之微電子封裝的俯視平面圖。
圖1B是圖1A之微電子封裝沿著圖1A的線1B-1B之一可能的側視截面圖。
圖1C是圖1A之微電子封裝的俯視平面圖，其顯示導電互連的位置。
圖2A是根據本發明的具體態樣之二個微電子封裝的堆疊組件沿著圖1C之線A-A的側視截面圖解。
圖2B是根據本發明另一具體態樣之二個微電子封裝的堆疊組件沿著圖1C之線A-A的側視截面圖解。
圖3A是根據本發明的具體態樣之四個微電子封裝的堆疊組件沿著圖1C之線A-A的側視截面圖解。
圖3B是根據本發明另一具體態樣的四個微電子封裝之堆疊組件的側視截面圖。
圖4A是圖1A之微電子封裝的俯視平面圖，其顯示訊號匯流排的位置。
圖4B~4E是製作圖4A的微電子封裝之方法階段的俯視平面圖。
圖5A是根據本發明的具體態樣而具有散熱器之微電子封裝的俯視平面圖。
圖5B是圖5A之微電子封裝沿著圖5A的線5B-5B之一可能的側視截面圖。
圖6是示範根據本發明的具體態樣之系統的示意截面圖。
本發明的具體態樣在此提供封裝，其當中具有多於一個半導體晶片，亦即微電子元件。多晶片封裝可以減少將當中的晶片連接到電路面板所需的面積或空間量，該電路面板譬如是讓封裝可以經由端子陣列(尤其例如球柵陣列、地柵陣列或針柵陣列)而電和機械連接的印刷線路板。此種連接空間在小的或可攜式計算裝置中特別受到限制，該裝置譬如是手持式裝置，例如典型結合了個人電腦功能和對更廣世界之無線連接性的「智慧型電話」或平板電腦。多晶片封裝可以特別有用於製作系統所可得之大量較不昂貴的記憶體，例如先進高效的動態隨機存取記憶體(DRAM)晶片，譬如用於DDR3型DRAM晶片及其後繼者。
熱逸散也對先進晶片帶來了挑戰，以致想要每個晶片之大的扁平表面當中至少一者是耦合於散熱器或者暴露於或熱連通於在所安裝之系統裡的流動或空氣。下述的封裝可以有助於增進這些目標。
圖1A~1C示範根據本發明的具體態樣之特殊類型的微電子封裝10。如圖1A~1C所見，封裝10可以具有上和下相對的封裝面11、12。
封裝10可以包括至少二個微電子元件30，其組裝於具有相對的第一和第二表面21、22之基板20。於一範例，在微電子元件30之面31的導電元件接點35舉例而言可以採取覆晶連接而面對並且連結到在第二表面22的導電基板接點。如圖1A所示，封裝10可以具有四個微電子元件30，其安裝到基板20的第二表面22。於其他具體態樣(未顯示)，封裝10可以包括其他數目的微電子元件30，例如二或八個微電子元件。微電子元件30的每個元件面31可以配置在平行於第二封裝10之下封裝面11的單一平面。
封裝10可以進一步包括在微電子元件30的前表面31和基板20的第二表面22之間的黏著劑。封裝10也可以包括包封劑50，其可以選擇性的覆蓋、部分覆蓋或不覆蓋微電子元件30的後表面33。
圖1C示範上面關於圖1A所述的具體態樣之可能的截面圖，其中微電子元件30係覆晶接合到基板20的第二表面22。於此種具體態樣，微電子元件30和基板20之間的電連接包括覆晶連接，其在每個微電子元件的接點和基板之第二表面22的導電接合墊之間延伸。
每個微電子元件30的接點35可以安排成一或更多欄，其配置在前表面31的中央區域而佔據著前表面面積的中央部分。中央區域舉例而言可以佔據前表面31在微電子元件30的相對邊緣之間最短距離的中間三分之一所包括的面積。
於特殊範例，每個微電子元件30可以在功能和機械上等同 於其他的微電子元件，使得每個微電子元件可以在前表面31具有相同圖案的導電接點35而有相同的功能，雖然每個微電子元件之長度、寬度、高度等特殊維度可以不同於其他的微電子元件。
微電子元件30可以皆建構成主要提供記憶體儲存陣列功能。舉例而言，微電子元件30可以皆為DDR3、DDR4、LPDDR3、GDDR5型或這些類型之記憶體元件的其他世代，例如DDRx、LPDDRx或GDDRx。於此種微電子元件30，當中所建構(亦即建造而與其他裝置互連)來提供記憶體儲存陣列功能之主動裝置(譬如電晶體)的數目可以大於建構成提供任何其他功能之主動裝置的數目。因此，於一範例，微電子元件30(例如DRAM晶片)可以具有記憶體儲存陣列功能而作為其主要或單獨的功能。
於一範例，每個微電子元件30可以是裸晶片或微電子單元，其皆併入了記憶體儲存元件(例如動態隨機存取記憶體(DRAM)儲存陣列)或是建構成主要功能是作為DRAM儲存陣列(譬如DRAM積體電路晶片)。如在此所用的，「記憶體儲存元件」(memory storage element)是指多重記憶體胞格，其連同電路被安排成陣列，而可用來儲存和從此取回資料，例如用於在電介面上傳輸資料。
於特殊的具體態樣，封裝10可以具有四個微電子元件30，而每個微電子元件的接點35包括八個資料I/O接點。於另一具體態樣，封裝10可以具有四個微電子元件30，而每個微電子元件的接點35包括十六個資料I/O接點。於特殊範例，封裝10(以及在此所述之任何其他的微電子封裝)可以建構成在時脈週期中平行轉移(亦即由封裝所接收或從封裝發送)三十二個資料位元。於另一範例，封裝10(以及在此所述之任何其他 的微電子封裝)可以建構成在時脈週期中平行轉移六十四個資料位元。可能有許多其他的資料轉移量，當中將僅提及一些此種轉移量而無限制。舉例而言，封裝10(以及在此所述之任何其他的微電子封裝)可以建構成每個時脈週期轉移七十二個資料位元，其可以包括一組六十四個基本位元(其代表資料)和八個位元(其係用於六十四個基本位元的錯誤修正碼(error correction code，ECC)位元)。九十六個資料位元、108個位元(資料和ECC位元)、128個資料位元、144個位元(資料和ECC位元)是封裝10(以及在此所述之任何其他的微電子封裝)可以建構成支援的每個週期之資料轉移寬度的其他範例。
如本揭示所用而參考基板，導電元件是「在」基板之表面的陳述是指當基板沒有組裝上任何其他元件時，導電元件係可得而用於接觸在垂直於基板表面的方向上而從基板外面朝向基板表面移動的理論點。因此，在基板表面的端子或其他導電元件可以從此種表面突出；可以與此種表面齊平；或者可以相對於此種表面而凹陷於基板的孔洞或凹處。
封裝10可以具有界定出上和下封裝面11、12的封裝結構。每個微電子元件30的元件面31之指向可以平行於第一封裝面11。第一封裝面11可以由蓋住微電子元件30之元件面31的介電層表面所界定。如圖1C所示，舉例而言，第一封裝面11可以是基板20的第一表面21。於其他具體態樣，第一封裝面11可以是蓋住微電子元件30的元件面31之包封劑50的表面，或是蓋住引線框之包封劑的表面。
於某些情形，基板20可以基本上由在基板平面上(平行於基板之第一表面21的方向)具有低熱膨脹係數(coefficient of thermal expansion， CTE)的材料所構成，亦即每攝氏度小於百萬分之12(下文記作「ppm/℃))的CTE，例如半導體材料(譬如矽)或介電材料(例如陶瓷材料或二氧化矽，譬如玻璃)。替代而言，基板20可以包括片狀基板，其可以基本上由聚合材料所構成，例如聚醯亞胺、環氧樹脂、熱塑性塑膠、熱固性塑膠或其他適合的聚合材料；或者它包括或基本上由複合的聚合物-無機材料所構成，例如BT(雙順丁烯二醯亞胺三)樹脂的玻璃強化結構或環氧樹脂-玻璃，尤其例如FR-II。於一範例，此種基板20可以基本上由在基板平面(亦即在沿著其表面的方向)具有小於30ppm/℃之CTE的材料所構成。
平行於基板20之第一表面21的方向在此是指「水平」(horizontal)方向或「側向」(lateral direction)；而垂直於第一表面的方向在此是指往上或往下的方向，並且在此也是指「垂直」(vertical)方向。在此所指的方向是在所指結構的參考框架中。因此，這些方向可以落在參考重力框架中之正常「上」(up)或「下」(down)方向的任何指向。
一特色配置在「表面之上」的高度大於另一特色的陳述係意謂該一特色在相同正交方向上與該表面的距離大於另一特色。反過來說，一特色配置在「表面之上」的高度小於另一特色的陳述係意謂該一特色在相同正交方向上與該表面的距離小於另一特色。
舉例而言，如圖3B可以看到，基板20可以具有至少一孔洞(未顯示)而延伸穿過其厚度T。一或更多個微電子元件的元件接點35可以對齊於至少一孔洞，並且可以藉由多條引線(譬如包括打線接合或引線接合)而電連接著在基板20之第一表面21的基板接點。
封裝10可以具有在封裝之下封裝面11的下端子25，譬如 其上的導電墊、地或導電柱或栓。下端子25可以電連接著微電子元件30的至少某些元件接點35。下端子25可以包括：第一端子25a，其係建構成攜載位址資訊到微電子元件30的元件接點35；第二端子25b，其建構成攜載資料I/O資訊來往返於元件接點；第三端子25c，其建構成晶片選擇端子；以及不連接的端子25d，其係電絕緣於微電子封裝10裡的微電子元件。下端子25可以建構成連結到另一微電子構件(例如電路面板或另一微電子封裝)之對應的端子或導電接點。
封裝10可以具有在封裝之上封裝面12的上端子45。上端子45可以電連接著微電子元件30的至少某些元件接點35。上端子45可以包括：第一端子45a，其係建構成攜載位址資訊到微電子元件30的元件接點35；第二端子45b，其建構成攜載資料I/O資訊來往返於元件接點；第三端子45c，其建構成晶片選擇端子；以及不連接的端子45d，其係電絕緣於微電子封裝10裡的微電子元件。上端子45可以建構成連結到另一微電子構件(例如電路面板或另一微電子封裝)之對應的端子或導電接點。於圖所示的範例，下端子25和上端子45不蓋住任何的微電子元件30。
下端子25和上端子45的功能可以是作為連接第二封裝10和外部構件之對應導電元件的終點，該外部構件例如是電路面板，尤其譬如印刷線路板、可撓性電路面板、插槽、其他的微電子組件或封裝、***物或被動構件組件。於一範例，此種電路面板可以是主機板或雙直列記憶體模組(DIMM)的模組板。於特殊的具體態樣，端子可以安排成區域陣列，尤其例如球柵陣列(ball-grid array，BGA)(包括下述的連結元件)、地柵陣列(land-grid array，LGA)或針柵陣列(pin-grid array，PGA)。
於範例性具體態樣，下端子25和上端子45(以及任何其他在此所述的端子)可以包括實質剛性柱，其由導電材料(例如銅、銅合金、金、鎳和類似者)所做成。下端子25和上端子45舉例而言可以藉由將導電材料鍍入阻罩的開口裡或藉由形成例如由銅、銅合金、鎳或其組合所做的柱而形成。此種柱舉例而言可以藉由將金屬片或其他金屬結構做減除圖案化成為柱而形成，其從基板20或包封劑50延伸出來成為端子而例如用於使封裝10與另一封裝10電互連。下端子25和上端子45可以是具有其他組態的實質剛性柱，舉例而言如美國專利第6,177,636號所述，其揭示併於此以為參考。於一範例，下端子25可以具有彼此共平面的暴露接觸表面。
下端子25可以連接著以下至少一者：上端子45；或元件接點35，此係經由對齊於中央區域23並且在微電子元件30的內緣32之間延伸的導電結構來為之。於一範例，下和上端子25、45可以藉由在第二封裝10之厚度T方向上延伸的導電互連15而彼此連接。於一範例，導電互連15可以配置成接合通孔陣列組態。
導電互連15可以包括：第一導電互連15a，其係建構成攜載位址資訊到微電子元件30的元件接點35；第二導電互連15b，其建構成攜載資料I/O資訊來往返於元件接點；第三導電互連15c，其建構成晶片選擇端子；以及不連接的導電互連15d，其係電絕緣於微電子封裝10裡的微電子元件。至少某些不連接的導電互連15d可以是在不連接的下端子25d和不連接的上端子45d之間的通過電連接。
於一具體態樣，至少某些第一導電互連15a可以建構成攜載位址資訊，其可由封裝10裡的電路所使用，以從封裝的至少一微電子元件 30之記憶體儲存陣列的所有可得之可定址的記憶體位置來決定可定址的記憶體位置。於特殊範例，第一導電互連15a可以建構成攜載所有的位址資訊，其可由微電子封裝10裡的電路所使用，以從封裝的微電子元件30裡之記憶體儲存陣列的所有可得之可定址的記憶體位置來決定可定址的記憶體位置。於範例性具體態樣，至少某些第一導電互連15a可以建構成攜載命令資訊。
個別微電子元件30之隔開內緣32的至少有些部分可以界定基板20的中央區域23(或者改為界定介電層的中央區域，例如蓋住微電子元件之元件面的包封劑50之中央區域)。於一範例，中央區域23可以不蓋住微電子元件30的任何元件面31。界定中央區域23的內緣32可以面向封裝10的質心c。於特殊的具體態樣，基板的中央區域23可以延伸在封裝10的第一和第二相對側向邊緣13a、13c(垂直於下封裝面11而延伸的側向邊緣)之間距離的中間三分之一。
第二封裝10的微電子元件30和至少一外緣13a、13b、13c、13d可以界定出基板20的周邊區域28。於一範例，周邊區域28可以不蓋住微電子元件30的任何元件面31。周邊區域28可以由每個微電子元件的一或更多個外緣34所侷限，該等外緣包括相對於內緣的第一外緣以及在內緣和第一外緣之間延伸的第二和第三外緣。
於圖所示的具體態樣，在封裝10裡攜載位址資訊的所有第一導電互連15a和在封裝裡攜載晶片選擇資訊的所有第三導電互連15c都對齊於中央區域23。於其他具體態樣(未顯示)，至少某些第一導電互連15a和/或至少某些第三導電互連15c可以對齊於周邊區域28。
於圖所示的具體態樣，在封裝10裡攜載資料資訊的所有第二導電互連15b都對齊於周邊區域28。於其他具體態樣(未顯示)，至少某些第二導電互連15b可以對齊於中央區域23。
於圖所示的具體態樣，電絕緣於第二封裝10裡之微電子元件30的至少某些不連接的導電互連15d延伸經過周邊區域28，並且至少某些不連接的導電互連延伸經過中央區域23。於其他具體態樣，所有不連接的導電互連15d可以延伸於周邊區域28裡，或者所有不連接的導電互連可以延伸於中央區域23裡。
於特殊範例，至少某些導電互連15可以建構成攜載電力和參考電位訊號當中至少一者，並且此種電力和參考電位訊號可以延伸於中央區域23和周邊區域28當中一或二者裡。
參見圖1C，第一導電互連15a(其建構成攜載位址資訊)可以包括第一和第二組互連70a和70b，其配置在垂直於下封裝面12之理論平面P1的個別第一和第二相對側上。第一組互連70a的訊號分派可以繞著微電子封裝10的理論旋轉軸29(圖1A)而180°旋轉對稱於第二組互連70b的訊號分派。舉例而言，第一組70a中的第一互連15a-1繞著理論旋轉軸29而180°旋轉對稱於第二組中的第一互連15a-2。
當第一和第二封裝10a和10b是相同的但相對於彼此而旋轉180°時，第一導電互連15a的此種180°旋轉對稱組態可以允許第一微電子封裝10a中的第一導電互連15a(圖2B)直接蓋住並且連結著建構成在堆疊於第一封裝之第二微電子封裝10b中攜載相同訊號分派的第一導電互連。
於一範例，在微電子封裝10具有四個微電子元件30的具體 態樣，在理論平面P1的第一側上之第一導電互連15a的訊號分派可以是在理論平面P1之第二側上的第一導電互連之訊號分派的鏡像。此外，在垂直於下封裝面12和理論平面P1之第二理論平面P2的第一側上之第一導電互連15a的訊號分派可以是在第二理論平面P2之第二側上的第一導電互連之訊號分派的鏡像。於一範例，在第二理論平面P2的第一側上之第二導電互連15b的訊號分派可以是在第二理論平面P2之第二側上的第二導電互連之訊號分派的鏡像。
第二導電互連15b(其建構成攜載資料資訊)可以包括第三和第四組互連71a和71b，其配置在理論平面P1之個別的第一和第二側上。第三組互連71a中之每個第二導電互連15b的位置可以繞著理論旋轉軸29而180°旋轉對稱於對應的不連接之導電互連15d的位置。第四組互連71b中之每個第二導電互連15b的位置也可以繞著理論旋轉軸29而180°旋轉對稱於對應的不連接之導電互連15d的位置。
舉例而言，第三組71a中之第二互連15b-1繞著理論旋轉軸29而180°旋轉對稱於在理論平面P1的相對側上之不連接的互連15d-1。同時，第四組71b中之第二互連15b-2繞著理論旋轉軸29而180°旋轉對稱於在理論平面P1的相對側上之不連接的互連15d-2d。
當第一和第二封裝10a和10b是相同的但相對於彼此而旋轉180°時，第二導電互連15b的此種180°旋轉對稱組態可以允許第一微電子封裝10a中的第二導電互連15b(圖2B)直接蓋住並且連結著堆疊於第一封裝之第二微電子封裝10b中的對應之不連接的導電互連，以及允許第二微電子封裝10b中的第二導電互連15b直接位在第一微電子封裝10a中的對應之不 連接的導電互連之下並且連結著該不連接的導電互連。
第三導電互連15c(其建構成攜載晶片選擇資訊)可以包括第五和第六組互連72a和72b，其配置在理論平面P1之個別的第一和第二相對側上。第五組互連72a的訊號分派可以繞著理論旋轉軸29而180°旋轉對稱於第六組互連72b的訊號分派。舉例而言，第一組72a中的第三互連15c-1繞著理論旋轉軸29而180°旋轉對稱於第二組中的第三互連15c-2。
當第一和第二封裝10a和10b是相同的但相對於彼此而旋轉180°時，第三導電互連15c的此種180°旋轉對稱組態可以允許第一微電子封裝10a中的第三導電互連15c(圖2B)直接蓋住並且連結著建構成在堆疊於第一封裝之第二微電子封裝10b中攜載晶片選擇訊號分派的第三導電互連。
於一範例，在微電子封裝10具有四個微電子元件30的具體態樣，在理論平面P1的第一側上之第三導電互連15c的訊號分派可以是在理論平面P1之第二側上的第三導電互連之訊號分派的鏡像。此外，在垂直於下封裝面12和理論平面P1之第二理論平面P2的第一側上之第三導電互連15c的訊號分派可以是在第二理論平面P2之第二側上的第三導電互連之訊號分派的鏡像。
如圖1A可以看到，理論旋轉軸29延伸經過封裝10的中央c，而與在下封裝面12之中央的位置交叉。於某些具體態樣，理論旋轉軸29可以延伸接近封裝10的中央c，而與接近下封裝面12之中央的位置交叉。封裝10的中央c可以界定在位於封裝10的相鄰周緣13之間的第一對相對角落14a、14c之間所延伸的第一線L1以及位於相鄰周緣之間的第二對相對角落14b、14d之間所延伸的第二線L2之間的交叉。
如圖2A可以看到，微電子組件5可以包括二個相同的微電子封裝10a和10a’，各者可以是上述的微電子封裝10。於此種微電子組件5，第二封裝10a’的上端子45可以連結到第一封裝10a之對應的下端子25。於一範例，第一封裝10a的至少某些導電互連15可以蓋住並且可以電連接著第二封裝10a’之對應的導電互連。如圖2A所示，第一微電子封裝10a具有繞著其旋轉軸29而相對於第二微電子封裝10a’之相同的旋轉指向。
也可以看到第一微電子封裝10a的第一、第二、第三導電互連15a、15b、15c各蓋住並且電連接著具有相同訊號分派的第二微電子封裝10a’之個別第一、第二、第三導電互連的對應者(譬如A2位址分派用於對應的第一導電互連15a，DQ1資料I/O分派用於對應的第二導電互連15b，CS晶片選擇分派用於對應的第三導電互連15c)。第一微電子封裝10a之每個不連接的導電互連15d可以蓋住並且可以電連接著第二微電子封裝10a’之不連接的導電互連。此種堆疊的微電子組件5具有二個相同的微電子封裝10a和10a’，其具有繞著其旋轉軸29之相同的相對指向，相較於單一微電子封裝10a而言則可以允許微電子組件5具有擴充的深度。
微電子組件5可以包括連結元件8，其附接於第一封裝10a的下端子25和第二封裝10a’的上端子45之對應者。連結元件8舉例而言可以是成塊的接合金屬，例如焊料、錫、銦、共晶組成物或其組合，或者是別種連結材料，例如導電膏或導電黏著劑。於特殊的具體態樣，在封裝端子和外部構件(譬如電路面板60)的接點之間的連結可以包括導電基質材料，例如描述於共同擁有的美國專利申請案第13/155,719和13/158,797號，其揭示併於此以為參考。於特殊的具體態樣，該等連結可以具有類似的結 構或者是以當中所述的方式而形成。
如圖2B可以看到，微電子組件6可以包括二個相同的微電子封裝10a和10b，其皆可以是上述的微電子封裝10。於此種微電子組件6，第二封裝10b的上端子45可以連結到第一封裝10a之對應的下端子25。於一範例，第一封裝10a的至少某些導電互連15可以蓋住並且可以電連接著第二封裝10b之對應的導電互連。如圖2B所示，第一微電子封裝10a繞著其旋轉軸29而相對於第二微電子封裝10b旋轉180°。
也可以看到第一微電子封裝10a的第一和第三導電互連15a和15c皆蓋住並且電連接著具有相同訊號分派的第二微電子封裝10b之個別第一和第三導電互連當中的對應者。第一微電子封裝10a的每個第二導電互連15b可以蓋住並且可以電連接著第二微電子封裝10b之不連接的導電互連15d，並且第二微電子封裝的每個第二導電互連可以位在第一微電子封裝之不連接的導電互連之下並且可以電連接著該不連接的導電互連。此種堆疊的微電子組件5具有二個相同的微電子封裝10a和10b，其相對於彼此而繞著其旋轉軸29旋轉180°，相較於單一微電子封裝10a而可以允許微電子組件5具有擴充的寬度。
因此，根據本發明之相同的微電子封裝10可以提供：第一版本的堆疊之微電子組件6，其藉由堆疊相同的微電子封裝10但不相對於彼此做旋轉而具有擴充的深度；以及第二版本的堆疊之微電子組件7，其藉由堆疊相同的微電子封裝10並且使之相對於彼此來旋轉180°而具有擴充的寬度。
如圖3A可以看到，堆疊的微電子構件8可以包括第一和第 二堆疊的微電子組件6和7，第一堆疊的微電子組件係上述堆疊的微電子組件6，並且第二堆疊的微電子組件係相同於上述的微電子組件6，例外的是第三導電互連15c(晶片選擇)的位置已經與對應之不連接的導電互連15d的位置對調。堆疊的微電子構件8之第一和第二堆疊的微電子組件6和7具有繞著其旋轉軸29之相同的相對指向。如圖3A所示，每個微電子封裝10a、10b、10c、10d的旋轉軸29可以彼此重合。
於此種堆疊的微電子構件8，第一微電子封裝10a的下端子25連結著並且電連接著第二微電子封裝10b的上端子45。同時，第二微電子封裝10b的下端子25連結著並且電連接著第三微電子封裝10c的上端子45。此外，第三微電子封裝10c的下端子25連結著並且電連接著第四微電子封裝10d的上端子45。
可以看到第一微電子封裝10a的第一和第二導電互連15a、15b(位址、資料)具有相同於第三微電子封裝10c的位置和訊號分派，並且第二微電子封裝10b的第一和第二導電互連具有相同於第四微電子封裝10d的位置和訊號分派。
也可以看到每個第一和第二微電子封裝10a和10b的每個第三導電互連15c(晶片選擇)電連接著每個第三和第四微電子封裝10c和10d之不連接的導電互連15d，並且每個第三和第四微電子封裝的每個第三導電互連電連接著每個第一和第二微電子封裝之不連接的導電互連。
此種堆疊的微電子構件8具有第一堆疊的微電子組件6，其具有二個相對於彼此旋轉180°之相同的微電子封裝10a和10b，而再連結著第二堆疊的微電子組件7，其具有二個相對於彼此旋轉180°之相同的微電子 封裝10c和10d，相較於單一微電子封裝10而言則可以允許微電子構件8具有雙重階層組態和擴充的寬度。
如圖3A可以看到，圖3B之堆疊的微電子構件8可以連接著電路面板或其他互連基板11，其在其面板面具有多個接點。此種互連基板11可以具有安裝在上面的至少一裝置40。第一微電子封裝10a的至少某些上端子45可以連結到互連基板11的接點。
每個裝置40可以是被動元件，例如解耦電容器或終端電阻器。此種解耦電容器可以電連接到微電子封裝10a、10b、10c、10d裡的內部電力和接地匯流排。於一範例，裝置40可以是驅動元件，其電連接到微電子封裝10a、10b、10c、10d的第一導電互連15a，該驅動元件可操作成驅動位址資訊到微電子封裝之微電子元件的接點。
堆疊的微電子構件8也可以連接著電路面板60，其在其面板面61具有多個面板接點65，其中第四微電子封裝10d的至少某些下端子25連結到面板接點。面板接點65可以經由導電互連15而電連接著第一、第二、第三微電子封裝10a、10b、10c。
如圖3B可以看到，微電子構件2可以具有至少一被動元件40。於一範例，至少一被動元件40可以安裝到第一封裝10a的上封裝面12。於一具體態樣，至少一被動元件40可以安裝到互連基板11，後者連接到第一封裝10a的上封裝面12。於一範例，至少一被動元件40可以包括至少一解耦電容器。
如圖4A可以看到，導電結構可以包括導線80、81，其形成在圖1A~1C之微電子封裝10的介電層上，而連接著第一、第二、第三導電 互連15a、15b、15c，以及經由第一、第二、第三導電互連而連接著微電子元件30的元件接點35。
該等導線包括第一導線80和第二導線81，第一導線在垂直於微電子元件接點35與第一和第三導電互連15a和15c之間之元件接點軸線A1的第一方向D1上延伸，並且第二導線在平行於微電子元件接點和第二導電互連15b之間之元件接點軸線A1的第二方向D2上延伸。
圖4B~4E顯示製作圖1A和4A之微電子封裝的方法階段。此過程可以如圖4B所示開始，其將填充了通孔之FR4預先打好的***物連結著介電層或基板20。雖然圖4B僅顯示一介電層或基板20，但是於一具體態樣，可以使用2×2模子以將介電材料形成到填充了通孔之FR4預先打好的***物上，如此則當連結在一起時可以形成四個封裝10。
如圖4C所示，已知良好的晶粒(微電子元件30)可以置入預先打好的開口90裡。其次，如圖4D所示，包封劑50可以流動、鏤版化、篩網化或分配到微電子元件30的後表面上。於另一範例，包封劑可以是模造化合物，其藉由覆模而在上面形成。
然後如圖4E所示，金屬化可以施加成延伸在方向D1的第一導線80和延伸在橫向於方向D1之方向D2的第二導線81，而第一導線連接著第一和第三導電互連15a和15c，第二導線連接著第二導電互連15b。
如圖5A可以看到，具有上述封裝10之某些或所有功能性特色的微電子封裝10’也可以包括散熱器組件55。散熱器組件55可以包括熱連通於微電子元件30的散熱器以及覆蓋散熱器之一或更多個暴露表面的包封劑50。舉例而言，散熱器可以藉由導熱黏著劑或脂而耦合於微電子元 件30的表面。於一範例，散熱器可以至少部分蓋住封裝10之微電子元件30的後面33。
如圖5A和5B所示，散熱器55的側向部分56可以延伸超越微電子封裝10的一或二個側向邊緣13。散熱器55可以具有延伸穿過的開口57。開口57可以對齊於封裝10之至少部分的中央區域23，使得至少某些第一導電互連15a可以延伸穿過。散熱器55也可以允許至少某些第二導電互連15b在散熱器的任一側上而在封裝的周邊區域28來延伸經過封裝10。
散熱器組件55中的散熱器可以部分或全部由任何適合的導熱材料所做成。適合的導熱材料範例包括但不限於金屬、石墨、導熱黏著劑(譬如導熱環氧樹脂)、焊料或類似者或此種材料的組合。於一範例，散熱器可以是實質連續的金屬片。
於一具體態樣，散熱器可以包括金屬層，其配置成相鄰於微電子元件30。金屬層可以暴露在第一封裝10’的上或下面。替代而言，散熱器可以包括覆模劑或包封劑50，其至少覆蓋微電子元件30的後表面。於一範例，散熱器可以是熱連通於微電子元件30的前表面和後表面當中至少一者。散熱器可以改善對周圍環境的熱逸散。
於特殊的具體態樣，由金屬或其他導熱材料所做成之預先形成的散熱器可以由導熱材料(例如導熱黏著劑或導熱脂)而附接於或配置在微電子元件30的後表面上。黏著劑(如果存在的話)可以是柔順性材料，其允許在散熱器和附接它的微電子元件130之間有相對移動，舉例而言，以容納柔順附接的元件之間的熱膨脹差異。散熱器可以是單塊結構。替代而 言，散熱器可以包括多個彼此隔開的散熱部分。於特殊的具體態樣，散熱器可以是或包括一層焊料，其直接連結到微電子元件30之至少部分的後表面。
可以利用上述參考圖1A到5B的微電子封裝、堆疊的微電子組件、堆疊的微電子構件來建構多樣的電子系統，例如圖6所示的系統600。舉例而言，依據本發明之進一步具體態樣的系統600包括多個模組或構件606，例如上述的微電子封裝、堆疊的微電子組件、堆疊的微電子構件，再搭配其他的電子構件608、610和611。
於所示的範例性系統600，系統可以包括電路面板、主機板或豎立面板602(例如可撓性印刷電路板)，並且電路面板可以包括許多導體604(圖6僅顯示其中一個)而將模組或構件606、608、610彼此互連。此種電路面板602可以傳輸訊號而往返於系統600所包括的每個微電子封裝和/或微電子組件。然而，這僅為範例性的；可以使用任何適合的結構來在模組或構件606之間做電連接。
於特殊的具體態樣，系統600也可以包括處理器，例如半導體晶片608，使得每個模組或構件606可以建構成於時脈週期中平行轉移數目N個資料位元，並且處理器可以建構成於時脈週期中平行轉移數目M個資料位元，而M係大於或等於N。
於圖6所示的範例，雖然構件608是半導體晶片並且構件610是顯示螢幕，但是任何其他構件可以用於系統600中。當然，雖然圖6為了清楚示範而僅顯示二個額外構件608和611，但是系統600可以包括任何數目的此種構件。
模組或構件606與構件608和611可以安裝於共同的外殼601中(其以虛線來示意顯示)，並且可以視需要而彼此電互連以形成想要的電路。外殼601係顯示成可攜式外殼，舉例而言，其可以用於行動電話或個人數位助理，並且螢幕610可以暴露在外殼的表面。於當中的結構606包括感光元件(例如成像晶片)的具體態樣，也可以提供透鏡611或其他光學裝置以安排通到該結構的光路線。再度而言，圖6所示的簡化系統僅為範例性的；可以使用上面討論的結構來做出其他系統，包括通常視為固定結構的系統，例如桌上型電腦、路由器和類似者。
雖然本發明在此已經參考了特殊的具體態樣來描述，但是要了解這些具體態樣僅在示範本發明的原理和應用。因此要了解可以對示範性的具體態樣做出許多修改，並且可以設想出其他安排，而不偏離本發明如所附請求項所界定的精神和範圍。
將體認多樣的附屬項和當中所列的特色可以採取不同於起初請求項所呈現的方式來組合。也將體認關於個別具體態樣所述的特色可以與所述之具體態樣的其他特色分享。
10‧‧‧微電子封裝
13a、13b、13c、13d‧‧‧外緣
14a、14b、14c、14d‧‧‧角落
20‧‧‧介電層或基板
23‧‧‧中央區域
25‧‧‧下端子
28‧‧‧周邊區域
29‧‧‧理論旋轉軸
30‧‧‧微電子元件
32‧‧‧內緣
34‧‧‧外緣
c‧‧‧質心、中央
L1‧‧‧第一線
L2‧‧‧第二線

Claims (27)

  1. 一種微電子封裝，其包括：下封裝面、相對於該下封裝面的上封裝面、侷限著該等下和上封裝面的封裝周緣；下端子，其在該下封裝面而建構成連接著第一構件；上端子，其在該上封裝面而建構成連接著第二構件；第一和第二微電子元件，其各具有記憶體儲存陣列功能，該等第一和第二微電子元件的元件面安排在平行於該下封裝面的單一平面，該等第一和第二微電子元件各具有在該等個別元件面的接點；以及導電互連，其各電連接至少一下端子和至少一上端子，至少某些該等導電互連電連接著該等微電子元件的該等接點，該等導電互連包括：第一導電互連，其建構成攜載位址資訊，並且包括第一和第二組互連，該第一組互連的訊號分派係180°旋轉對稱於該第二組互連的訊號分派；以及第二導電互連，其建構成攜載資料資訊來往返於該等微電子元件當中一者，並且包括第三和第四組互連，每個該第二導電互連的位置係180°旋轉對稱於對應的不連接之導電互連的位置，該不連接之導電互連係電絕緣於該微電子封裝裡的該等微電子元件。
  2. 如申請專利範圍第1項的微電子封裝，其中該下封裝面具有位在該等相鄰的封裝周緣之間交叉的角落，該下封裝面界定出在第一對相對的該等角落之間延伸的第一線和在第二對相對的該等角落之間延伸的第二線之間交叉的中央，並且其中該第一和第二導電互連的該旋轉對稱是關於在或 接近該下封裝面之該中央的位置而被界定。
  3. 如申請專利範圍第1項的微電子封裝，其中該等微電子元件的該等元件面在該單一平面的方向上係彼此隔開，以界定出在該等微電子元件的相鄰邊緣之間的中央區域和界定出在該等元件面的周緣與個別相鄰的封裝周緣之間的周邊區域，而該第一導電互連對齊於該中央區域。
  4. 如申請專利範圍第3項的微電子封裝，其中該第二導電互連對齊於該等周邊區域當中至少一者。
  5. 如申請專利範圍第1項的微電子封裝，其中至少某些該等第一導電互連係建構成攜載位址資訊，其可由該微電子封裝裡的電路所使用，以從該等微電子元件當中至少一者之記憶體儲存陣列的所有可得之可定址的記憶體位置來決定可定址的記憶體位置。
  6. 如申請專利範圍第1項的微電子封裝，其中該等第一導電互連係建構成攜載所有的該位址資訊，其可由該微電子封裝裡的電路所使用，以從該等微電子元件裡之記憶體儲存陣列的所有該等可得之可定址的記憶體位置來決定可定址的記憶體位置。
  7. 如申請專利範圍第1項的微電子封裝，其中該等第一導電互連係建構成攜載位址資訊和命令資訊。
  8. 如申請專利範圍第1項的微電子封裝，其中介電層形成在該等微電子元件的表面上，而該微電子封裝進一步包括導線，其形成在該介電層上並且連接著該等微電子元件的該等接點與該等第一和第二導電互連。
  9. 如申請專利範圍第1項的微電子封裝，其中該等導線包括第一和第二導線，該等第一導線延伸在平行於該等微電子元件的該等接點和該等第 一導電互連之間的上封裝面之第一方向，並且該等第二導線延伸在橫向於該等微電子元件的該等接點和該等第二導電互連之間的該第一方向之第二方向。
  10. 如申請專利範圍第1項的微電子封裝，其進一步包括基板，並且界定該上封裝面或該下封裝面當中一者的介電層表面是該基板的第一表面。
  11. 如申請專利範圍第10項的微電子封裝，其中該基板具有至少一孔洞而延伸穿過其厚度，並且其中一或更多個該等微電子元件的該等接點對齊於該至少一孔洞並且藉由多條引線而電連接著在該基板之該第一表面的基板接點。
  12. 如申請專利範圍第11項的微電子封裝，其中至少某些該等引線包括打線接合，其延伸穿過該至少一孔洞。
  13. 如申請專利範圍第1項的微電子封裝，其進一步包括散熱器，其熱連通於該等微電子元件當中至少一者。
  14. 如申請專利範圍第1項的微電子封裝，其進一步包括第三和第四微電子元件，其各具有記憶體儲存陣列功能，該等第一、第二、第三、第四微電子元件的元件面安排在平行於該下封裝面的該單一平面，而該等第三和第四微電子元件各具有在該等個別元件面的接點。
  15. 如申請專利範圍第14項的微電子封裝，進一步包括第三導電互連，其建構成攜載晶片選擇資訊來往返於該等微電子元件並且包含第五和第六組互連；以及其中該第一組的該等第一導電互連和該第五組的該等第三導電互連的訊號分派分別是該第二組的該等第一導電互連和該第六組的該等第三導電 互連之該等訊號分派的鏡像。
  16. 如申請專利範圍第1項的微電子封裝，其進一步包括第三導電互連，其建構成攜載晶片選擇資訊來往返於該等微電子元件，並且包括第五和第六組互連，該等第五或第六組互連當中一者之每個第三導電互連的位置係180°旋轉對稱於該等第五或第六組互連當中另一者之對應的第三導電互連的位置。
  17. 一種堆疊的微電子組件，其包括第一和第二相同的微電子封裝，該等第一和第二相同的微電子封裝的每一者皆如申請專利範圍第16項所述之微電子封裝，其中該第一微電子封裝具有相對於該第二微電子封裝的相同旋轉指向，使得：該第一微電子封裝的每個該等第一、第二、第三導電互連蓋住並且電連接著具有該相同訊號分派之該第二微電子封裝的該等個別第一、第二、第三導電互連當中的對應者；以及該第一微電子封裝之每個不連接的導電互連蓋住並且電連接著該第二微電子封裝之不連接的導電互連。
  18. 一種堆疊的微電子組件，其包括第一和第二相同的微電子封裝，該等第一和第二相同的微電子封裝的每一者皆如申請專利範圍第16項之第一和第二相同的微電子封裝，其中該第一微電子封裝是相對於該第二微電子封裝來旋轉180°，使得：該第一微電子封裝的該等第一和第三導電互連皆蓋住並且電連接著具有相同訊號分派之該第二微電子封裝的該等個別第一和第三導電互連當中的對應者；以及 該第一微電子封裝的每個第二導電互連蓋住並且電連接著該第二微電子封裝之不連接的導電互連，並且該第二微電子封裝的每個第二導電互連位在該第一微電子封裝之不連接的導電互連之下並且電連接著該不連接的導電互連。
  19. 一種堆疊的微電子構件，其包括第一和第二堆疊的微電子組件，該等第一和第二堆疊的微電子組件皆如申請專利範圍第18項所述之微電子組件，其中該第一堆疊的微電子組件之該第一微電子封裝的該等第一和第二導電互連具有相同於該第二堆疊的微電子組件之該第一微電子封裝的位置和訊號分派，並且該第一堆疊的微電子組件之該第二微電子封裝的該等第一和第二導電互連具有相同於該第二堆疊的微電子組件之該第二微電子封裝的位置和訊號分派；以及其中該第一微電子組件之每個微電子封裝的每個第三導電互連電連接著該第二微電子組件的每個微電子封裝之不連接的導電互連，而該第二微電子組件之每個微電子封裝的每個第三導電互連電連接著該第二微電子組件的每個微電子封裝之不連接的導電互連。
  20. 如申請專利範圍第18項的微電子組件，其進一步包括至少一被動元件，其電連接到該第一微電子封裝。
  21. 如申請專利範圍第20項的微電子組件，其中該至少一被動元件包括至少一解耦電容器。
  22. 如申請專利範圍第18項的微電子組件，其進一步包括電路面板，其具有在其面板面的多個面板接點和以下至少一者：其上的解耦電容器、終 端電阻器或驅動元件；並且其中該第一微電子封裝的至少某些該等上端子連結到該等面板接點。
  23. 如申請專利範圍第18項的微電子組件，其進一步包括電路面板，其具有在其面板面的多個面板接點，其中該第二微電子封裝的至少某些該等下端子是連結到該等面板接點。
  24. 如申請專利範圍第23項的微電子組件，其中該等面板接點經由該第二微電子封裝的該等導電互連而電連接著該第一微電子封裝的該等微電子元件。
  25. 如申請專利範圍第18項的微電子組件，其進一步包括裝置，其電連接到該等第一和第二微電子封裝的該等第一導電互連，該裝置可操作成驅動該位址資訊到該等第一和第二微電子封裝之該等微電子元件的該等接點。
  26. 一種系統，其包括如申請專利範圍第18項的微電子組件以及電連接到該微電子組件的一或更多個其他電子構件。
  27. 如申請專利範圍第26項的系統，其進一步包括外殼，而該微電子組件和該等一或更多個其他電子構件係組裝於該外殼裡。
TW103108982A 2013-03-15 2014-03-13 可重組的層疊封裝 TWI515868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361798475P 2013-03-15 2013-03-15
US13/898,952 US8786069B1 (en) 2013-03-15 2013-05-21 Reconfigurable pop

Publications (2)

Publication Number Publication Date
TW201448167A TW201448167A (zh) 2014-12-16
TWI515868B true TWI515868B (zh) 2016-01-01

Family

ID=51177845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108982A TWI515868B (zh) 2013-03-15 2014-03-13 可重組的層疊封裝

Country Status (5)

Country Link
US (2) US8786069B1 (zh)
KR (1) KR20150131184A (zh)
CN (1) CN105144378A (zh)
TW (1) TWI515868B (zh)
WO (1) WO2014150168A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3018953B1 (fr) 2014-03-19 2017-09-15 St Microelectronics Crolles 2 Sas Puce de circuit integre montee sur un interposeur
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR102400101B1 (ko) * 2017-11-03 2022-05-19 삼성전자주식회사 Pop 반도체 패키지 및 그를 포함하는 전자 시스템
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11398258B2 (en) * 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
EP3832716B1 (en) 2019-12-02 2022-07-06 STMicroelectronics S.r.l. An assortment of substrates for semiconductor circuits, corresponding assortment of devices and method
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11742295B2 (en) * 2020-12-28 2023-08-29 Global Unichip Corporation Interface of integrated circuit die and method for arranging interface thereof
US11934313B2 (en) 2021-08-23 2024-03-19 Apple Inc. Scalable system on a chip
JP2023045844A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 半導体デバイス及びメモリシステム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US7098541B2 (en) * 2003-05-19 2006-08-29 Hewlett-Packard Development Company, L.P. Interconnect method for directly connected stacked integrated circuits
US20050285248A1 (en) * 2004-06-29 2005-12-29 Sun-Teck See Method and system for expanding flash storage device capacity
US7358616B2 (en) * 2005-09-14 2008-04-15 Freescale Semiconductor, Inc. Semiconductor stacked die/wafer configuration and packaging and method thereof
DE102006003377B3 (de) * 2006-01-24 2007-05-10 Infineon Technologies Ag Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil
US8895440B2 (en) 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8378477B2 (en) 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
JP6006920B2 (ja) * 2011-07-04 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体モジュール及びモジュール基板
US8345441B1 (en) * 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101797079B1 (ko) * 2011-12-30 2017-11-14 삼성전자 주식회사 Ｐｏｐ 구조의 반도체 패키지
US8848392B2 (en) * 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly

Also Published As

Publication number Publication date
WO2014150168A1 (en) 2014-09-25
KR20150131184A (ko) 2015-11-24
US9728495B2 (en) 2017-08-08
TW201448167A (zh) 2014-12-16
US20160035656A1 (en) 2016-02-04
US8786069B1 (en) 2014-07-22
CN105144378A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
TWI515868B (zh) 可重組的層疊封裝
US9508629B2 (en) Memory module in a package
US9633975B2 (en) Multi-die wirebond packages with elongated windows
US8513817B2 (en) Memory module in a package
US8254155B1 (en) Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8981547B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US9165906B2 (en) High performance package on package