TWI514547B - 半導體裝置 - Google Patents

Description

半導體裝置

本發明係有關於一種半導體裝置，特別為有關於一種具有電感元件之半導體裝置。

許多數位/類比部件及電路已成功地運用於半導體積體電路。上述部件包含了被動元件，例如電阻、電容或電感等。典型的半導體積體電路包含一矽基底。一層以上的介電層設置於基底上，且一層以上的金屬層設置於介電層中。這些金屬層可藉由現行的半導體製程技術而形成晶片內建部件，例如晶片內建電感元件(on-chip inductor)。

晶片內建電感元件形成於基底上，此晶片內建電感元件包括一金屬層及一內連線結構。金屬層基於一中心區域由外向內圍繞，並嵌入基底上方的上層絕緣層中；且在最靠近中心區域時，再由內向外圍饒，嵌入基底上方的上層絕緣層中。內連線結構包括嵌入上層絕緣層中的上層連接層以及嵌入下層絕緣層中的第一導電插塞與下層連接層。金屬層藉由第一導電插塞及上下層連接層而形成一電流路徑，以與晶片外部或內部電路電性連接。金屬層的兩端係位於最外圈，且分別連接至一延伸部，兩延伸部互相平行且可連接各種電路元件。再者，上述的晶片內建電感元件更可包括一分支結構，此分支結 構藉由嵌入下層絕緣層中的一第二導電插塞與金屬層的最內圈連接。特別是，若以晶片內建電感元件的上視圖來看，分支結構的延伸方向會垂直於金屬層兩端的兩延伸部之延伸方向。

上述的晶片內建電感元件的兩延伸部及分支結構所構成的等效電路為T型線圈(T-coil)，其提供的電路參數包括第一電感值、第二電感值及耦合係數。第一電感值及第二電感值的大小與導線長度(例如，金屬層中最外圈的其中一端至最內圈連接分支結構的位置之間的導線長度具有一電感值，而另一端至分支結構的位置之間的導線長度具有另一電感值)成正比，且第一電感值及第二電感值亦影響耦合係數的大小。通常可以透過改變金屬層中最內圈連接分支結構的位置來調整第一電感值、第二電感值及耦合係數。

然而，由於金屬層最內圈中連接分支結構的位置受限於金屬層最內圈的側邊寬度，因此習知的晶片內建電感元件的結構難以滿足各種電路設計的需求。再者，當分支結構的位置改變時，將同時改變第一電感值、第二電感值及耦合係數的大小，使得晶片內建電感元件之電路參數的調整較為困難。

因此，有必要尋求一種新穎的具有電感元件之半導體裝置，其能夠解決或改善上述的問題。

本發明實施例係提供一種半導體裝置，包括一第一絕緣層及一第二絕緣層，依序設置於一基底上，其中基底具有一中心區域。一第一導線層及一第二導線層設置於第一絕緣層內並圍繞中心區域，且分別具有一第一端及一第二端，其中 第一導線層及第二導線層的第二端互相耦接。一第一繞線部及一第二繞線部設置於第二絕緣層內並圍繞中心區域，且分別包括由內向外排列的一第三導線層及一第四導線層，第三導線層及第四導線層分別具有一第一端及一第二端。一耦接部設置於第一繞線部及第二繞線部之間的第一絕緣層及第二絕緣層內，且包括一第一對連接層，將第三導線層的第一端交錯連接於第一導線層及第二導線層的第一端。一第二對連接層交錯連接第三導線層及第四導線層的第二端。其中第一導線層及第二導線層與第三導線層至少部分重疊。

本發明實施例係提供另一種半導體，包括一第一絕緣層及一第二絕緣層，依序設置於一基底上，其中基底具有一中心區域。一第一繞線部及一第二繞線部設置於第二絕緣層內並圍繞中心區域，且分別包括由內向外排列的一第一導線層、一第二導線層及一第三導線層，且第一導線層、第二導線層及第三導線層分別具有一第一端及一第二端，其中第一導線層的第一端互相耦接。一耦接部設置於第一繞線部該第二繞線部之間的第一絕緣層及第二絕緣層內，且耦接部包括一第一對連接層，交錯連接第一導線層及第二導線層的第二端。一第二對連接層，交錯連接第二導線層及第三導線層的第一端。其中第一導線層與相鄰的第二導線層之間具有複數相同或不同的間距，且其中至少一間距大於第二導線層與相鄰的第三導線層之間的間距。

10‧‧‧虛線

100‧‧‧基底

200‧‧‧第一絕緣層

201‧‧‧第三絕緣層

202‧‧‧內連線結構

203‧‧‧導電層

204、515、525、715、815‧‧‧導電插塞

210、710、810‧‧‧第一導線層

211、221、331、341、351、431、441、451、711、721、731、741、811、821、831、841‧‧‧第一端

212、222、332、342、352、432、442、452、712、722、732、742、812、822、832、842‧‧‧第二端

220、720、820‧‧‧第二導線層

250‧‧‧第二絕緣層

300、700‧‧‧第一繞線部

330、430、730、830‧‧‧第三導線層

340、440、740、840‧‧‧第四導線層

350、450‧‧‧第五導線層

360、460‧‧‧第六導線層

400、800‧‧‧第二繞線部

510、910‧‧‧第一對連接層

520、920‧‧‧第二對連接層

530、930‧‧‧第三對連接層

540‧‧‧第四對連接層

511、521、531、541、911、921、931‧‧‧上跨接層

512、522、532、542、912、922、932‧‧‧下跨接層

610‧‧‧第一延伸部

620‧‧‧第二延伸部

630‧‧‧第三延伸部

635‧‧‧靜電防護元件

A‧‧‧中心區域

D1、D2‧‧‧間距

R1、R2、R3‧‧‧調整範圍

第1A圖係繪示出本發明一實施例之兩匝電感元件的平面示意圖。

第1B圖係繪示出沿著第1A圖中的剖線1B-1B’的剖面示意圖。

第1C圖係繪示出沿著第1A圖中的剖線1C-1C’的剖面示意圖。

第2圖係繪示出本發明一實施例之三匝電感元件的平面示意圖。

第3圖係繪示出本發明一實施例之四匝電感元件的平面示意圖。

第4A圖係繪示出本發明另一實施例之三匝電感元件的平面示意圖。

第4B圖係繪示出沿著第4A圖中的剖線4B-4B’的剖面示意圖。

第5圖係繪示出本發明另一實施例之四匝電感元件的平面示意圖。

第6圖係繪示出本發明又另一實施例之三匝電感元件的平面示意圖。

第7圖係繪示出本發明又另一實施例之四匝電感元件的平面示意圖。

以下說明本發明實施例之製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特 定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。

以下配合第1A至1C圖說明本發明一實施例之具有兩匝電感元件的半導體裝置，其中第1A圖係繪示出兩匝電感元件的平面示意圖，第1B圖係繪示出兩匝電感元件沿著第1A圖中的剖線1B-1B’的剖面示意圖，且第1C圖係繪示出兩匝電感元件沿著第1A圖中的剖線1C-1C’的剖面示意圖。

具有兩匝電感元件的半導體裝置包括一基底100，基底100具有一中心區域A(如第1A圖所示)，一第一絕緣層200及一第二絕緣層250依序設置於基底100上。基底100包括一矽基底或其他習知的半導體基底。基底100中可包含各種不同的元件，例如，電晶體、電阻及其他習用的半導體元件。再者，基底100亦可包含其他導電層(例如，銅、鋁或其合金)以及其他絕緣層(例如，氧化矽層、氮化矽層或低介電材料層)。此處為了簡化圖式，僅繪示出一平整基底。再者，第一絕緣層200及第二絕緣層250可為單層介電材料層(例如，氧化矽層、氮化矽層或低介電材料層)或是多層介電結構。

一第一導線層210及一第二導線層220設置於第一絕緣層200內並圍繞中心區域A，且分別位於虛線10的兩側。在一實施例中，第一導線層210及第二導線層220係基於虛線10對稱配置。第一導線層210具有一第一端211及一第二端212，第二導線層220具有一第一端221及一第二端222，其中第一導線層210的第二端212及第二導線層220的第二端222透過設置於 第三絕緣層201的導電層203互相耦接。第一導線層210及第二導線層220可構成大體為圓形、矩形、六邊形、八邊形或多邊形之外型。此處為了簡化圖式，係以矩形作為範例說明。再者，第一導線層210及第二導線層220之材質可包括銅、鋁或其合金。在本實施例中，第一導線層210及第二導線層220具有相同的線寬。

一第一繞線部300及一第二繞線部400設置於第二絕緣層250內並圍繞中心區域A，且分別位於虛線10的兩側。在本實施例中，第一繞線部300包括由內向外排列的一第三導線層330及一第四導線層340，第二繞線部400包括由內向外排列的一第三導線層430及一第四導線層440。第三導線層330具有一第一端331及一第二端332，第三導線層430具有一第一端431及一第二端432。在一實施例中，靠近中心區域A的第三導線層330及第三導線層430係基於虛線10對稱配置。第四導線層340具有一第一端341及一第二端342，第四導線層440具有一第一端441及一第二端442。第三導線層330及430或第四導線層340及440可分別構成大體為圓形、矩形、六邊形、八邊形或多邊形之外型。此處為了簡化圖式，係以矩形作為範例說明。再者，第三導線層330及430以及第四導線層340及440之材質可相同於第一導線層210及第二導線層220之材質。在本實施例中，第三導線層330及430以及第四導線層340及440可具有相同的線寬，且該線寬相同於第一導線層210及第二導線層220的線寬。

一耦接部設置於第一繞線部300及第二繞線部400之間的第一絕緣層200及第二絕緣層250內，此耦接部包括一第 一對連接層510及一第二對連接層520。第一對連接層510包括設置於第二絕緣層250內的一上跨接層(cross-connect)511及設置於第一絕緣層200內的一下跨接層512。第二對連接層520包括設置於第二絕緣層250內的一上跨接521層及設置於第一絕緣層200內的一下跨接層522。

第一對連接層510的上跨接層511將第二繞線部400的第三導線層430的第一端431連接至第一導線層210的第一端211，其中上跨接層511連接第一端211的一側設置有至少一導電插塞515(繪示於第1C圖)，以電性連接設置於第一絕緣層200內的第一導線層210。值得注意的是，在本實施例的圖式中，僅繪示一導電插塞515，但非用以限定本發明。在大多數的實施例中，上跨接層511連接第一端211的一側設置有多個導電插塞515。再者，第一對連接層510的下跨接層512將第一繞線部300的第三導線層330的第一端331連接至第二導線層220的第一端221，其中下跨接層512連接第一端331的一側設置有至少一導電插塞(未繪示)，以電性連接設置於第二絕緣層250內的第三導線層330。因此，第一對連接層510將第一繞線部300及第二繞線部400的第三導線層330及430的第一端331及431交錯連接於第一導線層210的第一端211及第二導線層220的第一端221。

第二對連接層520的上跨接521層將第一繞線部300的第三導線層330的第二端332連接至第二繞線部400的第四導線層440的第二端442。第二對連接層520的下跨接層522將第二繞線部400的第三導線層430的第二端432連接至第一繞線 部300的第四導線層340的第二端342，其中下跨接層522的兩端分別設置有至少一導電插塞(例如，第1B圖所繪示之導電插塞525)，以分別電性連接設置於第二絕緣層250內的第二繞線部400的第三導線層430及第一繞線部300的第四導線層340。因此，第二對連接層520交錯連接第三導線層330及430的第二端332及432與第四導線層340及440的第二端342及442。值得注意的是，在本實施例的圖式中，僅繪示一導電插塞525，但非用以限定本發明。在大多數的實施例中，下跨接層522連接第二端342的一側設置有多個導電插塞525。

具有電感元件的半導體裝置更包括一第一延伸部610及一第二延伸部620，設置於第二絕緣層250內。在一實施例中，第一延伸部610及第二延伸部620對應連接至第一繞線部300及第二繞線部400的第四導線層340及440的第一端341及441並彼此平行。在其他實施例中，第一延伸部610及第二延伸部620彼此為不平行。第四導線層340及440的第一端341及441可設置於虛線10的同一側，也可對稱設置於虛線10的兩側，因此第一延伸部610及第二延伸部620可調整的位置為第四導線層340及440的側邊寬度。

再者，具有電感元件的半導體裝置更包括一第三延伸部630，設置於第一絕緣層200內，且連接至第二導線層220。在本實施例中，第三延伸部630類似於如先前技術所提的分支結構。在一實施例中，由上視圖來看，第一延伸部610的延伸方向垂直於第三延伸部630的延伸方向，第二延伸部620的延伸方向垂直於第三延伸部630的延伸方向。在其他實施例 中，若第一延伸部610及第二延伸部620彼此未平行，則第三延伸部630的延伸方向係與第一延伸部610的延伸方向、第二延伸部620的延伸方向之二者之一垂直。當然，在又一實施例中，第三延伸部630的延伸方向不與第一延伸部610的延伸方向、第二延伸部620的延伸方向垂直。在其他實施例中，設置於第一絕緣層200內的第三延伸部630可連接至第一導線層210。在一實施例中，第三延伸部630可連接至一靜電放電防護裝置635。在本實施例中，靜電放電防護裝置635係配置在靠近第一延伸部610及第二延伸部620的一側，但非用以限定本發明。在其他實施例中，靜電放電防護裝置635可配置在遠離第一延伸部610及第二延伸部620的一側。使用者可依佈線需求，調整靜電放電防護裝置635的位置。另外，在本實施例中，第三延伸部630的位置靠近第二對連接層520，但非用以限定本發明。在其他實施例中，可依不同的需求，將第三延伸部630配置於調整範圍R1中。

在一實施例中，第一導線層210及第二導線層220可與第三導線層330及430至少部分重疊，且沿著第三導線層330及430或是第四導線層340及440延伸，使得第一導線層210及第二導線層220的第二端212及222互相耦接，並與第三導線層330及430或是第四導線層340及440至少部分重疊。在一實施例中，第一導線層210及第二導線層220沿著第三導線層330及430延伸，且與第三導線層330及430重疊。在另一實施例中，第一導線層210及第二導線層220沿著第四導線層340及440延伸，且與第四導線層340及440重疊，如第1A~1C圖所示，其中 以第一導線層210及第二導線層220沿著第四導線層340及440延伸，增加耦合係數的效果較佳。第一導線層210及第二導線層220的第二端212及222可透過設置於第三絕緣層201的導電層203及導電層兩側的至少一對導電插塞204而互相耦接，如第1B圖所示。

在製程設計上，由於第一導線層210及第二導線層220(下層導電層)的厚度通常小於第三導線層330及430以及第四導線層340及440(上層導電層)的厚度，而造成導體損失的增加，因此本實施例之具有電感元件的半導體裝置更包括一多層內連線結構202，其包括介電層及位於介電層內的導電層，如第1B及1C圖所示。多層內連線結構202位於第一絕緣層200與基底100之間，且與第一導線層210及第二導線層220重疊，並透過至少兩個導電插塞(未繪示)連接至第一導線層210及第二導線層220，以維持電感元件的品質。

在習知的晶片內建電感元件中，繞線部通常設置於同一層位並圍繞中心區域。再者，通常透過改變繞線部的最內圈導線層與分支結構的連接位置來調整第一電感值、第二電感值及耦合係數。然而，由於分支結構的位置受限於位於最內圈導線層的側邊寬度(例如，矩形導線層中的一側邊寬度)，因此習知的晶片內建電感元件的結構難以滿足各種電路設計的需求。

相較於習知的晶片內建電感元件，本發明實施例之第一導線層210及第二導線層220係設置於第一絕緣層200內，且沿著設置於第二絕緣層250內的第三導線層330及430或 是第四導線層340及440延伸，並與第三導線層330及430或是第四導線層340及440至少部分重疊，因此透過重疊可增加耦合係數。再者，由於第一導線層210及第二導線層220與第四導線層340及440重疊的導線長度大於第一導線層210及第二導線層220與第三導線層330及430重疊的導線長度，因此可得到的電感值及耦合係數較大。如此一來，可依照所需的電路設計，選擇將第一導線層210及第二導線層220與第三導線層330及430或第四導線層340及440重疊。再者，相較於習知的晶片內建電感元件，會將各導電層由外向內依序排列圍繞，並配合多對連接層以構成一電流路徑，本發明將原本應該需配置於內部的第一導線層210及第二導線層改成向外配置(即相對於中心區域A，配置於第三導線層330及430外側，而非第三導線層330及430內側)，因此解決了原本分支結構的位置受限於位於最內圈導線層的側邊寬度的問題。換言之，由於第一導線層210及第二導線層220與第三導線層330及430或第四導線層340及440部分或完全重疊，因此增加了第三延伸部630的位置之調整範圍R1。亦即，可增加第一電感值、第二電感值及耦合係數的調整範圍，進而改善晶片內建電感元件之電路設計的彈性，以得到所需的電路特性。除此之外，透過本發明的電感元件設計，當此電感元件連接其他電路後，可增加其他電路之使用頻寬。

以下配合第2圖說明本發明另一實施例之具有三匝電感元件的半導體裝置，其中相同於第1A圖中的部件係使用相同的標號並省略其說明。在第2圖中，第一繞線部300及第二繞線部400分別進一步包括第五導線層350及450，其位於第四 導線層340及440的外側，且具有第一端351及451及第二端352及452。同樣地，第五導線層350及450可具有相同的線寬，且該線寬相同於第一導線層210及第二導線層220的線寬，且第五導線層350及450的材質及外型可相同於第一導線層210及第二導線層220。

再者，在本實施例中，耦接部進一步包括一第三對連接層530，其包括設置於第二絕緣層250內的一上跨接層531及設置於第一絕緣層200內的一下跨接層532。第三對連接層530的上跨接層531將第一繞線部300的第四導線層340的第一端341連接至第二繞線部400的第五導線層450的第一端451，第三對連接層530的下跨接層532將第二繞線部400的第四導線層440的第一端441連接至第一繞線部300的第五導線層350的第一端351，其中下跨接層532的兩端分別設置有至少一導電插塞(未繪示)，以分別電性連接設置於第二絕緣層250內的第四導線層440及第五導線層350。因此，第三對連接層530交錯連接第四導線層340及440的第一端341及441與第五導線層350及450的第一端351及451。

在本實施例中，第一導線層210及第二導線層220可與第三導線層330及430至少部分重疊，且沿著第三導線層330及430、第四導線層340及440或是第五導線層350及450延伸，使得第一導線層210及第二導線層220的第二端212及222互相耦接，並與第三導線層330及430、第四導線層340及440或是第五導線層350及450至少部分重疊。在上述多個實施例中，以第一導線層210及第二導線層220沿著第五導線層350及450延 伸，增加耦合係數的效果較佳。

在本實施例中，第一延伸部610及第二延伸部620設置於如第1B圖或如第1C圖所示之第二絕緣層250內。在一實施例中，第一延伸部610及第二延伸部620對應連接至第五導線層350及450的第二端352及452並彼此平行。在其他實施例中，第一延伸部610及第二延伸部620彼此為不平行。在一實施例中，由上視圖來看，第一延伸部610及第二延伸部620的延伸方向垂直於第三延伸部630的延伸方向。在其他實施例中，若第一延伸部610及第二延伸部620彼此未平行，則第三延伸部630的延伸方向係與第一延伸部610的延伸方向、第二延伸部620的延伸方向之二者之一垂直。當然，在又一實施例中，第三延伸部630的延伸方向不與第一延伸部610的延伸方向、第二延伸部620的延伸方向垂直。在本實施例中，第三延伸部630的位置靠近第一延伸部610及第二延伸部620，但非用以限定本發明。在其他實施例中，可依不同的需求，將第三延伸部630配置於調整範圍R2中。再者，其他奇數匝的對稱電感元件具有類似於第2圖中電感元件的結構。

在習知的晶片內建電感元件中，由於分支結構的位置受限於位於最內圈導線層的側邊寬度(例如，矩形導線層中的一側邊寬度)，因此習知的晶片內建電感元件的結構難以滿足各種電路設計的需求。

相較於習知的晶片內建電感元件，本發明實施例之第一導線層210及第二導線層220係設置於第一絕緣層200內，且沿著設置於第二絕緣層250內的第三導線層330及430、 第四導線層340及440或是第五導線層350及450延伸，並與第三導線層330及430、第四導線層340及440或是第五導線層350及450至少部分重疊，因此透過重疊可增加耦合係數。再者，由於重疊的導線長度愈長，所得到的電感值及耦合係數愈大，因此可依照所需的電路設計，選擇將第一導線層210及第二導線層220與第三導線層330及430、第四導線層340及440及第五導線層350及450的其中一者重疊。再者，本發明將原本應配置於第三導線層330及430內側的第一導線層210及第二導線層220，改成配置於第三導線層330及430外側。由於第一導線層210及第二導線層220與第三導線層330及430、第四導線層340及440或第五導線層350及450部分或完全重疊，因此增加了第三延伸部630的位置之調整範圍R2。亦即，可增加第一電感值、第二電感值及耦合係數的調整範圍，進而改善晶片內建電感元件之電路設計的彈性，以得到所需的電路特性。

以下配合第3圖說明本發明另一實施例之具有四匝電感元件的半導體裝置，其中相同於第1A圖中的部件係使用相同的標號並省略其說明。在第3圖中，第一繞線部300及第二繞線部400分別進一步包括第六導線層360及460，其位於第五導線層350及450的外側，且具有第一端361及461及第二端362及462。同樣地，第六導線層360及460可具有相同的線寬，且該線寬相同於第一導線層210及第二導線層220的線寬，且第六導線層360及460的材質及外型可相同於第一導線層210及第二導線層220。

再者，在本實施例中，耦接部進一步包括一第四 對連接層540，其包括設置於第二絕緣層250內的一上跨接層541及設置於第一絕緣層200內的一下跨接層542。第四對連接層540的上跨接層541將第一繞線部300的第五導線層350的第二端352連接至第二繞線部400的第六導線層460的第二端462，第四對連接層540的下跨接層542將第二繞線部400的第五導線層450的第二端452連接至第一繞線部300的第六導線層360的第二端362，其中下跨接層542的兩端分別設置有至少一導電插塞(未繪示)，以分別電性連接設置於第二絕緣層250內的第五導線層450及第六導線層360。因此，第四對連接層540交錯連接第五導線層350及450的第二端352及452與第六導線層360及460的第二端362及462。

在本實施例中，第一導線層210及第二導線層220可與第三導線層330及430至少部分重疊，且沿著第三導線層330及430、第四導線層340及440、第五導線層350及450或是第六導線層360及460延伸，使得第一導線層210及第二導線層220的第二端212及222互相耦接，並與第三導線層330及430、第四導線層340及440、第五導線層350及450或是第六導線層360及460至少部分重疊。在上述多個實施例中，以第一導線層210及第二導線層220沿著第六導線層360及460，增加耦合係數的效果較佳。

在本實施例中，第一延伸部610及第二延伸部620設置於如第1B圖或如第1C圖所示之第二絕緣層250內。在一實施例中，第一延伸部610及第二延伸部620對應連接至第六導線層360及460的第一端361及461並彼此平行。在其他實施例中， 第一延伸部610及第二延伸部620彼此為不平行。在一實施例中，由上視圖來看，第一延伸部610及第二延伸部620的延伸方向垂直於第三延伸部630的延伸方向。在其他實施例中，若第一延伸部610及第二延伸部620彼此未平行，則第三延伸部630的延伸方向係與第一延伸部610的延伸方向、第二延伸部620的延伸方向之二者之一垂直。當然，在又一實施例中，第三延伸部630的延伸方向不與第一延伸部610的延伸方向、第二延伸部620的延伸方向垂直。在本實施例中，第三延伸部630的位置靠近第四對連接層540，但非用以限定本發明。在其他實施例中，可依不同的需求，將第三延伸部630配置於調整範圍R3中。再者，其他偶數匝的對稱電感元件具有類似於第3圖中電感元件的結構。

在習知的晶片內建電感元件中，由於分支結構的位置受限於位於最內圈導線層的側邊寬度(例如，矩形導線層中的一側邊寬度)，因此習知的晶片內建電感元件的結構難以滿足各種電路設計的需求。

相較於習知的晶片內建電感元件，本發明實施例之第一導線層210及第二導線層220係設置於第一絕緣層200，且沿著設置於第二絕緣層250內的第三導線層330及430、第四導線層340及440、第五導線層350及450或是第六導線層360及460延伸，並與第三導線層330及430、第四導線層340及440、第五導線層350及450或是第六導線層360及460至少部分重疊，因此透過重疊可增加耦合係數。再者，由於重疊的導線長度愈長，所得到的電感值及耦合係數愈大，因此可依照所需的 電路設計，選擇將第一導線層210及第二導線層220與第三導線層330及430、第四導線層340及440、第五導線層350及450及第六導線層360及460的其中一者重疊。再者，本發明將原本應配置於第三導線層330及430內側的第一導線層210及第二導線層220，改成配置於第三導線層330及430外側。由於第一導線層210及第二導線層220與第三導線層330及430、第四導線層340及440、第五導線層350及450或第六導線層360及460部分或完全重疊，因此增加了第三延伸部630的位置之調整範圍R3。亦即，可增加第一電感值、第二電感值及耦合係數的調整範圍，進而改善晶片內建電感元件之電路設計的彈性，以得到所需的電路特性。

另外，所屬技術領域中具有通常知識者可輕易了解到本發明上述實施例可運用於其他四匝以上的對稱電感元件中，且具有相同的優點。

以下配合第4A、4B及6圖說明本發明另一實施例之具有三匝電感元件的半導體裝置，其中第4A圖係繪示出三匝電感元件的平面示意圖，第4B圖係繪示出三匝電感元件沿著第4A圖中的剖線4B-4B’的剖面示意圖，且第6圖係繪示本發明又另一實施例之具有三匝電感元件的半導體裝置的平面示意圖。

具有三匝電感元件的半導體裝置包括一基底100，基底100具有一中心區域A(如第4A圖所示)，一第一絕緣層200及一第二絕緣層250依序設置於基底100上，如第4B圖所示。基底100包括一矽基底或其他習知的半導體基底。基底100 中可包含各種不同的元件，例如，電晶體、電阻及其他習用的半導體元件。再者，基底100亦可包含其他導電層(例如，銅、鋁或其合金)以及其他絕緣層(例如，氧化矽層、氮化矽層或低介電材料層)。此處為了簡化圖式，僅繪示出一平整基底。再者，第一絕緣層200及第二絕緣層250可為單層介電材料層(例如，氧化矽層、氮化矽層或低介電材料層)或是多層介電結構。

一第一繞線部700及一第二繞線部800設置於第二絕緣層250內並圍繞中心區域A，且分別位於虛線10的兩側。第一繞線部700包括由內向外排列的一第一導線層710、一第二導線層720以及一第三導線層730，第二繞線部800包括由內向外排列的一第一導線層810、一第二導線層820以及一第三導線層830。在本實施例中，第一導線層710與810基於虛線10對稱配置。在本實施例中，第二導線層720與820基於虛線10對稱配置。第一導線層710具有一第一端711以及一第二端712，第一導線層810具有一第一端811以及一第二端812。第二導線層720具有一第一端721以及一第二端722，第二導線層820具有一第一端821以及一第二端822。第三導線層730具有一第一端731以及一第二端732，第三導線層830具有一第一端831以及一第二端832。在本實施例中，第一繞線部700的第一導線層710的第一端711與第二繞線部800的第一導線層810的第一端811互相耦接。

第一繞線部700及第二繞線部800的第一導線層710及810、第二導線層720及820或第三導線層730及830可分別構成大體為圓形、矩形、六邊形、八邊形或多邊形之外型。此 處為了簡化圖式，係以矩形作為範例說明。再者，第一導線層710及810、第二導線層720及820及第三導線層730及830可具有相同材質(例如，銅、鋁或其合金)。在本實施例中，第一導線層710及810、第二導線層720及820及第三導線層730及830可具有相同的線寬。

一耦接部設置於第一繞線部700及第二繞線部800之間的第一絕緣層200及第二絕緣層250內，且包括一第一對連接層910及一第二對連接層920。第一對連接層910包括設置於第二絕緣層250內的一上跨接層911及設置於第一絕緣層200內的一下跨接層912，且第二對連接層920包括設置於第二絕緣層250內的一上跨接層921及設置於第一絕緣層200內的一下跨接層922。

第一對連接層910的上跨接層911將第一繞線部700的第二導線層720的第二端722連接至第二繞線部800的第一導線層810的第二端812。再者，第一對連接層910的下跨接層912將第二繞線部800的第二導線層820的第二端822連接至第一繞線部700的第一導線層710的第二端712，其中下跨接層912的兩側分別設置有至少一導電插塞(例如，第4B圖所繪示之導電插塞715)，以電性連接設置於第二絕緣層250內的第一導線層710及第二導線層820。因此，第一對連接層交錯連接第一導線層810及710的第二端712及812以及第二導線層720及820的第二端722及822。值得注意的是，在本實施例的圖式中，僅繪示一導電插塞715，但非用以限定本發明。在大多數的實施例中，下跨接層912連接第二端712的一側設置有多個導電插塞 715。

第二對連接層920的上跨接層921將第一繞線部700的第三導線層730的第一端731連接至第二繞線部800的第二導線層820的第一端821。再者，第二對連接層920的下跨接層922將第二繞線部800的第三導線層830的第一端831連接至第一繞線部700的第二導線層720的第一端721，其中下跨接層922的兩側分別設置有至少一導電插塞(未繪示)，以電性連接設置於第二絕緣層250內的第二導線層720及第三導線層830。因此，第二對連接層920交錯連接第二導線層720及820的第一端721及821與第三導線層730及830的第一端731及831。

具有電感元件的半導體裝置更包括一第一延伸部610及一第二延伸部620，設置於第二絕緣層250內。在一實施例中，第一延伸部610及第二延伸部620對應連接至第三導線層730及830的第二端732及832並彼此平行。在其他實施例中，第一延伸部610及第二延伸部620彼此為不平行。第三導線層730及830的第二端732及832可設置於虛線10的同一側，也可對稱設置於虛線10的兩側，因此第一延伸部610及第二延伸部620可調整的位置為第三導線層730及830的側邊寬度。

再者，具有電感元件的半導體裝置更包括一第三延伸部630，其設置於第一絕緣層200內，且透過至少一導電插塞815(繪示於第4B圖)連接至第二繞線部800的第一導線層810。在本實施例中，第三延伸部630類似於如先前技術所提的分支結構。值得注意的是，在本實施例的圖式中，僅繪示一導電插塞815，但非用以限定本發明。在大多數的實施例中，第 三延伸部630連接第二繞線部800的第一導線層810的一側設置有多個導電插塞815。另外，由上視圖來看，第一延伸部610及第二延伸部620的延伸方向垂直於第三延伸部630的延伸方向。在其他實施例中，若第一延伸部610及第二延伸部620彼此未平行，則第三延伸部630的延伸方向係與第一延伸部610的延伸方向、第二延伸部620的延伸方向之二者之一垂直。當然，在又一實施例中，第三延伸部630的延伸方向不與第一延伸部610的延伸方向、第二延伸部620的延伸方向垂直。在其他實施例中，第三延伸部630可透過導電插塞連接至第一繞線部700的第一導線層710。在一實施例中，第三延伸部630可連接至一靜電放電防護裝置635。在本實施例中，靜電放電防護裝置635係配置在靠近第一延伸部610及第二延伸部620的一側，但非用以限定本發明。在其他實施例中，靜電放電防護裝置635可配置在遠離第一延伸部610及第二延伸部620的一側。使用者可依佈線需求，調整靜電放電防護裝置635的位置。另外，在本實施例中，第三延伸部630的位置靠近第一延伸部610及第二延伸部620，但非用以限定本發明。在其他實施例中，可依不同的需求，將第三延伸部630配置於最內圈導線層(例如，第一導線層710或第一導線層810)的側邊寬度的範圍中。

在本實施例中，具有電感元件的半導體裝置更包括一多層內連線結構202，其包括介電層及位於介電層內的導電層，如第4B圖所示。多層內連線結構202位於第一絕緣層200與基底100之間，且與第一導線層710及810重疊，並透過至少兩個導電插塞(未繪示)連接至第一導線層710及810，以維持電 感元件之品質。

在一實施例中，第一導線層710及810與相鄰的第二導線層720及820之間具有複數不同的間距，且其中至少一間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2，如第4A圖所示。詳言之，以第4A圖之第一繞線部700及第二繞線部800大體構成四邊形而言，僅有一側的間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2。在另一實施例中，第一導線層710及810與相鄰的第二導線層720及820之間具有複數相同的間距D1，間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2，如第6圖所示。詳言之，以第6圖之第一繞線部700及第二繞線部800大體構成四邊形而言，四側的間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2。

再者，其他奇數匝的對稱電感元件具有類似於第4A、4B及6圖中電感元件的結構。

以下配合第5及7圖說明本發明另一實施例之具有四匝電感元件的半導體裝置，其中相同於第4A、4B及6圖中的部件係使用相同的標號並省略其說明。在第5圖中，第一繞線部700進一步包括第四導線層740，位於第三導線層730的外側，且具有一第一端741及一第二端742。第二繞線部800進一步包括第四導線層840，位於第三導線層830的外側，且具有一第一端841及一第二端842。同樣地，第一繞線部700及第二繞線部800的第四導線層740及840可具有相同的線寬，且該線寬 相同於第一導線層710及810、第二導線層720及820以及第三導線層730及830的線寬，且第四導線層740及840的材質及外型可相同於第一導線層710及810、第二導線層720及820以及第三導線層730及830。

再者，在本實施例中，耦接部進一步包括一第三對連接層930，其包括設置於第二絕緣層250內的一上跨接層931及設置於第一絕緣層200內的一下跨接層932。第三對連接層930的上跨接層931將第一繞線部700的第四導線層740的第二端742連接至第二繞線部800的第三導線層830的第二端832。再者，第三對連接層930的下跨接層932將第一繞線部700的第三導線層730的第二端732連接至第二繞線部800的第四導線層840的第二端842，其中下跨接層932的兩側分別設置有至少一導電插塞(未繪示)，以電性連接設置於第二絕緣層250內的第三導線層730及第四導線層840。因此，第三對連接層930交錯連接第三導線層730及830的第二端732及832與第四導線層740及840的第二端742及842。

在本實施例中，第一延伸部610及第二延伸部620設置於如第4B圖所示之第二絕緣層250內。在一實施例中，第一延伸部610及第二延伸部620對應連接至第四導線層740及840的第一端741及841並彼此平行。在其他實施例中，第一延伸部610及第二延伸部620彼此為不平行。在一實施例中，由上視圖來看，第一延伸部610及第二延伸部620的延伸方向垂直於第三延伸部630的延伸方向。在其他實施例中，若第一延伸部610及第二延伸部620彼此未平行，則第三延伸部630的延伸方 向係與第一延伸部610的延伸方向、第二延伸部620的延伸方向之二者之一垂直。當然，在又一實施例中，第三延伸部630的延伸方向不與第一延伸部610的延伸方向、第二延伸部620的延伸方向垂直。在其他實施例中，可依不同的需求，將第三延伸部630配置於最內圈導線層(例如，第一導線層710或第一導線層810)的側邊寬度的範圍中。再者，其他偶數匝的對稱電感元件具有類似於第5及7圖中電感元件的結構。

相較於習知的晶片內建電感元件，本發明實施例之第一導線層710及810與相鄰的第二導線層720及820之間具有複數相同或不同的間距，其中至少一間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2。詳言之，以第5圖之第一繞線部700及第二繞線部800大體構成四邊形而言，僅有一側的間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2。以第7圖之第一繞線部700及第二繞線部800大體構成四邊形而言，有四側的間距D1大於第二導線層720及820與相鄰的第三導線層730及830之間的間距D2。因此，藉由增大間距可降低耦合係數，且可透過調整第一導線層710及810與相鄰的第二導線層720及820之間的間距，改變第一電感或第二電感的導線長度，進而能夠單方面調整第一電感值或第二電感值，因此能夠增加電路設計的彈性並同時降低調整電路參數的難度，以易於得到所需的電路特性。

另外，所屬技術領域中具有通常知識者可輕易了解到本發明上述實施例可運用於其他四匝以上的對稱電感元件中，且具有相同的優點。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

10‧‧‧虛線

203‧‧‧導電層

210‧‧‧第一導線層

211、221、331、341、431、441‧‧‧第一端

332、342、432、442‧‧‧第二端

220‧‧‧第二導線層

300‧‧‧第一繞線部

330、430‧‧‧第三導線層

340、440‧‧‧第四導線層

400‧‧‧第二繞線部

510‧‧‧第一對連接層

520‧‧‧第二對連接層

511、521‧‧‧上跨接層

512、522‧‧‧下跨接層

610‧‧‧第一延伸部

620‧‧‧第二延伸部

630‧‧‧第三延伸部

635‧‧‧靜電防護元件

A‧‧‧中心區域

R1‧‧‧調整範圍

Claims (19)

1. 一種半導體裝置，包括：一第一絕緣層及一第二絕緣層，依序設置於一基底上，其中該基底具有一中心區域；一第一導線層及一第二導線層，設置於該第一絕緣層內並圍繞該中心區域，且分別具有一第一端及一第二端，其中該第一導線層及該第二導線層的該等第二端互相耦接；一第三延伸部，設置於該第一絕緣層內，連接至該第一導線層或該第二導線層；一第一繞線部及一第二繞線部，設置於該第二絕緣層內並圍繞該中心區域，且分別包括由內向外排列的一第三導線層及一第四導線層，該等第三導線層及該等第四導線層分別具有一第一端及一第二端；以及一耦接部，設置於該第一繞線部及該第二繞線部之間的該第一絕緣層及該第二絕緣層內，包括：一第一對連接層，將該等第三導線層的該等第一端交錯連接於該第一導線層及該第二導線層的該等第一端；以及一第二對連接層，交錯連接該等第三導線層及該等第四導線層的該等第二端；其中該第一導線層及該第二導線層與該等第三導線層至少部分重疊。
2. 如申請專利範圍第1項所述之半導體裝置，其中該第一導線層及該第二導線層沿著該第三導線層或該第四導線層延伸而使該第一導線層及該第二導線層的該等第二端互相耦接 並與該第三導線層或該第四導線層至少部分重疊。
3. 如申請專利範圍第1項所述之半導體裝置，其中該第一對連接層及該第二對連接層包括分別設置於該第一絕緣層及該第二絕緣層內的兩個跨接層。
4. 如申請專利範圍第1項所述之半導體裝置，其中該第三延伸部連接至一靜電放電防護裝置。
5. 如申請專利範圍第1項所述之半導體裝置，更包括一第一延伸部及一第二延伸部，設置於該第二絕緣層內，對應連接至該等第四導線層的該等第一端且彼此平行，其中該第一延伸部及該第二延伸部的延伸方向垂直於該第三延伸部的延伸方向。
6. 如申請專利範圍第1項所述之半導體裝置，其中該第一繞線部及該第二繞線部分別更包括一第五導線層，位於該第四導線層的外側且具有一第一端及一第二端，且其中該耦接部更包括一第三對連接層，交錯連接該等第四導線層及該等第五導線層的該等第一端。
7. 如申請專利範圍第6項所述之半導體裝置，其中該第一導線層及該第二導線層沿著該第三導線層、該第四導線層或該第五導線層延伸而使該第一導線層及該第二導線層的該等第二端互相耦接並與該第三導線層、該第四導線層或該第五導線層至少部分重疊。
8. 如申請專利範圍第6項所述之半導體裝置，更包括一第一延伸部、一第二延伸部及一第三延伸部，該第一延伸部及該第二延伸部設置於該第二絕緣層內，對應連接至該等第五導線 層的該等第二端且彼此平行，該第三延伸部設置於該第一絕緣層內，連接至該第一導線層或該第二導線層，其中該第一延伸部及該第二延伸部的延伸方向垂直於該第三延伸部的延伸方向。
9. 如申請專利範圍第6項所述之半導體裝置，其中該第一繞線部及該第二繞線部分別更包括一第六導線層，位於該第五導線層的外側且具有一第一端及一第二端，且其中該耦接部更包括一第四對連接層，交錯連接該等第五導線層及該等第六導線層的該等第二端。
10. 如申請專利範圍第9項所述之半導體裝置，其中該第一導線層及該第二導線層沿著該第三導線層、該第四導線層、該第五導線層或該第六導線層延伸而使該第一導線層及該第二導線層的該等第二端互相耦接並與該第三導線層、該第四導線層、該第五導線層或該第六導線層至少部分重疊。
11. 如申請專利範圍第9項所述之半導體裝置，更包括一第一延伸部、一第二延伸部及一第三延伸部，該第一延伸部及該第二延伸部設置於該第二絕緣層內，對應連接至該等第六導線層的該等第一端且彼此平行，該第三延伸部設置於該第一絕緣層內，連接至該第一導線層或該第二導線層，其中該第一延伸部及該第二延伸部的延伸方向垂直於該第三延伸部的延伸方向。
12. 如申請專利範圍第1項所述之半導體裝置，更包括一多層內連線結構，位於該第一絕緣層與該基底之間，且透過至少兩個導電插塞連接至該第一導線層及該第二導線層。
13. 一種半導體裝置，包括：一第一絕緣層及一第二絕緣層，依序設置於一基底上，其中該基底具有一中心區域；一第一繞線部及一第二繞線部，設置於該第二絕緣層內並圍繞該中心區域，且分別包括由內向外排列的一第一導線層、一第二導線層及一第三導線層，且該等第一導線層、該等第二導線層及該等第三導線層分別具有一第一端及一第二端，其中該等第一導線層的該等第一端互相耦接；以及一耦接部，設置於該第一繞線部及該第二繞線部之間的該第一絕緣層及該第二絕緣層內，且該耦接部包括：一第一對連接層，交錯連接該等第一導線層及該等第二導線層的該等第二端；以及一第二對連接層，交錯連接該等第二導線層及該等第三導線層的該等第一端；其中該第一導線層與相鄰的該等第二導線層之間具有複數相同或不同的間距，且其中至少一間距大於該等第二導線層與相鄰的該等第三導線層之間的間距。
14. 如申請專利範圍第13項所述之半導體裝置，更包括一第三延伸部，設置於該第一絕緣層內，連接至該第一導線層或該第二導線層。
15. 如申請專利範圍第14項所述之半導體裝置，其中該第三延伸部連接至一靜電放電防護裝置。
16. 如申請專利範圍第14項所述之半導體裝置，更包括一第一 延伸部及一第二延伸部，設置於該第二絕緣層內，對應連接至該等第三導線層的該等第二端且彼此平行，其中該第一延伸部及該第二延伸部的延伸方向垂直於該第三延伸部的延伸方向。
17. 如申請專利範圍第13項所述之半導體裝置，其中該第一繞線部及該第二繞線部分別更包括一第四導線層，位於該第三導線層的外側且分別具有一第一端及一第二端，且其中該耦接部更包括一第三對連接層，交錯連接該等第三導線層及該等第四導線層的該等第二端。
18. 如申請專利範圍第17項所述之半導體裝置，更包括一第一延伸部、一第二延伸部及一第三延伸部，該第一延伸部及該第二延伸部設置於該第二絕緣層內，對應連接至該等第四導線層的該等第一端且彼此平行，該第三延伸部設置於該第一絕緣層內，連接至該第一導線層或該第二導線層，其中該第一延伸部及該第二延伸部的延伸方向垂直於該第三延伸部的延伸方向。
19. 如申請專利範圍第13項所述之半導體裝置，其中該第一對連接層及該第二對連接層包括分別設置於該第一絕緣層及該第二絕緣層內的兩個跨接層。