TWI514537B - 積體電路裝置及其製造方法 - Google Patents

積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI514537B
TWI514537B TW102135926A TW102135926A TWI514537B TW I514537 B TWI514537 B TW I514537B TW 102135926 A TW102135926 A TW 102135926A TW 102135926 A TW102135926 A TW 102135926A TW I514537 B TWI514537 B TW I514537B
Authority
TW
Taiwan
Prior art keywords
conductive
contact regions
conductive contact
integrated circuit
circuit device
Prior art date
Application number
TW102135926A
Other languages
English (en)
Other versions
TW201415598A (zh
Inventor
Shih Hung Chen
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW102135926A priority Critical patent/TWI514537B/zh
Publication of TW201415598A publication Critical patent/TW201415598A/zh
Application granted granted Critical
Publication of TWI514537B publication Critical patent/TWI514537B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

積體電路裝置及其製造方法
本發明係關於一種積體電路裝置及其製造方法，特別是關於一種可避免鄰近之導電層短路的連接器存取區域設計及其製造方法。
積體電路之尺寸持續變得更小，以便配合一既定面積中之更多電路。多層積體電路已經使在一組平行導電層中之導電層之寬度，以及分離導電層之介電層之寬度縮小。然而，關於層間連接器(包括接觸個別的導電層之插塞及通道)之側向尺寸或直徑常常是足夠大的，俾能使單一層間連接器接觸兩個鄰近的導電層之可能性已經變成一項問題。雖然已因應於此關鍵所在來設計各種機構，但是沒有一種對於所有情況而言都是理想的。舉例而言，請參見下述共同審理中的美國專利申請案號：13/049,303，其申請日為2011年3月16日，名稱為「供具有堆疊接觸層之IC裝置用之減少的遮罩數目」；及13/114,931，申請日為2011年5月24日，名稱為「多層連接構造及其製造方法」。
關於於下所討論之各種例子，如果一個與一導電層之一特定接觸區域接觸之層間連接器之尺寸及/或位置被設計成使其伏在一鄰近導電層之一部分上面，則不存在有傷害，因為那部分之鄰近導電層並不會導電。
一種積體電路裝置，包括一組平行導體及層間連接器。此組平行導體朝一第一方向延伸。導體包括一組位於不同導體上之導電接觸區域。接觸區域定義一接觸平面，並使導體延伸在接觸平面下方。一組接觸區域定義一條與第一方向夾出一斜角的線。層間連接器係與接觸區域電性接觸，並延伸在接觸平面上方。至少某些層間連接器伏在鄰接於接觸區域之導電體上面，但與鄰接於接觸區域之導電體電性地隔離，層間連接器係與這些接觸區域電性接觸。
另一種積體電路裝置，包括多個導電層、多個介電層以及蝕刻停止層。多個導電層彼此互相平行且朝第一方向延伸。多個介電層係與多個導電層平行且交錯排列。第一蝕刻停止層位於介電層及導電層之上，且不與導電層接觸。
在積體電路裝置之某些例子中，此組平行導體包括一組導電層，而接觸平面大致垂直於導電層。在某些例子中，導電層具有大致與接觸平面對準之上部邊緣，且一電性絕緣材料覆蓋除了接觸區域以外之該些上部邊緣。在某些例子中，導電層具有階梯狀的上部邊緣，階梯狀的上部邊緣包括接觸區域及在接觸 平面下方之隔開的凹槽區域，而電性絕緣材料覆蓋凹槽區域。在某些例子中，斜角小於45°，且可以是5°至27°。在某些例子中，接觸區域沿著第一方向比沿著一垂直於第一方向及平行於接觸平面之橫向來得長。
一種與一積體電路裝置一起使用之方法係用以於建構與導體電性接觸之層間連接器，積體電路裝置包括一連接器存取區域，而連接器存取區域包括朝一第一方向延伸之一組平行導體。導電接觸區域係形成於不同的導體上，接觸區域定義一接觸平面，導體延伸在接觸平面下方。此形成步驟包括：沿著一條與第一方向夾出一斜角之線來為此組接觸區域定方位。層間連接器係被建構成與接觸區域電性接觸，層間連接器延伸在接觸平面上方。至少某些層間連接器伏在鄰接於接觸區域之導電體上面，層間連接器係與這些接觸區域電性接觸；然而，這種覆蓋之層間連接器係與鄰近的導電體電性地隔離。
一種積體電路裝置的製造方法，包括形成平行且朝第一方向延伸之多個導電層，各導電層上具有絕緣層與蝕刻停止層。形成多個介電層於多個導電層之間，介電層係與導電層交錯排列。形成第一蝕刻停止層於介電層及導電層之上，且不與導電層接觸。
在某些例子中，此形成步驟包括沿著此線遮蔽積體電路裝置之一部分，並蝕刻未被遮蔽之導體之那些部分。在某些例子中，此形成步驟包括沿著此線遮蔽積體電路裝置之一部分， 並氧化未被遮蔽之導體之那些部分。在某些例子中，此形成步驟包括沿著一條與第一方向夾出小於45°之斜角之線來為此組接觸區域定方位，而於其他例子中，此形成步驟包括沿著一條與第一方向夾出5°至27°之斜角之線來為此組接觸區域定方位。在某些例子中，此形成步驟係被實現以建構接觸區域，其沿著第一方向比沿著一垂直於第一方向及平行於接觸平面之橫向來得長。
在其他例子中，此形成步驟更包括：沈積一第一介電層於積體電路裝置上方以覆蓋接觸平面；沈積一第二介電層於第一介電層上；建立一第一組渠溝，其完全地通過第二介電層及部分地通過第一介電層，俾能使第一組渠溝具有在接觸平面上方之隔開的底部，第一組渠溝沿著一橫貫於第一方向之第二方向被定方位；以及以與第一組渠溝相交並露出該些接觸區域的方式，沿著此線建立一第二中斷渠溝於第一介電層中，而沒有通過第二介電層。第二介電層沈積步驟可能使用一種建立硬性遮罩作為第二介電層之材料被實現。
藉由檢閱以下圖式、詳細說明及申請專利範圍，可以理解本發明之其他實施樣態及優點。
10‧‧‧連接器存取區域
11‧‧‧積體電路(IC)裝置
12‧‧‧導電層
13‧‧‧基板
14‧‧‧介電層
16‧‧‧上表面
18‧‧‧層間連接器/層間導體
20‧‧‧寬度
22‧‧‧寬度
24‧‧‧組
26‧‧‧接觸區域
28‧‧‧線、第二方向
30‧‧‧接觸平面
32‧‧‧上表面
34‧‧‧第一方向/第一維度
36‧‧‧角度/銳角/斜角
38、38A‧‧‧遮罩
39‧‧‧介電遮罩
40‧‧‧渠溝
42‧‧‧延伸部
43‧‧‧蝕刻停止材料、第一蝕刻停止層
43’‧‧‧第二蝕刻停止層
44‧‧‧介電層
45‧‧‧光阻遮罩(已修正)
46‧‧‧介電遮罩材料
50‧‧‧上部/部分
52‧‧‧鼓起部
53‧‧‧蝕刻阻絕層
54‧‧‧介電層
55‧‧‧遮罩
56‧‧‧條
58‧‧‧隔離層
60‧‧‧介電層
62‧‧‧硬性遮罩層
64‧‧‧光阻層
66‧‧‧第一間隙
68‧‧‧第一渠溝
70‧‧‧光阻層
72‧‧‧第二間隙
74‧‧‧中斷渠溝
76‧‧‧開口部
78‧‧‧上端
80‧‧‧寬度
82‧‧‧寬度
84‧‧‧寬度
86‧‧‧導電材料
87‧‧‧光罩
第1圖係為顯示層間連接器如何由於層間連接器之側向尺寸或誤置或兩者而可能電連接至鄰近的導電層之習知技術積體電 路(IC)裝置之一部分之簡化三維圖。
第2圖係為類似於第1圖之視圖，其顯示提供一條線之導電接觸區域之概念，此條線之接觸區域定義一接觸平面，於接觸平面之其餘導電層不具有導電性。
第3圖顯示第2圖之構造，其中一連串的層間連接器係從接觸區域延伸並大致垂直於接觸平面被定方位。
第4圖顯示第2圖之構造，其中層間連接器係被配置以接觸接觸區域並大致平行於接觸平面延伸。
第5-8A圖顯示用以建立與導電層接觸之層間連接器之第一方法。
第5圖顯示具有光阻遮罩之IC裝置之連接器存取區域，光阻遮罩沿著一條與導電層之方向夾出一銳角而被定方位之線而形成於連接器存取區域之上表面上。
第5A圖係為沿著第5圖之線5A-5A之簡化剖面圖，其顯示遮罩如何於那個位置沿著遮罩伏在單一層間連接器上面。
第6圖顯示在蝕刻未被遮罩覆蓋之導電層之部分以建立渠溝之後的第5A圖之構造。
第6A圖係為在移除遮罩之後的第6圖之構造之三維視圖，其顯示在渠溝之內的導電層之延伸部。
第7圖顯示在一種填滿渠溝並覆蓋被蝕刻構造之上表面之蝕刻停止材料之沈積之後的第6A圖之構造。
第7A-8A圖顯示應用至第7圖之構造以建立第8及8A圖之構造之額外沈積、圖案化及蝕刻步驟，其中層間連接器經由導電層之延伸部電連接至選擇的導電層。
第9A-11圖顯示第5-8A圖之例子之替代方案。
第9A-9V圖顯示一順序之步驟，其中第5圖之光阻遮罩材料係被一介電遮罩材料置換，伴隨著氧化所產生之構造。因此露出的導電層之上部氧化並變成導電的，從而有效地降低它們的高度，如第9L圖所示。然後，形成與導電層之延伸部接觸之層間導體。
第10A-11圖顯示由第9A-9V圖之步驟所產生的構造。
第12-22圖顯示用以建立與導電層接觸之層間連接器之另一種方法。
第12圖顯示在沈積一個包括一下介電層及一上硬性遮罩層之隔離層之後，第5圖之IC裝置之連接器存取區域，但沒有光阻圖案化的遮罩。
第13圖係為在建立一圖案化的光阻層於硬性遮罩層上之後之第12圖之構造之俯視平面圖，其中硬性遮罩層定義一連串垂直於導電層之方向被定方位之第一間隙。
第13A圖係為在蝕刻第13圖之構造以於圖案化的光阻層中之於第一間隙建構渠溝之後之沿著第13圖之線13A-13A之剖面圖，這些渠溝經由硬性遮罩層及經由介電層分開。
第13B圖係為沿著第13圖之線13B-13B之剖面圖。
第14圖係為在移除圖案化的光阻層之後的第13A及13B圖之構造之三維視圖。
第15及15A圖係為第14圖之構造之三維及俯視平面圖，其顯示位於定義一第二間隙之硬性遮罩層上之一第二圖案化的光阻層。如於第5圖所示，第二間隙係被定方位成與導電層之方向 夾出一銳角，從而越過一些第一間隙。
第15B及15C圖係為沿著第15A圖之線15B-15B及15C-15C之剖面圖。
第16A及16B圖係為在蝕刻由第二間隙(由第二圖案化的光阻層所定義)露出之介電材料之後，沿著第16圖之線16A-16A及16B-16B之剖面圖，藉以暴露出導電層之上端之部分。
第17及17A圖係為顯示位於一導電層之上端之一接觸區域之一例子之形狀的放大局部俯視平面圖。
第18、18A及18B圖係為在移除第二圖案化的光阻層且使一導電材料沈積至此構造上之後的一俯視平面圖及兩個剖面圖，剖面圖是沿著線18A-18A及18B-18B剖出。
第19A及19B圖顯示在移除導電材料向下至硬性遮罩層以後之第18A及18B圖之構造。
第20圖顯示在一種可選擇的化學機械拋光步驟以移除硬性遮罩層之後的第19A圖之構造。
第21圖係為第20圖之構造之三維視圖，但是圍繞導電層之延伸部及分離層間連接器之層間介電材料係被移開以顯示細節。
第22圖顯示第21圖之構造，但是移開層間導體以顯示導電層之延伸部之位置及方位。
第23圖繪示依據本發明實施例之另一種積體電路裝置之連接器存取區域；第23A圖繪示第23圖的接觸平面；第23B圖繪示另一種接觸平面的實施例。
第24圖至第30C圖繪示第23A圖之連接器存取區域的一種製造方法實施例。
第31圖繪示以光罩圖案化接觸平面之接觸區域的示意圖。
以下說明一般將參考特定構造實施例及方法。吾人應理解到，沒有意圖將本發明限制於詳細揭露的實施例及方法，但本發明可能藉由使用其他特徵、元件、方法以及實施例而實行。較佳實施例係用以說明本發明，而非限制其由申請專利範圍所定義之範疇。熟習本項技藝者將意識到針對以下之說明之各種等效變化。各種實施例中之相同的元件通常參考表示具有相同的參考數字。
第1圖係為普遍習知之積體電路(IC)裝置11之一連接器存取區域10之簡化三維圖，其包括一基板13及一組被基板上之介電層14隔開之平行導電層12。導電層12與介電層14延伸至IC裝置11之連接器存取區域10之一上表面16。又顯示的是於上表面16接觸導電層12之層間連接器18。雖然導電層12之寬度20與介電層14之寬度22已持續為了更大的密度被縮小，但為了各種理由，層間連接器之側向尺寸(包括通道(via)及插塞(plug))尚未被縮小至相同程度。因為相較於導電層12之寬度20與介電層14之寬度22而言，層間連接器18之側向尺寸相當大，或由於層間連接器18之誤置，以及有時為了兩個理由，層間連接器18可能不當地電連接至鄰近的導電層12。以下所討論之各種例子處理這個問題。
第2至4圖係為顯示本發明之基本概念之例子。
第2圖係為類似於第1圖之視圖，其顯示在沿著一線28延伸之不同導電層12上提供一組24之導電接觸區域26之概念。導電層12於連接器存取區域10之上表面16具有上表面32。此組24之接觸區域26定義沿著上表面16之一接觸平面30。接觸平面30係被定方位成大致垂直於導電層12。除了接觸區域26以外，其餘之位於接觸平面30之導電層12之上表面32係被製成不導電的。位於上表面32之導電層12朝一第一方向34延伸。線28橫向延伸至第一方向34，最好是以一斜角36延伸至第一維度34，最好是以小於45°之斜角，而更好是以在0.1°與45°之間的斜角，且甚至更好是以5°至27°之斜角36延伸至第一維度34。適當的角度36將大幅地受垂直於一第一方向34所測量之導電層12之節距以及平行於第一方向34所測量之層間導體18之節距的影響。供層間連接器18用之典型材料包括摻雜的Si、TiN、W、TaN、Ti、Ta以及其他。供介電層14用之典型材料包括SiO2 、SiN、HfOx 、AlO以及其他高k材料。供導電層12用之典型材料包括Cu、W、Al、大量摻雜的多晶矽以及其他。
藉由將接觸區域26的排列方向設計成與導電層延伸方向成一斜角，可減少導電層間短路發生的機率，實施例之積體電路裝置可應用在高密度導線的連接，尤其適用於搭配雙重圖案化(double patterning)所形成的導線，如字元線和位元線。
第3圖顯示具有電連接至接觸區域26且從接觸區域 26大致垂直地延伸以及大致垂直於接觸平面30延伸之一連串的層間連接器18之第2圖之構造。接觸區域26之限制尺寸與線28於角度36下之方向導致接觸區域26彼此側向地偏移。因此，如果與一特定接觸區域26接觸之一層間連接器18係按尺寸被製成及/或安置，以使其伏在一鄰近導電層12之上表面32之一部分上面，則全體平安無事，其乃因為除了接觸區域26以外，上表面32是不導電的。
第4圖顯示第2圖之構造，於其中層間連接器18係被配置以接觸接觸區域26並大致垂直於第一方向34及平行於接觸平面30延伸。再者，憑藉接觸區域26之限制尺寸、層間連接器18之限制寬度，以及角度36之選擇用以維持接觸區域彼此側向地偏移，每個層間連接器18只與期望數目之導電層12電性接觸，於此例子中為一個。
第5至8圖顯示用以建立與導電層12接觸之層間連接器18之第一方法。
第5圖顯示具有一光阻圖案化的遮罩38之IC裝置11之連接器存取區域10，光阻圖案化的遮罩38沿著一條與導電層12之上表面32之方向34夾出一銳角36而被定方位之線28而形成於連接器存取區域10之上表面16上。遮罩38伏在對應於第2至4圖之接觸區域26之導電層12之上表面32之部分上面。第5A圖係為沿著第5圖之線5A-5A之簡化(縮小規模)剖面圖，其顯示遮罩38如何於那個位置沿著遮罩伏在單一導電層12 上面。
第6圖顯示在蝕刻未被遮罩38覆蓋之導電層12之部分之後，但在移除遮罩之前的第5A圖之構造。未被遮罩38覆蓋之導電層12之那些部分之蝕刻導致這樣的部分被至於凹處在接觸平面30下方以建立渠溝40。第6A圖係為在移除遮罩38之後的第6圖之構造之三維視圖。可看到的是於與接觸平面30對準之上端，通過渠溝40並具有一大致平行四邊形的接觸區域26之導電層12之延伸部42。接觸區域26在第一方向34中具有比它們的寬度長之長度，它們的寬度係朝垂直於它們的長度之橫向被測量。接觸區域26將不會是真正的正多角形，但由於製造變化性及限制，譬如一般將具有圓角及並非完全直直的側邊。
第7圖(沿著第6A圖之線X-X)顯示在一蝕刻停止材料43(例如氮化矽SiN)之沈積，填滿渠溝40並覆蓋連接器存取區域10之上表面16之後的第6A圖之構造。第7A圖(沿著第6A圖之線X-X)以及第7B圖(沿著第6A圖之線Y-Y)顯示在一介電層44沈積在蝕刻停止材料43之頂端上以及一圖案化的光阻遮罩45沈積在介電層44之頂端上之後的第7圖之構造。接著，未被光阻遮罩45覆蓋之介電層44之部分係被蝕刻以建立第7C圖之構造，其類似第7A圖係沿著第6A圖之線X-X。其次，圖案化的光阻遮罩45係被移除，而例如Cu、W、Al、大量摻雜的多晶矽以及其他之導電體係接著被沈積在第7C圖之構造上，以填滿在未被介電層44覆蓋之空間中，接著化學機械處理以建立圖8所顯 示之層間導體18。圖8A係為對應於沿著第6A圖之線X-X之視圖之圖8之構造之一部分之剖面圖，其係通過一層間導體18。
第9A至11圖顯示第5-8A圖之例子之替代方案。
於此例子中，繼續以下製程。第9A及9B圖係為第5圖所顯示之構造之簡化的上平面及剖面圖，但不具有圖案化的遮罩38。第9B圖之剖面圖對應至沿著第5圖之線5A-5A之視圖，其係通過如第2圖所示之接觸區域26。第9C及9D圖係為在介電遮罩材料46(例如氮化矽)之沈積之後，對應於第9A及9B圖之視圖。然後，光阻圖案化的遮罩38係形成於介電遮罩材料46上，如第9E及9F圖之上平面及剖面圖所示。接著修整光阻圖案化的遮罩38以建立修整的光阻圖案化的遮罩38A，如第9G及9H圖之平面及剖面圖所示。然後，未被遮罩38A覆蓋之介電遮罩材料46係被蝕刻，且遮罩38A係被移除，藉以導致介電遮罩39之創造，如第9I及9J圖所示。接著使第9I及9J圖之構造氧化，其結果係顯示於第9K及9L圖中。氧化步驟導致露出的導電層12之上部50氧化並變成不導電的。如第9L圖所示，這種氧化有效地減少導電層12之高度，除了導電層12之延伸部42係被圖案化的介電遮罩39所覆蓋以外。氧化製程亦建立伏在導電層12之部分50上之氧化物材料之鼓起部52。
介電遮罩39係被移除，且露出表面係藉由使用化學機械拋光法而完成，用以建立第9M、9N及9P圖所顯示之構造。接著使一蝕刻阻絕層53(一般為氮化矽)沈積在第9M及9N圖之構 造上，然後使一介電層54(一般為SiO2)沈積在蝕刻阻絕層53上。這係顯示於第9Q及9R圖之平面及剖面圖中。第9S圖顯示形成於蝕刻阻絕層53上之一光阻圖案化的遮罩55之側向延伸條，其中介電層54之側向延伸條暴露出側向延伸間隙。第9T圖顯示沿著第9S圖之線9T-9T之剖面圖。在第9S圖之光阻圖案化的遮罩55之側向延伸段之間之露出的介電層54與下層的蝕刻阻絕層53接著被向下蝕刻到達導電層12之延伸部42，如第9U與9V圖所示。這導致介電材料之側向延伸之隔開的條56。如從第11圖顯而易見的，條56包括介電層54及蝕刻阻絕層53兩者之條。然後，第9U及9V圖之構造具有沈積在條56之間的區域中之導電材料，接著化學機械拋光法，用以建立在條56之間的層間連接器18。這是顯示於第10A、10B及11圖中。
第12-22圖顯示用以建立與導電層接觸之層間連接器之另一種方法。
第12圖顯示在創造一個在連接器存取區域10上面之隔離層58之後的第5圖之IC裝置11之連接器存取區域10。隔離層58包括在上表面16上面之一介電層60。一硬性遮罩層62係形成在介電層60上面。供硬性遮罩層62用之典型材料包括SiN、SiON、BN以及其他。
第13圖係為在建立在硬性遮罩層62上之圖案化的光阻層64之後的第12圖之構造之俯視平面圖。圖案化的光阻層64定義垂直於導電層12之方向(其係垂直於第一方向34)被定方 位之一連串的第一間隙66。
第13A圖係為在蝕刻第13圖之構造以於圖案化的光阻層64中之第一間隙66建立第一渠溝68之後，沿著第13圖之線13A-13A之剖面圖。第一渠溝68通過硬性遮罩層62並經由下層的介電層60分開。第13B圖係為沿著第13圖之線13B-13B之第13A圖之構造之剖面圖。第14圖係為在移除圖案化的光阻層64之後之第13A及13B圖之構造之三維視圖。
第15及15A圖係為第14圖之構造之三維視圖及縮小尺寸俯視平面圖，其顯示在硬性遮罩層62上之一第二圖案化的光阻層70。光阻層70具有一第二間隙72，其之位置及方向將定義線28之方向及位置。如在第5圖中所示，第二間隙係以與導電層12之方向34夾出一銳角36而被定方位，從而越過隔離層58中之一些第一渠溝68。第15B及15C圖係為沿著第15A圖之線15B-15B及15C-15C之剖面圖。
第16圖係為對應於第15A圖之俯視平面圖，而第16A及16B圖係為在蝕刻介電層60之介電材料之那些部分之後，對應於第15B及15C圖之剖面圖。然而，不像用以建立第一渠溝68之蝕刻步驟，因第二圖案化的光阻層70之第二間隙72而露出之硬性遮罩層62之那些部分並未在此步驟中被蝕刻。這樣做就會在介電層60中建立一第二中斷渠溝74。第二中斷渠溝74沿著導電層露出位於不同位置之導電層12之上端78之段，從而建立接觸區域26。第一渠溝68與第二中斷渠溝74之組合建構從硬性 遮罩層62延伸向下至接觸區域26之開口部76。
第17及17A圖係為顯示位於一導電層之上端之一接觸區域26之一例子之大致長方形形狀之放大視圖。接觸區域26主要由導電層12之寬度80與第一渠溝68之寬度82所定義。寬度82定義接觸區域26之長度，而寬度80定義接觸區域之寬度。此外，由寬度80、82所定義之基本長方形形狀，係被沿著線28延伸之第二中斷渠溝74之寬度84所修正。第17圖之接觸區域26之特定形狀取決於一些因素，包括角度36、寬度80、82以及第二間隙72之寬度。如上參考第6圖所述，接觸區域26一般將具有圓角及側邊，而由於製造變化性及限制，其並非完全直直的。
第18、18A及18B圖係為在移除第二圖案化的光阻層70且使一導電材料86(例如Cu、W、Al或大量摻雜的多晶矽)沈積至此構造上之後的俯視平面圖以及沿著線18A-18A及18B-18B之兩個剖面圖。這樣做就會導致導電材料86覆蓋硬性遮罩層62並填滿開口部76。依此方式，導電材料86係電連接至導電層12之接觸區域26。
第19A及19B圖係為類似於第18A及18B圖之視圖，並顯示在移除導電材料86向下至硬性遮罩層62以建構導電層12之延伸部42及電連接至延伸部42之層間連接器18以後的第18至18B圖之構造。這一般係由化學機械拋光法所達成。第20圖顯示在一可選擇的化學機械拋光法步驟以移除硬性遮罩層 62以後之第19A及19B圖之構造。
第21圖係為第20圖之構造之三維視圖，但是圍繞延伸部42且在層間連接器18之間的層間介電材料被移除以顯示細節。第22圖顯示第21圖之構造，再者不但層間介電材料被移除，而且移除層間連接器18以顯示沿著線28延伸之延伸部42。
第23圖繪示本發明之另一實施例之積體電路裝置的連接器存取區域。連接器存取區域10與第8圖所示之連接器存取區域類似，在基板13上具有平行交錯排列的導電層12與介電層14。多個層間連接器18設置於導電層12與介電層14的上方，並被隔離層58分開。導電層12透過延伸部42，在接觸區域26與層間連接器18電性連接。
第23A圖繪示第23圖之連接器存取區域的接觸平面，也就是連接器存取區域10忽略層間連接器後18的上視圖。第23A圖之接觸平面與第6A圖之接觸平面相似，其差異之處主要在於，第23A圖之接觸區域26/延伸部42頂端的形狀為矩形而非平行四邊形。矩形之接觸區域26/延伸部42的連線朝第二方向28延伸，第二方向28與導電層12的延伸方向(第一方向34)具有不為零的角度36。實際應用上，矩形的接觸區域26/延伸部42較容易設計光罩以及圖案化，但接觸區域26的形狀可為任意多邊形，並不加以限制。
此外，接觸區域26/延伸部42的連線可以不只一條。請參照第23B圖的接觸平面，其接觸區域26/延伸部42可構 成多條沿著第二方向28延伸的連線。藉由將接觸區域/延伸部42設計成矩形，且與導電層12的延伸方向(第一方向34)呈角度36，能夠在接觸區域26/延伸部42預定形成位置的附近保留較多空間，圖案化接觸區域26/延伸部42時便可在光罩上進行更精密的光學鄰近修正(optical proximity correction,OPC)，提高製程良率。
以下以第24圖至第30C圖示範說明第23A圖之連接器存取區域的一種製造方法。其中整數編號的圖式為結構之上視圖，編號為A的圖式為沿著A-A線(接觸區域之延伸方向)的剖面圖，編號為B的圖式為沿著B-B線(垂直導電層延伸方向)的剖面圖，編號為C的圖式為沿著C-C線(導電層延伸方向)的剖面圖。
請參照第24圖及24A圖，其中第24A圖為沿著第24圖A-A線(之後將形成接觸區域26的部份)位置的剖面圖。此步驟中，係利用二氧化矽SiO2 /氮化矽SiN作為硬性遮罩層62，形成間隔排列的多個導電層12。多個導電層12沿著第一方向34延伸，例如可作為記憶體的位元線(word line,WL)。
接著，如第25圖及25A圖所示，沉積介電材料(例如二氧化矽)於導電層12的間隙之中，並以化學機械研磨(chemical mechanical polishing,CMP)及回蝕(etch back)之類的方法，形成與導電層12交錯排列的多個介電層14。介電層14係與導電層12等高或高於導電層12，可選用介電常數k較低的材質。
接著，如第26圖及26A圖所示，沉積蝕刻停止材料(例如SiN)覆蓋介電層14與硬性遮罩層62，再以CMP或回蝕 之類的方式除去多餘的蝕刻停止材料，形成第一蝕刻停止層43，並移除硬性遮罩層62上的氮化矽。本例中，第一蝕刻停止層43係位於介電層14之上，以及兩個鄰近導電層12的間隙之上，且第一蝕刻停止層43不與導電層12接觸。各個第一蝕刻停止層43的兩側實質上對準介電層14的兩側，但本揭露並不限制於此，只要第一蝕刻停止層43的位置高於介電層14與導電層12即可。此結構將蝕刻停止層43的位置上移至超過導電層12，由於介電層14(例如二氧化矽SiO2 )較蝕刻停止層43(例如是氮化矽SiN)具有較低的介電常數k以及較高的位障高(barrier high)，此設計能夠降低鄰近導電層12間的電容C，進而使連接器存取區域的功耗(E=1/2*CV2 )、RC延遲(RC delay)與漏電流(leakage current)下降。
接著，請參照第27圖、27A圖及27B圖，其中第27B圖為沿著第27圖之B-B線位置的剖面圖。此步驟中依序形成介電層44與第二蝕刻停止層43’，覆蓋於第26圖之整個結構上。介電層44係以電性絕緣材料形成，材料可以與介電層14相同或不同；第二蝕刻停止層43’的材料可以與第一蝕刻停止層43相同或不同。然後，以一光阻遮罩(未繪示)用微影蝕刻方式蝕刻第二蝕刻停止層43’，定義接觸區域26之位置。接觸區域26之位置暴露出底下的介電層44。
再來，請參照第28圖、28A圖、28B圖及28C圖，其中第28C圖為沿著第28圖之C-C線位置的剖面圖。此步驟中於第二蝕刻停止層43’及介電層44上再沉積一層氧化物，作為隔 離層58。隔離層58可作為後續形成之多個層間連接器的分隔物。然後以光阻遮罩45形成多個垂直第一方向34(導電層12延伸方向)的第一間隙66，第一間隙66係對應接觸區域的位置。
接著，如第29圖、29A圖、29B圖及29C圖，沿著此些圖案化的第一間隙66蝕刻隔離層68。可選用對氮化矽及二氧化矽有選擇性的蝕刻液，也就是會蝕刻二氧化矽而不蝕刻氮化矽。如此一來，大部分的蝕刻會在到達第二蝕刻停止層43’時停止，形成如第29C圖的第一渠溝68。然而如第29A圖所示，由於接觸區域26位置的第二蝕刻停止層43’已經預先去除，蝕刻會繼續向下進行，形成開口部76，暴露導電層12。
再來，如第30圖、30A、30B及30C圖所示，於第一渠溝68及開口部76沉積導電材料，於開口部76處形成延伸部42，且於第一渠溝68處形成層間連接器18，最後去除光阻遮罩45，便完成如第23圖所示的內連線結構。多個導電層12僅在接觸區域26藉由延伸部42與層間連接器18電性連接，而接觸區域26以外的導電層12被介電層44保護而絕緣，且各導電層12的接觸區域26呈斜線排列(A-A線，第二方向28)。如此設計使接觸區域26的面積能夠縮小，且可防止鄰近之導電層因層間連接器造成的短路。
請參照第31圖，其繪示以光罩87圖案化接觸區域26的示意圖(第27圖所示步驟)。由於設備及製程精密度的限制，光罩87不一定能剛好對準導電層12，接觸區域26的寬度Y1 不 必與導電層12的寬度Y2 完全相同，可預留部份緩衝值，但也不能太大以免連接到鄰近導電層，造成短路。一實施例中，接觸區域的寬度Y1 係介於1-1.5倍的導電層寬度Y2 ，而接觸區域的長度X2 係介於2-20倍的導電層寬度Y2 。
值得注意的是，上述實施例雖以多層導電層的積體電路裝置為例，但實際應用並不限於多層導電層。這樣的連接器存取區域設計可以用於一般包括字元線/位元線的接觸區、內連接結構，或高密度的雙重圖案化(double pattern process)。
本實施例之連接器存取區域的接觸區域旁具有空間(第35圖)，圖案化前能夠在光罩上進行足夠的光學鄰近修正，使顯影出來的圖案更加精確。此外，藉由將連接器存取區域的導電層與層間連接器的電性連接點以延伸部限制在接觸區域，能避免鄰近導電層短路。更甚者，由於蝕刻停止層的位置超過導電層(第26A圖)，可降低導電層間的電容，連接器存取區域整體具有較低的功耗、RC延遲與漏電流。
雖然本發明係參考上述實施例及例子而揭露，但吾人應理解到這些例子係意圖被解釋成例示意義而非限制意義。吾人考慮到熟習本項技藝者將輕易思及修改及組合，修改及組合將在本發明之精神及以下申請專利範圍之範疇之內。
10‧‧‧連接器存取區域
12‧‧‧導電層
13‧‧‧基板
14‧‧‧介電層
16‧‧‧上表面
18‧‧‧層間連接器/層間導體
26‧‧‧接觸區域
28‧‧‧線
30‧‧‧接觸平面
32‧‧‧上表面
34‧‧‧第一方向/第一維度

Claims (19)

  1. 一種積體電路裝置，包括：一組相間隔之平行導體，朝一第一方向延伸；該些導體包括一組位於不同導體上的導電接觸區域，該些導電接觸區域定義一接觸平面，該些導體延伸在該接觸平面下方；該組導電接觸區域定義一條與該第一方向夾出一斜角的線；層間連接器，與該些導電接觸區域電性接觸，該些層間連接器延伸在該接觸平面上方；該些層間連接器之至少某些伏(overlying)在鄰接於該些導電接觸區域之該些導體上，但與鄰接於該些導電接觸區域之該些導體電性地隔離，其中該些層間連接器係透過該些導電接觸區域而分別與延伸於該導電接觸區域下方之該些導體電性連接。
  2. 如申請專利範圍第1項所述之積體電路裝置，其中該斜角小於45°。
  3. 如申請專利範圍第1項所述之積體電路裝置，其中該斜角係為5°至27°。
  4. 如申請專利範圍第1項所述之積體電路裝置，其中該些導電接觸區域為多邊形形狀。
  5. 一種與一積體電路裝置一起使用之方法，該積體電路裝置包括一連接器存取區域，而該連接器存取區域包括朝一第一方向延伸之一組相間隔之平行導體，該方法用以建立多個與該些導體電性接觸之層間連接器，該方法包括： 形成一組導電接觸區域於該些導體之不同導體上，該些導電接觸區域定義一接觸平面，該些導體延伸在該接觸平面下方；該形成步驟包括沿著一條與該第一方向夾出一斜角之線來為該組導電接觸區域定方位；建立多個與該些導電接觸區域電性接觸之層間連接器，該些層間連接器延伸在該接觸平面上方；該些層間連接器之至少某些伏在鄰接於該些導電接觸區域之多個導體上面，該些層間連接器係透過該些導電接觸區域而分別與延伸於該導電接觸區域下方之該些導體電性連接，然而，該些層間連接器之該至少某些與該些鄰近的導體亦電性地隔離。
  6. 如申請專利範圍第5項所述之方法，其中該形成步驟更包括：沿著該線遮蔽該連接器存取區域之一部分；及處理未被遮蔽之該些導體之那些部分，使該些部分形成隔離材料。
  7. 如申請專利範圍第5項所述之方法，其中該形成步驟包括沿著一條與該第一方向夾出一個小於45°之斜角的線來為該組導電接觸區域定方位。
  8. 如申請專利範圍第5項所述之方法，其中該形成步驟包括沿著一條與該第一方向夾出一個5°至27°之斜角的線來為該組導電接觸區域定方位。
  9. 如申請專利範圍第5項所述之方法，其中該形成步驟係被 實現以建構多個具有多邊形形狀之導電接觸區域。
  10. 一種積體電路裝置，包括：相間隔之導電層，該些導電層朝一第一方向延伸，其中該些導電層包括一組位於不同導電層上的導電接觸區域，且該組導電接觸區域定義一條與該第一方向夾出一斜角的線；相間隔之介電層，係與該些導電層平行且交錯排列；以及至少一第一蝕刻停止層，位於該些介電層及該些導電層之上，且不與該些導電層接觸。
  11. 如申請專利範圍第10項所述之積體電路裝置，更包括：複數個延伸部，位於該些導電層上且與該些導電層電性連接，各該延伸部之頂端為該導電接觸區域，且該些導電接觸區域之連線朝一第二方向延伸，該第二方向與該第一方向具有不為零的一夾角，其中該些導電接觸區域定義一接觸平面，該些導電層係於該接觸平面下方延伸；及複數個層間連接器，延伸在該接觸平面上方，該些層間連接器與該些導電接觸區域電性連接，並與鄰接於該些導電接觸區域之該些導電層電性絕緣。
  12. 如申請專利範圍第11項所述之積體電路裝置，更包括：一電性絕緣材料，覆蓋該些導電層與該些延伸部電性連接以外之部份。
  13. 如申請專利範圍第11項所述之積體電路裝置，其中該些導電接觸區域的形狀為多邊形。
  14. 如申請專利範圍第11項所述之積體電路裝置，其中各該導電層的寬度為Y，各該導電接觸區域的寬度係介於Y-1.5Y之間。
  15. 一種積體電路裝置的製造方法，包括：形成朝一第一方向延伸之複數個導電層，該些導電層係彼此間隔排列，其中該些導電層包括一組位於不同導電層上的導電接觸區域，且該組導電接觸區域定義一條與該第一方向夾出一斜角的線；形成複數個介電層於該些導電層之間，該些介電層係與該些導電層交錯排列；以及形成複數個第一蝕刻停止層於該些介電層及該些導電層之上，且不與該些導電層接觸。
  16. 如申請專利範圍第15項所述積體電路裝置的製造方法，更包括：形成複數個延伸部，該些延伸部位於該些導電層上且與該些導電層電性連接，各該延伸部之頂端為該導電接觸區域，且該些導電接觸區域之連線朝一第二方向延伸，該第二方向與該第一方向具有不為零的一夾角，其中該些導電接觸區域定義一接觸平面，該些導電層係於該接觸平面下方延伸；及形成複數個層間連接器，延伸在該接觸平面上方，該些層間連接器與該些導電接觸區域電性連接，並與鄰接於該些導電接觸區域之該些導電層電性絕緣。
  17. 如申請專利範圍第16項所述積體電路裝置的製造方法，其中該些導電接觸區域的形狀為多邊形。
  18. 如申請專利範圍第16項所述積體電路裝置的製造方法，其中各該導電層的間距為Y，各該導電接觸區域的寬度係介於Y-1.5Y之間。
  19. 如申請專利範圍第16項所述積體電路裝置的製造方法，其中各該導電接觸區域之長度係為各該導電接觸區域之寬度的2-20倍。
TW102135926A 2012-10-03 2013-10-03 積體電路裝置及其製造方法 TWI514537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102135926A TWI514537B (zh) 2012-10-03 2013-10-03 積體電路裝置及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101136435 2012-10-03
TW102135926A TWI514537B (zh) 2012-10-03 2013-10-03 積體電路裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201415598A TW201415598A (zh) 2014-04-16
TWI514537B true TWI514537B (zh) 2015-12-21

Family

ID=55182098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135926A TWI514537B (zh) 2012-10-03 2013-10-03 積體電路裝置及其製造方法

Country Status (1)

Country Link
TW (1) TWI514537B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802813A (en) * 2006-05-24 2008-01-01 Macronix Int Co Ltd Single-mask phase change memory element
TW200812093A (en) * 2006-08-29 2008-03-01 Macronix Int Co Ltd Memory and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802813A (en) * 2006-05-24 2008-01-01 Macronix Int Co Ltd Single-mask phase change memory element
TW200812093A (en) * 2006-08-29 2008-03-01 Macronix Int Co Ltd Memory and manufacturing method thereof

Also Published As

Publication number Publication date
TW201415598A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US10083858B2 (en) Interconnection lines having variable widths and partially self-aligned continuity cuts
KR102557400B1 (ko) 반도체 장치
US9852986B1 (en) Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US10002786B1 (en) Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US9812351B1 (en) Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
CN107492550B (zh) 存储器、其制造方法及半导体器件
US8569168B2 (en) Dual-metal self-aligned wires and vias
TWI567885B (zh) 半導體裝置
JP4901898B2 (ja) 半導体装置の製造方法
KR100833201B1 (ko) 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
US9418887B2 (en) Method of manufacturing semiconductor device
US20220384449A1 (en) Semiconductor memory device and method of fabricating the same
US9418939B2 (en) Contact structure for NAND based non-volatile memory device and a method of manufacture
US9997525B2 (en) Semiconductor devices and methods of fabricating the same
US20240008260A1 (en) Semiconductor devices having contact plugs
TW202147579A (zh) 三維記憶體元件中的階梯結構及其形成方法
KR101543430B1 (ko) 반도체 장치의 제조 방법
CN108630651B (zh) 具有浮岛的片上电容器
TWI514537B (zh) 積體電路裝置及其製造方法
KR20100090974A (ko) 반도체 소자의 형성 방법
CN110767627B (zh) 半导体装置及其制作工艺
US8692379B2 (en) Integrated circuit connector access region
JP2012222197A (ja) 半導体集積回路装置及びその製造方法
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법