TWI514126B - 完全平台電力控制 - Google Patents

完全平台電力控制 Download PDF

Info

Publication number
TWI514126B
TWI514126B TW102145852A TW102145852A TWI514126B TW I514126 B TWI514126 B TW I514126B TW 102145852 A TW102145852 A TW 102145852A TW 102145852 A TW102145852 A TW 102145852A TW I514126 B TWI514126 B TW I514126B
Authority
TW
Taiwan
Prior art keywords
power consumption
processor
power
platform
value
Prior art date
Application number
TW102145852A
Other languages
English (en)
Other versions
TW201447549A (zh
Inventor
Efraim Rotem
Ii Hermerding
Ruoying Ma
Jorge Rodriguez
Nir Rosenzweig
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201447549A publication Critical patent/TW201447549A/zh
Application granted granted Critical
Publication of TWI514126B publication Critical patent/TWI514126B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

完全平台電力控制
本發明通常相關於電子領域。更明確地說，本發明的實施例相關於完全平台電力控制。
隨著積體電路(IC)製造技術改善，製造商能將額外功能積集在單一矽基板上。然而，隨著此等功能數增加，單一IC晶片上的組件數也增加。額外組件增加額外訊號切換，並依次產生更多熱。額外的熱可能藉由，例如，熱膨脹損壞IC晶片。額外的熱也可能限制包括此種晶片之計算裝置的使用位置及/或使用應用。
例如，可攜式計算裝置可能僅依賴用於其操作的電池電力。因此，隨著將額外功能積集至可攜計算裝置中，降低電力消耗的需求變得日益重要，例如，以將電池電力維持延長的時間週期。當非可攜計算系統的IC組件使用更多電力並產生更多熱時，彼等也面對冷卻及電力消耗問題。
100、400、500‧‧‧計算系統
102、402、502、504‧‧‧處理器
104‧‧‧互連
106‧‧‧核心
108‧‧‧快取記憶體
110‧‧‧路由器
112、422、540、544‧‧‧匯流排
114、412、510、512、660‧‧‧記憶體
116‧‧‧L1快取記憶體
120‧‧‧平台電源
130‧‧‧電壓調節器(VR)
140‧‧‧電力控制邏輯
150‧‧‧感測器
200‧‧‧電力管理系統
202‧‧‧智慧型電力塊
204‧‧‧通訊鏈路
206、208‧‧‧電阻器
210、212‧‧‧ADC(類比至數位轉換器)
214‧‧‧嵌入式控制器
216‧‧‧CPU電源供應
218‧‧‧節點管理器
220‧‧‧處理器的其餘部分
222‧‧‧平台電源供應
224‧‧‧平台的其餘部分
226‧‧‧記憶體及/或BIOS
300‧‧‧方法
403‧‧‧電腦網路
404‧‧‧互連網路
406、520‧‧‧晶片組
408‧‧‧圖形及記憶體控制中心(GMCH)
410、642‧‧‧記憶體控制器
414、536‧‧‧圖形介面
416‧‧‧圖形加速器
418‧‧‧集線器介面
420‧‧‧輸入/輸出控制中心(ICH)
424‧‧‧周邊橋接器
426‧‧‧音訊裝置
428‧‧‧硬碟驅動器
430‧‧‧網路介面裝置
506、508‧‧‧區域記憶體控制器中心(MCH)
514、522、524‧‧‧點-對-點(PtP)介面
516、518、526、528、530、532、537、541‧‧‧PtP介面電路
534‧‧‧圖形電路
542‧‧‧匯流排橋接器
543、670‧‧‧I/O裝置
545‧‧‧鍵盤/滑鼠
546‧‧‧通訊裝置
548‧‧‧資料儲存裝置
549‧‧‧碼
602‧‧‧SOC
620‧‧‧中央處理單元(CPU)核心
630‧‧‧圖形處理單元(GPU)核心
640‧‧‧輸入/輸出(I/O)介面
茲參考該等隨附圖式以提供詳細描述。在該等圖式中，參考數字的最左側數位(等)指示該參考數字首次出現的圖式。在不同圖式中使用相同的參考數字指示相似或完全相同的項目。
圖1及4-6描繪計算系統之實施例的方塊圖，其可能用於實作本文討論的各種實施例。
圖2描繪根據部分實施例之計算系統組件的方塊圖。
圖3描繪根據部分實施例的流程圖。
 【發明內容及實施方式】
在以下的描述中，陳述許多具體細節以提供對各種實施例的徹底理解。然而，可能實踐本發明的各種實施例而不使用該等具體細節。在其他情況中，未詳細描述已為人所熟知的方法、程序、組件、以及電路，以不混淆本發明的特定實施例。另外，本發明之實施例的各種實施樣態可能使用各種機構實施，諸如，積體半導體電路(「硬體」)、組織成一或多個程式的電腦可讀指令(「軟體」)、或硬體及軟體的特定組合。針對此揭示發明的目的，對「邏輯」的參考應指硬體、軟體、或彼等之特定組合的任一者。
通常對計算效能及特別對加速效能的主要限制之一者係電力輸送網路。可能限制總電力消耗的電力輸送網路有不同的階層架構。目前，問題可能僅藉由控制CPU(中央 處理單元)電力並使用護帶將固定預算電力指定給平台的其餘部分而解決。此導致非優化設定，或若護帶不夠時關機的風險。此外，部分實作可能在不同時間區間控制CPU電力消耗，且電力讀取可能藉由各種方法完成，彼等的一者可係藉由CPU電壓調節器(VR)回報的讀取電力消耗。因此，此種實作不能完全解決平台等級的電力控制。
相反地，本文討論的部分實施例的目標係基於各種資訊的完全平台電力控制，例如，包括自平台組件得到的一或多個輸入/讀數、控制值(或參數)設定、及控制方針。此方法可能藉由，例如，使用平台電力的遠端感測而補充。例如，平台上的(例如，電流)感測器取樣電流消耗並將此資訊饋送至正受其取樣及控制的CPU VR。
在實施例中，容許對完全平台電力消耗的控制、允許較小電源供應單元(等)的使用、較少的設計護帶、及/或具有已降低系統關機風險的更強固系統。此可能在一方面對小尺寸裝置，諸如，平板電腦、電話、及超輕薄筆記型電腦，且在另一極端方面對伺服器特別重要。此外，此種技術可能容許桌上型電源供應單元的成本降低。
再者，可能將部分實施例應用在包括一或多個處理器的計算系統中(例如，具有一或多個處理器核心)，諸如，參考圖1-6所討論的系統。更明確地說，根據本發明的實施例，圖1描繪計算系統100的方塊圖。系統100可能包括一或多個處理器102-1至102-N(在本文中通常稱為「處理器102」)。處理器102可能經由互連或匯流排 104通訊。各處理器可能包括各種組件，為了清楚，僅參考處理器102-1討論彼等的一部分。因此，其餘處理器102-2至102-N各者可能包括與參考處理器102-1討論的組件相同或相似的組件。
在實施例中，處理器102-1可能包括一或多個處理器核心106-1至106-M(在本文中稱為「核心106」)、快取記憶體108、及/或路由器110。可能將處理器核心106實作在單一積體電路(IC)晶片上。再者，該晶片可能包括一或多個共享及/或私有快取記憶體(諸如，快取記憶體108)，匯流排或互連(諸如，匯流排或互連112)、圖形及/或記憶體控制器(諸如，參考圖4-6討論的該等控制器)、或其他組件。
在一實施例中，路由器110可能用於在處理器102-1及/或系統100的各種組件之間通訊。再者，處理器102-1可能包括一個以上的路由器110。此外，大量路由器110可能通訊以致能在處理器102-1的內側或外側的各種組件之間的資料路由。
快取記憶體108可能儲存由處理器102-1的一或多個組件，諸如，核心106，使用的資料(例如，包括指令)。例如，快取記憶體108可能針對處理器102之組件的較快速存取(例如，核心106的較快速存取)區域地快取儲存在記憶體114中的資料。如圖1所示，記憶體114可能經由互連104與處理器102通訊。在實施例中，(可能共享的)快取記憶體108可能係中級快取記憶體 (MLC)、末級快取記憶體(LLC)等。又，各核心106可能包括1級(L1)快取記憶體(116-1)(在本文中通常稱為「L1快取記憶體116」)或其他級的快取記憶體，諸如，2級(L2)快取記憶體。再者，處理器102-1的各種組件可能經由匯流排(例如，匯流排112)及/或記憶體控制器或集線器直接與快取記憶體108通訊。
系統100也可能包括平台電源120(例如，直流(DC)電源或交流(AC)電源)，以將電力提供至系統100的一或多個組件。在實施例中，平台電源120可能係諸如本文討論的PSU。在部分實施例中，電源120可能包括一或多個電池包及/或電源供應。電源120可能經由電壓調節器(VR)130耦接至系統100的組件。再者，即使圖1描繪一個電源120及一個電壓調節器130，可能使用額外的電源及/或電壓調節器。例如，處理器102的一或多者可能具有對應電壓調節器(等)及/或電源(等)。又，電壓調節器(等)130可能經由單一電源層(例如，供應電力至所有核心106)或多電源層(例如，每個電源層可能將電力供應至不同核心或核心群組)耦接至處理器102。
此外，在圖1將電源120及電壓調節器130描繪為分離組件的同時，可能將電源120及電壓調節器130合併至系統100的其他組件中。例如，可能將全部或部分的VR 130合併至電源120及/或處理器102中。
如圖1所示，處理器102可能更包括電力控制邏輯 140以控制電力至處理器102之組件(例如，核心106)的供應。邏輯140可能具有對本文討論之一或多個儲存裝置的存取(諸如，快取記憶體108、L1快取記憶體116、記憶體114、或系統100中的另一記憶體)，以儲存與邏輯140之操作有關的資訊，諸如，與如本文討論之系統100的各種組件通訊的資訊。如圖所示，可能將邏輯140耦接至VR 130及/或系統100的其他組件，諸如，核心106及/或電源120。
例如，可能耦接邏輯140以接收資訊(例如，以一或多個位元或訊號的形式)以指示一或多個感測器150的狀態。可能將感測器(等)150設置成鄰近於系統100的組件(等)(或本文討論的其他計算系統，諸如，參考包括圖4及5之其他圖式所討論的該等系統)，諸如，核心106、互連104或112、在處理器102外側的組件等，以感測影響系統/平台之電力/熱行為的各種因子的變化，諸如，溫度、操作頻率、操作電流、操作電壓、電力消耗、及/或核心間通訊活動等。
邏輯140可能依次下指令給VR 130、電源120、及/或系統100的個別組件(諸如，核心106)以修改彼等的操作。例如，邏輯140可能指示VR 130及/或電源120(或PSU)以調整彼等的輸出。在部分實施例中，邏輯140可能要求核心106修改彼等的操作頻率、操作電流、電力消耗等。即使將組件140及150顯示為包括在處理器102-1中，此等組件也可能設置在系統100內的他處。例 如，電力控制邏輯140可能設置在VR 130中、在電源120中、直接耦接至互連104、在處理器102的一或多者(或全部處理器)內等。此外，如圖1所示，電源120及/或電壓調節器130可能與電力控制邏輯140通訊並回報彼等的電力詳細說明。
圖2描繪根據實施例之電力管理系統200的方塊圖。電力讀數(例如，電力消耗值(例如，已輸送)、容量、及/或狀態)係經由通訊鏈路204從智慧型電力塊202，或分別感測串聯至該電力塊及/或串聯至總系統(電力塊及電池)的電阻器206及208提供(例如，數位地)。電力塊通常指能將AC(交流電)轉換為待由電腦使用之DC(直流電)的電源供應(諸如，圖1的電源供應120)。此外，智慧型電力塊通常指除了僅實施電力轉換以外能實施其他功能(諸如，本文討論的該等功能)的電源供應。
如圖2所示，ADC(類比至數位轉換器)210及212分別取樣電阻器206及208上的電壓。ADC可係專用的(諸如，ADC 212)、積集在嵌入控制器214中、積集在VR中(例如，圖1之在CPU電源供應216內的VR 130)、及/或積集在晶片210中。控制係藉由電力控制邏輯140(在本文中也稱為PMU(電力管理單元)或PCU(電力控制單元))、嵌入式控制器214、及/或節點管理器218(在實施例中，其可能容許更高階層的通訊)而完成。電力控制係藉由電力控制單元實施。
參考圖2，為了簡明，系統200將CPU/處理器102的 內容分割為控制邏輯140及處理器的其餘部分220。也包括平台電源供應222(例如，以供應電力至平台的其餘部分224(亦即，一或多個處理器102以外的部分))。如本文討論的，系統200也可能包括記憶體及/或BIOS 226。如圖2所示，在部分實施例中，也可能將電力量測(例如，從元件210及212)設置至邏輯140及/或嵌入式控制器214。
因此，在部分實施例中，可能使用下列一或多者：平台電力感測、經感測資訊至CPU的通訊、及/或電力控制相關參數(等)的動態設定。例如，將對平台之企圖成為最大電力消耗源的板上組件(等)，諸如，在PSU(電源供應單元，例如，圖1的電源120、及/或電源供應216及222之一或多者)中的組件，的平台電流感測(例如，經由一或多個感測器，諸如圖1的感測器(等)150)通訊至CPU複合體(例如，處理器102、晶片組(諸如，圖4的晶片組406及/或圖5的520(或其之一部分，諸如，PCH(平台控制中心)))、記憶體控制器(諸如，圖4的裝置410及/或圖5的506、508)、GFX(圖形邏輯、包括，例如，整合式圖形(例如，在與處理器相同的IC上)、圖4的裝置414及416、及/或圖5的534)、及/或記憶體(諸如，圖1的記憶體114))，可能用於控制電力消耗以符合總平台預算或目標。又，此種調整可能包括對完全平台預算有影響之參數設定的修改，例如，經由對BIOS(基本輸入/輸出系統)、智慧型PSU(例如，在電 源供應經由特定資料鏈路將其最大容量/輸出傳訊給系統的情形)、電力方針等的改變。
圖3描繪根據部分實施例之藉由平台控制總電力消耗的方法300之實施例的流程圖。在實施例中，可能使用參考圖1-2及4-6討論的各種組件(包括，例如，邏輯140)以實施參考圖3討論之操作的一或多者。
參考圖1-3，在操作302，接受完全平台電力限制(例如，設定/決定不同時間區間的最大電力消耗)。電力控制單元(諸如，參考圖2描述的該等單元)必需具有電力限制以控制電力消耗，以符合限制。根據各種實施例，該等限制可藉由下列一或多者設定：
1.基於具體平台實作，作為固定限制的BIOS。
2.經由特定資料鏈路之來自智慧型電力塊的通訊(或係用於桌上型電腦之電源供應的銀盒)。例如，該電力塊將其最大電流容量(等)報告給電力控制單元。
3.節點管理器及更高的階層結構。在伺服器電腦機架及資料中心中，有來自電力基礎架構的總電力輸送限制。例如，高階層可實施負載平衡及追蹤，並將電力預算通訊至機架或資料中心中的各平台。根據部分實施例，可使用嵌入式控制器以在用戶產品中設定限制。
4.電池可能用於協助電力輸送或輸送全部系統電力。智慧型電池回報彼等的充電度。也可使用電 池電力狀態及容量界定電力限制。
在實施例中，此等限制可在運行中改變。例如，拉出AC插頭並從AC改變至DC、資料中心狀態、使用者方針、能源之星、及調整需要等可導致對限制的改變。
在操作304，(例如，藉由感測器(等)150)(例如，連續地)讀取/偵測與一或多個平台組件之電力消耗有關的值，並傳訊至電力管理單元。在部分實施例中，控制係藉由連續地讀取電力消耗並傳訊至電力管理單元(該限制可係以A為單位的電流及/或以W為單位的功率)而提供。在實施例中有二限制傳訊：
1.指示出自牆壁插座之電源供應容量的電力塊/銀盒限制(例如，依據電流及/或瓦特)。
2.係用於部分先進行動平台電力輸送設計之經組合電池及電力塊電流(及/或瓦特)的總平台限制。
在部分實施例中，電流感測係藉由量測串列感測電阻器上的電壓降或使用半導體感測器，諸如，霍爾效應感測器、電流鏡FET(場效電晶體)等(諸如，如參考圖2討論的該等感測器)而完成。感測電力將包含電流及/或電壓感測。有數個用於感測及通訊上述值(電壓及電流)的選擇，包括，例如，下列一或多者：
1.經由充電器邏輯感測輸入電力塊電力消耗(例如，經由電池充電控制210)。
2.使用既存電壓調節器感測(諸如，參考圖1-2討 論的VR)。
3.使用至嵌入式控制器214的ADC輸入感測。
4.使用平台上的專用ADC晶片感測(諸如，圖2的邏輯212)。
此外，讀取該等(例如，數位)值可使用既存串列匯流排之一者完成，諸如，SVID(使用用於由Intel®公司提供之串列VID的通訊協定)、PECI(平台環境控制介面，例如，用於熱管理)、I2C(內部整合電路)等。在實施例中，將經偵測值與一或多個定限比較且經由，諸如，既存機構，諸如，PROCHOT(其稱為熱節流活動位元，例如，以決定處理器熱狀態)，或替代地經由新的專用狀態位元而僅傳訊單一狀態位元。
在操作306，例如，基於在操作304的經偵測/通訊電力消耗值，決定是否調整控制(例如，藉由PCU，諸如，參考圖1-2討論的該等PCU)。若不調整，方法300返回至操作304以維持如上文討論的連續偵測/通訊。然而，若需要修改，在操作308控制/管理電力消耗，例如，以配適參考操作302討論的電力限制。在實施例中，電力消耗在，例如，具有多個電力限制的多個時間區間上受控制。更明確地說，電腦系統通常具有多個電力限制且處理器可能以，例如，在特定「熱顯著時間」上量測的經評等電力消耗出貨。建造計算系統的OEM(原始設備製造商)必需針對整體平台的限制設計。此等電力限制依次在不同的時間區間上影響系統。在部分實施例中，在多個間 隔期間使用二電力限制(PL1及PL2)，將第一電力限制(在本文中稱為PL1)用於超過許多秒的熱顯著時間，並將數百微秒至數微秒的第二電力限制(在本文中稱為PL2)用於電限制。
圖4描繪根據本發明的實施例之計算系統400的方塊圖。計算系統400可能包括一或多個中央處理單元(等)(CPU)或處理器402-1至402-P(其在本文中可能稱為「處理器402」)。處理器402可能經由互連網路(或匯流排)404通訊。處理器402可能包括通用處理器、網路處理器(處理透過電腦網路403通訊的資料)、或其他種類的處理器(包括精簡指令集電腦(RISC)處理器或複雜指令集電腦((CISC))。此外，處理器402可能具有單或多核心設計。具有多核心設計的處理器402可能將不同類型的處理器核心積集在相同的積體電路(IC)晶粒上。也可能將具有多核心設計的處理器402實作為對稱或非對稱多處理器。在實施例中，處理器402的一或多者可能與圖1的處理器102相同或相似。在部分實施例中，處理器402的一或多者可能包括圖1之核心106、邏輯140、及感測器(等)150的一或多者。參考圖1-6討論的操作也可能藉由系統400的一或多個組件實施。例如，電壓調節器(例如，圖1的VR 130)可能在邏輯140的指導下調整供應至圖4之一或多個組件的電壓。
晶片組406也可能與互連網路404通訊。晶片組406可能包括圖形及記憶體控制中心(GMCH)408。GMCH 408可能包括與記憶體412通訊的記憶體控制器410。記憶體412可能儲存資料，包括由處理器402或包括在計算系統400中的任何其他裝置執行的指令序列。在本發明的一實施例中，記憶體412可能包括一或多個揮發性儲存(或記憶體)裝置，諸如，隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、或其他種類的儲存裝置。也可能使用非揮發性記憶體，諸如硬碟。額外裝置可能經由互連網路404通訊，諸如，多個CPU及/或多個系統記憶體。
GMCH 408也可能包括與圖形加速器416通訊的的圖形介面414。在本發明的一實施例中，圖形介面414可能經由加速圖形埠(APG)與圖形加速器416通訊。在本發明的實施例中，顯示器(諸如，平面顯示器、陰極射線管(CRT)、投影螢幕等)可能經由，例如，將儲存在儲存裝置，諸如，視訊記憶體或系統記憶體中之影像的數位表示轉換為由該顯示器解譯及顯示之顯示訊號的訊號轉換器與圖形介面414通訊。由該顯示裝置產生的顯示訊號在由該顯示器解譯並隨後顯示於其上之前可能通過各種控制裝置。
集線器介面418可能容許GMCH 408及輸入/輸出控制中心(ICH)420通訊。ICH 420可能將介面提供給與計算系統400通訊的I/O裝置。ICH 420可能經由周邊橋接器(或控制器)424與匯流排422通訊，諸如，週邊組件互連(PCI)橋接器、通用串列匯流排(USB)控制器、 或其他種類的周邊橋接器或控制器。橋接器424可能在處理器402及周邊設備之間提供資料路徑。可能使用其他類型的拓撲。多個匯流排也可能，例如，經由多個橋接器或控制器與ICH 420通訊。再者，在本發明的各種實施例中，與ICH 420通訊的其他周邊可能包括整合驅動電子(IDE)或小型電腦系統介面(SCSI)硬碟(等)、USB埠(等)、鍵盤、滑鼠、並列埠(等)、串列埠(等)、軟碟驅動器(等)、數位輸出支援(例如，數位視訊介面(DVI))、或其他裝置。
匯流排422可能與音訊裝置426、一或多個硬碟驅動器(等)428、及一或多個網路介面裝置(等)430(其與電腦網路403通訊)通訊。其他裝置可能經由匯流排422通訊。又，在本發明的部分實施例中，各種裝置(諸如，網路介面裝置430)可能與GMCH 408通訊。此外，可能將處理器402及GMCH 408組合，以形成單晶片。此外，在本發明的其他實施例中，可能將圖形加速器416包括在GMCH 408內。
此外，計算系統400可能包括揮發性及/或非揮發性記憶體(或儲存器)。例如，非揮發性記憶體可能包括下列一或多者：唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除PROM(EPROM)、電氣EPROM(EEPROM)、硬碟驅動器(例如，428)、軟碟、光碟ROM(CD-ROM)、數位多樣化光碟(DVD)、快閃記憶體、磁光碟、或能儲存電子資料(例如，包括指令)之其 他類型的非揮發性機器可讀媒體。在實施例中，系統400的組件可能以點-對-點(PtP)組態配置。例如，處理器、記憶體、及/或輸入/輸出裝置可能藉由許多點-對-點介面互連。
圖5描繪根據本發明的實施例之以點-對-點(PtP)組態配置的計算系統500。特別係圖5顯示處理器、記憶體、及輸入/輸出裝置藉由許多點-對-點介面互連的系統。參考圖1-4討論的操作可能藉由系統500的一或多個組件實施。例如，電壓調節器(例如，圖1的VR 130)可能調整供應至圖5之一或多個組件的電壓。
如圖5所描繪的，系統500可能包括數個處理器，為了清晰，僅顯示其中二個，處理器502及504。處理器502及504各者可能包括區域記憶體控制器中心(MCH)506及508以致能與記憶體510及512的通訊。記憶體510及/或512可能儲存各種資料，諸如，參考圖4之記憶體412討論的該等資料。又，處理器502及504可能包括圖1之核心106、邏輯140、及/或感測器(等)150之一或多者。
在實施例中，處理器502及504可能係參考圖4討論之處理器402之一者。處理器502及504可能分別經由使用PtP介面電路516及518的點-對-點(PtP)介面514交換資料。處理器502及504各者可能經由使用點對點介面電路526、528、530、及532的個別PtP介面522及524與晶片組520交換資料。晶片組520可能更經由高效能圖 形介面536，例如，使用PtP介面電路537與高效能圖形電路534交換資料。
在至少一實施例中，參考圖1-6討論的一或多個操作可能藉由系統500的處理器502或504及/或其他組件，諸如，經由匯流排540通訊的該等組件實施。然而，本發明的其他實施例可能存在於圖5之系統500內的其他電路、邏輯單元、或裝置中。此外，本發明的部分實施例可能散佈在描繪於圖5中的數個電路、邏輯單元、或裝置各處。
晶片組520可能使用PtP介面電路541與匯流排540通訊。匯流排540可能具有與其通訊的一或多個裝置，諸如，匯流排橋接器542及I/O裝置543。經由匯流排544，匯流排橋接器542可能與其他裝置通訊，諸如，鍵盤/滑鼠545、通訊裝置546(諸如，可能與電腦網路403通訊的數據機、網路介面裝置、或其他通訊裝置)、音訊I/O裝置、及/或資料儲存裝置548。資料儲存裝置548可能儲存藉由處理器502及/或504執行的碼549。
在部分實施例中，可將本文討論之組件的一或多者具現為系統單晶片(SOC)裝置。圖6描繪根據實施例之SOC封裝的方塊圖。如圖6描繪的，SOC 602包括一或多個中央處理單元(CPU)核心620、一或多個圖形處理單元(GPU)核心630、輸入/輸出(I/O)介面640、及記憶體控制器642。可能將SOC封裝602的各種組件耦接至諸如參考其他圖式於本文討論的互連或匯流排。SOC封裝 602也可能包括或多或少的組件，諸如，參考其他圖式於本文討論的該等組件。另外，SOC封裝620的各組件可能包括，例如，參考其他圖式於本文討論的一或多個其他組件。在一實施例中，將SOC封裝602(及其組件)設置在一或多個積體電路(IC)晶粒上，例如，可能將彼等封裝在單一半導體裝置中。
如圖6描繪的，經由記憶體控制器642將SOC封裝602耦接至記憶體660(其可能與參考其他圖式於本文討論的記憶體相似或相同)。在實施例中，可將記憶體660(或其一部分)積集在SOC封裝602上。
可能經由，例如，諸如參考其他圖式於本文討論的互連及/或匯流排將I/O介面640耦接至一或多個I/O裝置670。I/O裝置(等)670可能包括鍵盤、滑鼠、觸控板、顯示器、影像/視訊擷取裝置(諸如，照相機或攝錄影機/視訊錄影機)、觸控螢幕、或揚聲器等的一或多者。此外，在實施例中，SOC封裝602可能包括/整合邏輯140。或者，可能將邏輯140設置在SOC封裝602的外側(亦即，作為離散式邏輯)。
在本發明的各種實施例中，可能將參考圖1-6於本文討論的操作實作為硬體(例如，邏輯電路)、軟體、韌體、或彼等的組合，可能將彼等設置為電腦程式產品，例如，包括具有儲存於其上之用於程式化電腦以實施本文討論的處理之指令(或軟體程序)的實體機器可讀或電腦可讀媒體。機器可讀媒體可能包括儲存裝置，諸如，參考圖 1-6於本文討論的該等儲存裝置。
此外，此種電腦可讀媒體也可能作為電腦程式產品下載，其中該程式可能經由通訊鏈路(例如，匯流排、數據機、或網路連接)藉由以載波或其他傳播媒體提供的資料訊號從遠端電腦(例如，伺服器)轉移至請求電腦(例如，客戶端)。
在本說明書中所提及的「一實施例」或「實施例」意指可能將相關於該實施例描述的特定特性、結構、及/或特徵包括在至少一實作中。在本說明書之各種位置出現的片語「在一實施例中」可能或可能不全部指向相同的實施例。
在該描述及申請專利範圍中，也可能使用該等術語「耦合」及「連接」以及彼等之衍生術語。在本發明的部分實施例中，可能將「連接」用於指示二或多個元件彼此直接實體接觸或電性接觸。「耦合」可能意謂著二或多個元件直接實體接觸或電性接觸。然而，「耦合」也可能意謂著二或多個元件可能不彼此直接接觸，但仍可能彼此合作或互動。
因此，雖然已用語言具體描述本發明的實施例之結構特性及/或方法動作，待理解該已聲明主題內容可能並未受限於所描述之該等具體特性或動作。更確切地說，將該等具體特性及動作揭示為實作該已聲明主題內容的樣本形式。
100‧‧‧計算系統
102‧‧‧處理器
104‧‧‧互連
106‧‧‧核心
108‧‧‧快取記憶體
110‧‧‧路由器
112‧‧‧匯流排
114‧‧‧記憶體
116‧‧‧L1快取記憶體
120‧‧‧電源
130‧‧‧電壓調節器(VR)
140‧‧‧電力控制邏輯
150‧‧‧感測器

Claims (32)

  1. 一種設備，包含：邏輯，其之至少一部分係採用硬體形式，以基於完全平台電力消耗值導致對處理器的一或多個處理器核心及耦接至該處理器之一或多個組件的電力消耗的修改，其中該平台包含該處理器及該一或多個組件，其中該完全平台電力消耗值係基於來自類比至數位轉換器(ADC)的信號而待決定，其中該類比至數位轉換器係用以產生基於藉由該類比至數位轉換器的電力測量之該信號。
  2. 如申請專利範圍第1項的設備，其中該一或多個組件包含下列一或多者：晶片組、平台控制集線器、記憶體控制器、圖形邏輯、及記憶體。
  3. 如申請專利範圍第1項的設備，其中該邏輯包含下列一或多者：電力管理單元、電力控制單元、嵌入式控制器、及節點管理器。
  4. 如申請專利範圍第1項的設備，其中該完全平台電力消耗值係基於下列一或多者決定：第一值，對應於電源供應電力消耗；第二值，對應於經結合的電池及電源供應電力消耗；及第三值，對應於電池電力消耗。
  5. 如申請專利範圍第1項的設備，其中該完全平台電力消耗值係基於藉由下列一或多者設定的一或多個電力消耗值決定：基本輸入/輸出系統、與智慧型電力塊的通訊、及電池。
  6. 如申請專利範圍第5項的設備，其中該智慧型電力塊包含能傳送其最大輸出的電源供應。
  7. 如申請專利範圍第5項的設備，其中該電池包含能回報其充電度的智慧型電池。
  8. 如申請專利範圍第1項的設備，其中該完全平台電力消耗值係基於對應於該平台之該處理器及該一或多個組件的複數個電力消耗值決定。
  9. 如申請專利範圍第1項的設備，更包含一或多個感測器，以偵測下列一或多者中的變化：溫度、操作頻率、操作電壓、及電力消耗。
  10. 如申請專利範圍第1項的設備，其中下列一或多者在單一積體電路上：該邏輯、該處理器的該一或多個處理器核心、及記憶體。
  11. 一種方法，包含：基於完全平台電力消耗值導致對處理器的一或多個處理器核心及耦接至該處理器之一或多個組件的電力消耗的修改，其中該平台包含該處理器及該一或多個組件，其中該完全平台電力消耗值係基於來自類比至數位轉換器(ADC)的信號而待決定，其中該類比至數位轉換器係用以產生基於藉由該類比至數位轉換器的電力測量之該信號。
  12. 如申請專利範圍第11項的方法，更包含基於下列一或多者決定該完全平台電力消耗值：第一值，對應於 電源供應消耗；第二值，對應於經結合的電池及電源供應電力消耗；及第三值，對應於電池電力消耗。
  13. 如申請專利範圍第11項的方法，更包含基於藉由下列一或多者設定的一或多個電力消耗值決定該完全平台電力消耗值：基本輸入/輸出系統、與智慧型電力塊的通訊、及電池。
  14. 一種非暫態電腦可讀媒體，包含當在處理器上執行時，將該處理器配置成實施一或多個操作的一或多個指令，以：基於完全平台電力消耗值導致對處理器的一或多個處理器核心及耦接至該處理器之一或多個組件的電力消耗的修改，其中該平台包含該處理器及該一或多個組件，其中該完全平台電力消耗值係基於來自類比至數位轉換器(ADC)的信號而待決定，其中該類比至數位轉換器係用以產生基於藉由該類比至數位轉換器的電力測量之該信號。
  15. 如申請專利範圍第14項的非暫態電腦可讀媒體，更包含當在該處理器上執行時，將該處理器配置成實施一或多個操作的一或多個指令，以基於下列一或多者決定該完全平台電力消耗值：第一值，對應於電源供應消耗；第二值，對應於經結合的電池及電源供應電力消耗；及第三值，對應於電池電力消耗。
  16. 如申請專利範圍第14項的非暫態電腦可讀媒 體，更包含當在該處理器上執行時，將該處理器配置成實施一或多個操作的一或多個指令，以基於藉由下列一或多者設定的一或多個電力消耗值決定該完全平台電力消耗值：基本輸入/輸出系統、與智慧型電力塊的通訊、及電池。
  17. 如申請專利範圍第14項的非暫態電腦可讀媒體，更包含當在該處理器上執行時，將該處理器配置成實施一或多個操作的一或多個指令，以基於對應於該平台之該處理器及該一或多個組件的複數個電力消耗值決定該完全平台電力消耗值。
  18. 如申請專利範圍第14項的非暫態電腦可讀媒體，更包含當在該處理器上執行時，將該處理器配置成實施一或多個操作的一或多個指令，以導致一或多個感測器偵測下列一或多者中的變化：溫度、操作頻率、操作電壓、及電力消耗。
  19. 一種系統，包含：處理器，具有複數個處理器核心；記憶體，儲存對應於該系統的一或多個組件之電力消耗的資訊；邏輯，其之至少一部分係採用硬體形式，以基於完全平台電力消耗值導致對該處理器的該複數個處理器核心之至少一者及耦接至該處理器的一或多個組件之電力消耗的修改，該完全平台電力消耗值至少部分基於該儲存資訊決定， 其中該平台包含該處理器及該一或多個組件，其中該完全平台電力消耗值係基於來自類比至數位轉換器(ADC)的信號而待決定，其中該類比至數位轉換器係用以產生基於藉由該類比至數位轉換器的電力測量之該信號。
  20. 如申請專利範圍第19項的系統，其中該一或多個組件包含下列一或多者：晶片組、平台控制集線器、記憶體控制器、圖形邏輯、及該記憶體。
  21. 如申請專利範圍第19項的系統，其中該邏輯包含下列一或多者：電力管理單元、電力控制單元、嵌入式控制器、及節點管理器。
  22. 如申請專利範圍第19項的系統，其中該完全平台電力消耗值係基於對應於電源供應電力消耗的第一值決定。
  23. 如申請專利範圍第22項的系統，其中該完全平台電力消耗值係基於對應於經結合之電池及電源供應容量的第二值決定。
  24. 如申請專利範圍第19項的系統，其中該完全平台電力消耗值係基於藉由下列一或多者設定的一或多個電力消耗值決定：基本輸入/輸出系統、與智慧型電力塊的通訊、及電池。
  25. 如申請專利範圍第24項的系統，其中該智慧型電力塊包含能傳送其最大輸出的電源供應。
  26. 如申請專利範圍第24項的系統，其中該電池包 含能回報其充電度的智慧型電池。
  27. 如申請專利範圍第19項的系統，其中該完全平台電力消耗值係基於對應於該平台之該處理器及該一或多個組件的複數個電力消耗值決定。
  28. 如申請專利範圍第19項的系統，更包含一或多個感測器，以偵測下列一或多者中的變化：溫度、操作頻率、操作電壓、及電力消耗。
  29. 如申請專利範圍第19項的系統，更包含耦接至該記憶體的音訊裝置。
  30. 如申請專利範圍第19項的系統，其中下列一或多者在單一積體電路上：該邏輯、該處理器的該一或多個處理器核心、及記憶體。
  31. 如申請專利範圍第1項的設備，其中該完全平台電力消耗值係進一步基於藉由節點管理器所設定的電力消耗值而決定。
  32. 如申請專利範圍第1項的設備，其中該類比至數位轉換器係用以感測越過電阻器的電壓以進行該電力測量，其中該電阻器係待耦接在電源供應和電池或電力塊之間。
TW102145852A 2012-12-28 2013-12-12 完全平台電力控制 TWI514126B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/730,291 US9395774B2 (en) 2012-12-28 2012-12-28 Total platform power control

Publications (2)

Publication Number Publication Date
TW201447549A TW201447549A (zh) 2014-12-16
TWI514126B true TWI514126B (zh) 2015-12-21

Family

ID=51018728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145852A TWI514126B (zh) 2012-12-28 2013-12-12 完全平台電力控制

Country Status (6)

Country Link
US (1) US9395774B2 (zh)
JP (1) JP6437442B2 (zh)
KR (1) KR101698877B1 (zh)
CN (1) CN104798005A (zh)
TW (1) TWI514126B (zh)
WO (1) WO2014105140A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9395774B2 (en) 2012-12-28 2016-07-19 Intel Corporation Total platform power control
US10101786B2 (en) * 2014-12-22 2018-10-16 Intel Corporation Holistic global performance and power management
US9612613B2 (en) * 2015-06-26 2017-04-04 Intel Corporation Current sensor based closed loop control apparatus
US10719107B2 (en) * 2016-03-29 2020-07-21 Intel Corporation Method and apparatus to maintain node power budget for systems that share a power supply
US10739842B2 (en) 2017-04-01 2020-08-11 Intel Corporation Power management and protection
US20180329465A1 (en) * 2017-05-11 2018-11-15 Qualcomm Incorporated System and method for intelligent adjustment of an immersive multimedia workload in a portable computing device
US10459508B2 (en) 2017-05-31 2019-10-29 Konica Minolta Laboratory U.S.A., Inc. Low frequency power management bus
US11054877B2 (en) * 2017-08-07 2021-07-06 Intel Corporation Power management based on real time platform power sensing
US10790682B2 (en) 2018-03-30 2020-09-29 Intel Corporation Hybrid power boost charging with peak power protection
US10852811B2 (en) * 2018-07-31 2020-12-01 Nvidia Corporation Voltage/frequency scaling for overcurrent protection with on-chip ADC
US11307629B2 (en) * 2018-07-31 2022-04-19 Hewlett-Packard Development Company, L.P. Power limit alterations of component types
TWI679439B (zh) * 2018-10-01 2019-12-11 緯穎科技服務股份有限公司 電源管理系統及電源管理方法
US10994617B2 (en) * 2018-11-19 2021-05-04 Ford Global Technologies, Llc Distributed battery thermal runaway detection
CN111522425A (zh) * 2019-02-02 2020-08-11 华为技术有限公司 一种电子设备的功耗控制方法及电子设备
CN111475009B (zh) 2020-04-16 2022-03-22 苏州浪潮智能科技有限公司 一种服务器内gpu的降功耗电路及服务器
KR20220028443A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 주변장치 인터페이스를 포함하는 장치 및 그것의 동작 방법
US11755090B2 (en) * 2021-08-20 2023-09-12 Dell Products L.P. Real-time communication of power supply unit power loading status

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574321B2 (en) * 2005-10-11 2009-08-11 Exar Corporation Model predictive thermal management
US20100115304A1 (en) * 2008-10-31 2010-05-06 Lev Finkelstein Power management for multiple processor cores
US20100115293A1 (en) * 2008-10-31 2010-05-06 Efraim Rotem Deterministic management of dynamic thermal response of processors
US20110264938A1 (en) * 2011-06-30 2011-10-27 Henroid Andrew D Method and system for determining an energy-efficient operating point of a platform

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532935A (en) * 1991-10-02 1996-07-02 Kabushiki Kaisha Toshiba Electronic device capable of automatically controlling power assumption of components employed in accordance with operating time period by user
JPH09251334A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 消費電力制御方式
JPH10222256A (ja) * 1997-02-12 1998-08-21 Mitsubishi Electric Corp 電力制御装置および電力制御方法
US20020087904A1 (en) 2000-12-28 2002-07-04 Zhong-Ning (George) Cai Method and apparatus for thermal sensitivity based dynamic power control
JP2002222031A (ja) 2001-01-25 2002-08-09 Toshiba Corp 情報処理装置および同装置の消費電力制御方法
JP3692089B2 (ja) * 2002-04-02 2005-09-07 株式会社東芝 消費電力制御方法及び情報処理装置
US7363517B2 (en) * 2003-12-19 2008-04-22 Intel Corporation Methods and apparatus to manage system power and performance
US7180403B2 (en) * 2004-05-18 2007-02-20 Assa Abloy Identification Technology Group Ab RFID reader utilizing an analog to digital converter for data acquisition and power monitoring functions
US7549177B2 (en) 2005-03-28 2009-06-16 Intel Corporation Advanced thermal management using an average power controller over an adjustable time window
US7484108B2 (en) 2005-06-23 2009-01-27 Intel Corporation Enhancing power delivery with transient running average power limits
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP2008257578A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US20080307240A1 (en) 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
JP4410278B2 (ja) * 2007-10-04 2010-02-03 レノボ・シンガポール・プライベート・リミテッド 電子機器、電子機器の電力制御方法、およびコンピュータが実行するためのプログラム
JP5035800B2 (ja) * 2007-11-09 2012-09-26 ソニーモバイルコミュニケーションズ株式会社 携帯端末
US8160753B2 (en) 2008-07-31 2012-04-17 Microsemi Corp.—Analog Mixed Signal Group Ltd. Time integrated guard band
US9032223B2 (en) 2008-09-05 2015-05-12 Intel Corporation Techniques to manage operational parameters for a processor
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8443209B2 (en) 2009-07-24 2013-05-14 Advanced Micro Devices, Inc. Throttling computational units according to performance sensitivity
US8442786B2 (en) 2010-06-02 2013-05-14 Advanced Micro Devices, Inc. Flexible power reporting in a computing system
US8510582B2 (en) 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US9141166B2 (en) 2011-12-13 2015-09-22 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic control of energy consumption in power domains
US9348656B2 (en) 2011-12-19 2016-05-24 Advanced Micro Devices, Inc. Apparatus and method for managing power among a plurality of processors sharing a thermal platform
US9122464B2 (en) 2011-12-22 2015-09-01 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including energy efficient processor thermal throttling using deep power down mode
US20130173946A1 (en) 2011-12-29 2013-07-04 Efraim Rotem Controlling power consumption through multiple power limits over multiple time intervals
US9395774B2 (en) 2012-12-28 2016-07-19 Intel Corporation Total platform power control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574321B2 (en) * 2005-10-11 2009-08-11 Exar Corporation Model predictive thermal management
US20100115304A1 (en) * 2008-10-31 2010-05-06 Lev Finkelstein Power management for multiple processor cores
US20100115293A1 (en) * 2008-10-31 2010-05-06 Efraim Rotem Deterministic management of dynamic thermal response of processors
US20110264938A1 (en) * 2011-06-30 2011-10-27 Henroid Andrew D Method and system for determining an energy-efficient operating point of a platform

Also Published As

Publication number Publication date
US20140189376A1 (en) 2014-07-03
KR20150070315A (ko) 2015-06-24
TW201447549A (zh) 2014-12-16
KR101698877B1 (ko) 2017-01-23
US9395774B2 (en) 2016-07-19
WO2014105140A1 (en) 2014-07-03
JP2016504669A (ja) 2016-02-12
JP6437442B2 (ja) 2018-12-12
CN104798005A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
TWI514126B (zh) 完全平台電力控制
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
TWI468925B (zh) 處理器的動態熱反應的決定管理
EP2596413B1 (en) Managing current and power in a computing system
US9547027B2 (en) Dynamically measuring power consumption in a processor
US20220326755A1 (en) Processor core energy management
US20060192530A1 (en) Modifying power adapter output
TW201508462A (zh) 混合電源升壓技術之動態響應改善
CN104011626A (zh) 通过在运行时期间配置功率管理参数的用于高能效和节能的***、方法和装置
US11422601B2 (en) Methods and systems for advanced battery charge capacity forecasting
CN108509014A (zh) 计算设备和分配功率到每个计算设备中的多个核的方法
JP5608284B2 (ja) 集積回路の電力制限値を決定するシステム、方法、及び装置
TW201516592A (zh) 一般主機控制器延遲方法及設備
JP2016513322A (ja) アイドル状態の間の電源ユニットによる電力消費の制御
CN105745594B (zh) 用于电子设备的功率监视器
TWI662477B (zh) 以工作量可調性爲基礎的處理器效能狀態控制之技術
US10819122B2 (en) Systems and methods to use cell balancing resistor(s) of battery pack to reduce charge level of battery cells
CN104160359A (zh) 基于优先级的智能平台无源热管理

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees