TWI511252B - 一種連接結構及其使用方法 - Google Patents

一種連接結構及其使用方法 Download PDF

Info

Publication number
TWI511252B
TWI511252B TW102133052A TW102133052A TWI511252B TW I511252 B TWI511252 B TW I511252B TW 102133052 A TW102133052 A TW 102133052A TW 102133052 A TW102133052 A TW 102133052A TW I511252 B TWI511252 B TW I511252B
Authority
TW
Taiwan
Prior art keywords
electronic device
pads
pad
signal input
grounding
Prior art date
Application number
TW102133052A
Other languages
English (en)
Other versions
TW201511201A (zh
Inventor
李俊興
郭建男
柯鈞琳
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW102133052A priority Critical patent/TWI511252B/zh
Priority to US14/204,694 priority patent/US9577308B2/en
Publication of TW201511201A publication Critical patent/TW201511201A/zh
Application granted granted Critical
Publication of TWI511252B publication Critical patent/TWI511252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

一種連接結構及其使用方法
本發明涉及積體電路封裝領域，具體涉及晶片對晶片及晶片對載具間的寬頻連接結構。
一般普遍用來作為晶片對晶片及晶片對載具間的連接結構如帶式(ribbon)連接結構及覆晶片(flip-chip)封裝相對於利用焊線連接具有較高的成本。但因為焊線本身的高電感性，造成可操作的頻寬相當的窄，通常很難超過30GHz，所以較高頻段的應用，例如60GHz WiGig，晶片間無法利用焊線當作連接結構。常用來解決焊線高電感性問題的方法有：(1)使用的焊線長度愈短愈好，但焊線長度受限於晶片和晶片或晶片和載具間的間隔或高度，因此頻寬仍然受限；(2)在同一個焊墊上打上多條焊線，以降低焊線的電感效應，但焊線彼此之間的互感值會增加，導致等效電感值無法繼續縮小，因此實際成效仍然有限。
其他常被利用來作為晶片對晶片及晶片對載具間的連接結構，例如利用焊線及晶片或載具上的電容板實現一個多級低通濾波器架構，但耗費相當大的面積，而且沒有考量及設計晶片和晶片或晶片和載具間接地端(ground)的連接結構，實際應用並不可行。還有利用載具上的電容板，配合焊線，產生L-C-L(電感-電容-電感)等效電路，但可操作頻寬相當窄頻，且耗費面積，實用 性不大。
美國專利US 7242266乃利用錐形(tappered)及階梯狀(stepped)的傳輸線結構，配合焊線，以降低焊線的電感效應，但所用結構耗費大的面積，成本高，而且沒有設計晶片和晶片或晶片和載具間接地端的連接結構，實際應用並不可行。
美國專利US 7227430乃利用傳輸線及斷路傳輸線(open stub)，以降低焊線的電感效應，但耗費相當多數量的傳輸線，耗費面積大，成本高，而且沒有設計晶片和晶片或晶片和載具間接地端的連接結構，實際應用並不可行。
習知技術所提出的方法，如之前所述，通常頻寬窄且耗費大的面積或需要額外的製程步驟，因此成本高，而且並未考量及設計晶片和晶片或晶片和載具之間接地端的連接結構，因此，本案發明人有感上述缺失之可改善，乃特潛心研究並配合學理之運用，終於提出一種設計合理且有效改善上述缺失之本發明。
本發明之特徵在於提供一連接結構用於電連接一第一電子裝置和一第二電子裝置。該第一電子裝置具二第一焊墊。第二電子裝置具二第二焊墊。該連接結構包括一訊號傳導結構及一接地裝置。該連接結構是設置於兩電子裝置之間，用以電連接該兩電子裝置；以及使該兩電子裝置具同一接地電位。該訊號傳導結構包含一第一訊號輸入/輸出端、一第二訊號輸入/輸出端、至少二訊號焊線、二傳輸線。該接地裝置包含一第一接地焊墊、一第二接地焊墊及至少一接地焊線。
本發明還提供一種電子裝置，適於電連接於一電子元件，其中該電子裝置具二第一焊墊、該電子元件具二第二焊墊 以及該二第一焊墊係分別用以電連接於該二第二焊墊，該電子裝置包含：一訊號傳導結構，用於電連接該二第一焊墊及該二第二焊墊。
本發明提供了一種連接結構，用於電連接一第一電子裝置和一第二電子裝置，其中該第一電子裝置具二第一焊墊、該第二電子裝置具二第二焊墊以及該二第一焊墊分別電連接於該二第二焊墊，該連接結構包含：一接地裝置，設置在該第一電子裝置及該第二電子裝置之間，以使該兩電子裝置具同一接地電位。
根據上述之另一構想，本發明提出一種電連接一第一電子裝置和一第二電子裝置之方法，包含下列步驟：(a)使該兩接地電位等同；(b)在該第一電子裝置中提供N條傳輸線和(N+1)個第一焊墊，其中該N條傳輸線設置在該(N+1)個第一焊墊之間，且N為一自然數；(c)在該第二電子裝置中提供M條傳輸線和(M+1)個第二焊墊，其中該M條傳輸線設置在該(M+1)個第二焊墊之間，且M等於N；(d)分別電連接該(N+1)個第一焊墊和該(M+1)個第二焊墊；(e)設置一第一訊號輸入/輸出端；以及(f)設置一第二訊號輸入/輸出端。
如前述本發明之連接結構與電連接一第一電子裝置和一第二電子裝置的方法，得藉由下列實施例及圖示說明，俾得本領域具一般知識者更深入之了解其實施方式與優點。
1A、2A、3A、4A、5A、6A‧‧‧連接結構
11、21、31、41、51、61‧‧‧第一電子裝置
12、22、32、42、52、62‧‧‧第二電子裝置
13、23、33、43、53、63‧‧‧訊號傳導結構
14、24、34、44、54、64‧‧‧第一訊號輸入/輸出端
15、25、35、45、55、65‧‧‧第二訊號輸入/輸出端
16、26、36、46、56、66‧‧‧傳輸線
171、271、371、471、571、671‧‧‧第一焊墊
172、272、372、472、572、672‧‧‧第二焊墊
18‧‧‧焊線
19‧‧‧接地裝置
191‧‧‧第一接地焊墊
192‧‧‧第二接地焊墊
X‧‧‧對稱線
第一圖(a)~(c)為本發明所提連接結構的第一實施例示意圖。
第二圖(a)~(c)為本發明所提連接結構的第二實施例的示意圖。
第三圖(a)~(c)為本發明所提連接結構的第三實施例 的示意圖。
第四圖(a)~(c)為本發明所提連接結構的第四實施例的示意圖。
第五圖(a)~(c)為本發明所提連接結構的第五實施例的示意圖。
第六圖(a)~(c)為本發明所提連接結構的第六實施例的示意圖。
在本發明中提供了大量特定細節(例如電路、元件以及方法的示例)以提供對本發明的實施方式的透徹理解。然而，本領域普通技術人員將會認識到，可以在沒有一個或者多個特定細節的情況下實踐本發明。在其他情況中，為了避免模糊本發明的焦點，並未示出或者描述公知細節。
在下文所述的特定實施例代表本發明的示例性實施例，並且本質上僅為示例說明而非限制。在說明書中，提及”一個實施例”或者”實施例”意味著結合該實施例所描述的特定特徵、結構或者特性包括在本發明的至少一個實施例中。術語”在一個實施例中”在說明書中各個位置出現並不全部涉及相同的實施例，也不是相互排除其他實施例或者可變實施例。本說明書中公開的所有特徵，或公開的所有方法或過程中的步驟，除了互相排斥的特徵和/或步驟以外，均可以以任何方式組合。
本發明將藉由下述之較佳實施例及其配合之圖式，做進一步之詳細說明。
第一圖(a)、第一圖(b)及第一圖(c)係顯示本案連接結構1A之第一實施例，其中該連接結構1A包含一訊號傳導結構13及一接地裝置19。該訊號傳導結構13包含二傳輸線16、一第一訊 號輸入/輸出端14、一第二訊號輸入/輸出端15及二用於傳遞訊號之焊線18；該接地裝置19包含一第一接地焊墊191、一第二接地焊墊192及至少一用於接地之焊線18。在第一圖(a)的示例中，其中一第一電子裝置11為一晶片，即圖中用斜線陰影表示的矩形，其包含二第一焊墊171，一第二電子裝置12為一載具，其包含二第二焊墊172。請參閱第一圖(a)，一訊號傳導結構13跨過一第一電子裝置11與一第二電子裝置12間的間隔電連接該第一電子裝置11與該第二電子裝置12。在本實施方式中，分別在該第一電子裝置11和該第二電子裝置12上設置該傳輸線16，該傳輸線16數目分別相對於對稱線X對稱地設置為一對(如第一圖(a))，該傳輸線16分別電連接於該第一電子裝置11之二第一焊墊171及該第二電子裝置12之二第二焊墊172，一第一訊號輸入/輸出端14電連接於該第一電子裝置11之該傳輸線16之中心節點上，一第二訊號輸入/輸出端15電連接於該第二電子裝置12之該傳輸線16之中心節點上，該第一訊號輸入/輸出端14及該第二訊號輸入/輸出端15從該連接結構1A的中心位置之中心節點處饋入/出訊號。該第一電子裝置11上的該第一焊墊171和該第二電子裝置12上的該第二焊墊172，透過至少一焊線18連接。請再參閱第一圖(b)，在第一圖(b)的示例中，該傳輸線16數目分別相對於對稱線X對稱地設置為二對，此時該第一訊號輸入/輸出端14及該第二訊號輸入/輸出端15設置於結構中心之該第一焊墊171及該第二焊墊172上。請參閱第一圖(c)，在第一圖(c)的示例中，該傳輸線16可延伸設置至N對，即設置在(N+1)個該第一焊墊171及(N+1)個該第二焊墊172之間，此時該第一訊號輸入/輸出端14及該第二訊號輸入/輸出端15設置於結構中心之該第一焊墊171及該第二焊墊172上。本發明利用設置傳輸線16來降低電感效應，一般只用焊線18 的話，高頻時會有高阻抗，造成訊號無法傳遞，而加傳輸線16可減低此效應。在本實施例中，該第一電子裝置11和該第二電子裝置12上設置一接地裝置19，其包括至少一第一接地焊墊191及一第二接地焊墊192，該第一電子裝置11和該第二電子裝置12上的該第一接地焊墊191及該第二接地焊墊192，利用一條或數目大於一條的焊線18連接，此接地裝置19，可使該第一電子裝置11和該第二電子裝置12的接地電位一致。本發明所提之連接結構可大幅降低焊線18的電感性，因此可獲得較寬頻的連接結構，除此之外，此結構可依據焊線18的長度(由該第一電子裝置11和該第二電子裝置12間的間隔決定)，決定使用的傳輸線16數目，傳輸線16數目愈多，可容忍的焊線18長度愈長。
第二圖(a)、第二圖(b)及第二圖(c)係顯示本案連接結構2A之第二實施例，其中該連接結構2A包含一訊號傳導結構23及一接地裝置19。該訊號傳導結構23包含二傳輸線26、一第一訊號輸入/輸出端24、一第二訊號輸入/輸出端25及至少二用於傳遞訊號之焊線18；該接地裝置19包含一第一接地焊墊191、一第二接地焊墊192及至少一用於接地之焊線18。在第二圖(a)的示例中，此寬頻連接結構2A亦可應用於晶片對晶片間的訊號傳遞，其中一第一電子裝置21及一第二電子裝置22均為一晶片，即圖中用斜線陰影表示的矩形，其分別包含二第一焊墊271及二第二焊墊272。請參閱第二圖(a)，此為一對傳輸線26的例子，一訊號傳導結構23跨過一第一電子裝置21與一第二電子裝置22間的間隔電連接該第一電子裝置21與該第二電子裝置22。在本實施方式中，分別在該第一電子裝置21和該第二電子裝置22上設置該傳輸線26，該傳輸線26數目分別相對於對稱線X對稱地設置為一對(如第二圖(a))，該傳輸線26分別電連接於該第一電子裝置21之二第 一焊墊271及該第二電子裝置22之二第二焊墊272，該第一訊號輸入/輸出端24及該第二訊號輸入/輸出端25從結構的中心位置之中心節點處饋入/出訊號。請再參閱第二圖(b)，在第二圖(b)的示例中，該傳輸線26數目分別相對於對稱線X對稱地設置為二對，此時該第一訊號輸入/輸出端24及該第二訊號輸入/輸出端25設置於結構中心之一第一焊墊271及一第二焊墊272上。請參閱第二圖(c)，其為N對傳輸線26的例子，即設置在(N+1)個一第一焊墊271及(N+1)個一第二焊墊272之間，此時該第一訊號輸入/輸出端24及該第二訊號輸入/輸出端25設置於結構中心之該第一焊墊271及該第二焊墊272上。在本實施例中，第一電子裝置21和第二電子裝置22上設置一接地裝置19，其包括至少一第一接地焊墊191及一第二接地焊墊192，該第一電子裝置21和該第二電子裝置22上的該第一接地焊墊191及該第二接地焊墊192，利用一條或數目大於一條的焊線18連接，此接地裝置19，可使該第一電子裝置21和該第二電子裝置22的接地電位一致。
第三圖(a)、第三圖(b)及第三圖(c)係顯示本案連接結構3A之第三實施例，其中該連接結構3A包含一訊號傳導結構33及一接地裝置19。該訊號傳導結構33包含二傳輸線36、一第一訊號輸入/輸出端34、一第二訊號輸入/輸出端35及至少二用於傳遞訊號之焊線18；該接地裝置19包含一第一接地焊墊191、一第二接地焊墊192及至少一用於接地之焊線18。在第三圖(a)的示例中，其中一第一電子裝置31為一晶片，即圖中用斜線陰影表示的矩形，其包含二第一焊墊371，一第二電子裝置32為一載具，其包含二第二焊墊372。請參閱第三圖(a)，一訊號傳導結構33跨過一第一電子裝置31與一第二電子裝置32間的間隔電連接該第一電子裝置31與該第二電子裝置32。在本實施方式中，分別在該第一 電子裝置31和該第二電子裝置32上設置該傳輸線36，該傳輸線36數目分別相對於對稱線X對稱地設置為一對(如第三圖(a))，該傳輸線36分別電連接於該第一電子裝置31之二第一焊墊371及該第二電子裝置32之二第二焊墊372，一第一訊號輸入/輸出端34及一第二訊號輸入/輸出端35，從該連接結構3A最上端的一第一焊墊371和一第二焊墊372饋入該連接結構3A。請再參閱第三圖(b)，在第三圖(b)的示例中，該傳輸線36數目分別相對於對稱線X對稱地設置為二對，此時該第一訊號輸入/輸出端34及該第二訊號輸入/輸出端35的設置同第三圖(a)所示。請參閱第三圖(c)，其為N對傳輸線36的例子，即設置在(N+1)個該第一焊墊371及(N+1)個該第二焊墊372之間，此時該第一訊號輸入/輸出端34及該第二訊號輸入/輸出端35的設置同第三圖(a)所示。在本實施例中，該第一電子裝置31和該第二電子裝置32上設置一接地裝置19，其包括至少一第一接地焊墊191及一第二接地焊墊192，該第一電子裝置31和該第二電子裝置32上的該第一接地焊墊191及該第二接地焊墊192，利用一條或數目大於一條的焊線18連接，此接地裝置19，可使該第一電子裝置31和該第二電子裝置32的接地電位一致。
第四圖(a)、第四圖(b)及第四圖(c)係顯示本案連接結構4A之第四實施例，其中該連接結構4A包含一訊號傳導結構43及一接地裝置19。該訊號傳導結構43包含二傳輸線46、一第一訊號輸入/輸出端44、一第二訊號輸入/輸出端45及至少二用於傳遞訊號之焊線18；該接地裝置19包含一第一接地焊墊191、一第二接地焊墊192及至少一用於接地之焊線18。在第四圖(a)的示例中，其中一第一電子裝置41及一第二電子裝置42均為一晶片，即圖中用斜線陰影表示的矩形，其分別包含二第一焊墊471及二第二焊墊472。請參閱第四圖(a)，一訊號傳導結構43跨過一第一電子 裝置41與一第二電子裝置42間的間隔電連接該第一電子裝置41與該第二電子裝置42。在本實施方式中，分別在該第一電子裝置41和該第二電子裝置42上設置該傳輸線46，該傳輸線46數目分別相對於對稱線X對稱地設置為一對(如第四圖(a))，該傳輸線46分別電連接於該第一電子裝置41之二第一焊墊471及該第二電子裝置42之二第二焊墊472，一第一訊號輸入/輸出端44及一第二訊號輸入/輸出端45從連接結構4A最上端的一第一焊墊471和一第二焊墊472饋入該連接結構4A。請再參閱第四圖(b)，在第四圖(b)的示例中，該傳輸線46數目分別相對於對稱線X對稱地設置為二對，此時該第一訊號輸入/輸出端44及該第二訊號輸入/輸出端45的設置同第四圖(a)所示。請參閱第四圖(c)，其為N對傳輸線46的例子，即設置在(N+1)個該第一焊墊471及(N+1)個該第二焊墊472之間，此時該第一訊號輸入/輸出端44及該第二訊號輸入/輸出端45的設置同第四圖(a)所示。在本實施例中，該第一電子裝置41和該第二電子裝置42上設置一接地裝置19，其包括至少一第一接地焊墊191及一第二接地焊墊192，該第一電子裝置41和該第二電子裝置42上的該第一接地焊墊191及該第二接地焊墊192，利用一條或數目大於一條的焊線18連接，此接地裝置19，可使該第一電子裝置41和該第二電子裝置42的接地電位一致。
第五圖(a)、第五圖(b)及第五圖(c)係顯示本案連接結構5A之第五實施例，其中該連接結構5A包含一訊號傳導結構53及一接地裝置19。該訊號傳導結構53包含二傳輸線56、一第一訊號輸入/輸出端54、一第二訊號輸入/輸出端55及至少二用於傳遞訊號之焊線18；該接地裝置19包含一第一接地焊墊191、一第二接地焊墊192及至少一用於接地之焊線18。在第五圖(a)的示例中，其中一第一電子裝置51為一晶片，即圖中用斜線陰影表示的矩 形，其包含二第一焊墊571，一第二電子裝置52為一載具，其包含二第二焊墊572。請參閱第五圖(a)，一訊號傳導結構53跨過一第一電子裝置51與一第二電子裝置52間的間隔電連接該第一電子裝置51與該第二電子裝置52，在本實施方式中，分別在該第一電子裝置51和該第二電子裝置52上設置該傳輸線56，該傳輸線56數目分別相對於對稱線X對稱地設置為一對(如第五圖(a))，該傳輸線56分別電連接於該第一電子裝置51之二第一焊墊571及該第二電子裝置52之二第二焊墊572，一第一訊號輸入/輸出端54及一第二訊號輸入/輸出端55從該連接結構5A最下端的一第一焊墊571和一第二焊墊572饋入該連接結構5A。請再參閱第五圖(b)，在第五圖(b)的示例中，該傳輸線56數目分別相對於對稱線X對稱地設置為二對，此時該第一訊號輸入/輸出端54及該第二訊號輸入/輸出端55的設置同第五圖(a)所示。請參閱第五圖(c)，其為N對傳輸線56的例子，即設置在(N+1)個該第一焊墊571及(N+1)個該第二焊墊572之間構，此時該第一訊號輸入/輸出端54及該第二訊號輸入/輸出端55的設置同第五圖(a)所示。在本實施例中，該第一電子裝置51和該第二電子裝置52上設置一接地裝置19，其包括至少一第一接地焊墊191及一第二接地焊墊192，該第一電子裝置51和該第二電子裝置52上的該第一接地焊墊191及該第二接地焊墊192，利用一條或數目大於一條的焊線18連接，此接地裝置19，可使該第一電子裝置51和該第二電子裝置52的接地電位一致。
第六圖(a)、第六圖(b)及第六圖(c)係顯示本案連接結構6A之第六實施例，其中該連接結構6A包含一訊號傳導結構63及一接地裝置19。該訊號傳導結構63包含二傳輸線66、一第一訊號輸入/輸出端64、一第二訊號輸入/輸出端65及至少二用於傳遞 訊號之焊線18；該接地裝置19包含一第一接地焊墊191、一第二接地焊墊192及至少一用於接地之焊線18。在第六圖(a)的示例中，其中一第一電子裝置61及一第二電子裝置62均為一晶片，即圖中用斜線陰影表示的矩形，其分別包含二第一焊墊671及二第二焊墊672。請參閱第六圖(a)，一訊號傳導結構63跨過一第一電子裝置61與一第二電子裝置62間的間隔電連接該第一電子裝置61與該第二電子裝置62。在本實施方式中，分別在該第一電子裝置61和該第二電子裝置62上設置該傳輸線66，該傳輸線66數目分別相對於對稱線X對稱地設置為一對(如第六圖(a))，該傳輸線66分別電連接於該第一電子裝置61之二第一焊墊671及該第二電子裝置62之二第二焊墊672，一第一訊號輸入/輸出端64及一第二訊號輸入/輸出端65從該連接結構6A最下端的一第一焊墊671和一第二焊墊672饋入該連接結構6A。請再參閱第六圖(b)，在第六圖(b)的示例中，該傳輸線66數目分別相對於對稱線X對稱地設置為二對，此時該第一訊號輸入/輸出端64及該第二訊號輸入/輸出端65的設置同第六圖(a)所示。請參閱第六圖(c)，其為N對傳輸線66的例子，即設置在(N+1)個該第一焊墊671及(N+1)個該第二焊墊672之間構，此時該第一訊號輸入/輸出端64及該第二訊號輸入/輸出端65的設置同第六圖(a)所示。在本實施例中，該第一電子裝置61和該第二電子裝置62上設置一接地裝置19，其包括至少一第一接地焊墊191及一第二接地焊墊192，該第一電子裝置61和該第二電子裝置62上的該第一接地焊墊191及該第二接地焊墊192，利用一條或數目大於一條的焊線18連接，此接地裝置19，可使該第一電子裝置61和該第二電子裝置62的接地電位一致。
實施例：
1.一種連接結構，用於電連接一第一電子裝置和一第二電子裝置，其中該第一電子裝置具二第一焊墊、該第二電子裝置具二第二焊墊以及該二第一焊墊分別電連接於該二第二焊墊，該連接結構包含：一訊號傳導結構，用於電連接該二第一焊墊及該二第二焊墊；以及一接地裝置，設置在該第一電子裝置及該第二電子裝置之間，以使該兩電子裝置具同一接地電位。
2.如實施例1所述之連接結構，其中：該接地裝置更包含：一第一接地焊墊，電連接於該第一電子裝置；一第二接地焊墊，電連接於該第二電子裝置；至少一用於接地之焊線，電連接該第一接地焊墊和該第二接地焊墊；以及該訊號傳導結構更包含：二傳輸線，分別設置在該二第一焊墊和該二第二焊墊之間；一第一訊號輸入/輸出端，設置於該二第一焊墊間之傳輸線之一中心節點上，用於傳送一訊號；一第二訊號輸入/輸出端，設置於該二第二焊墊間之傳輸線之一中心節點上，用於傳送一訊號；以及至少二用於傳遞訊號之焊線，分別電連接該二第一焊墊及其對面的第二焊墊。
3.一種電子裝置，適於電連接於一電子元件，其中該電子裝置具二第一焊墊、該電子元件具二第二焊墊以及該二第一焊墊係分別用以電連接於該二第二焊墊，該電子裝置包含： 一訊號傳導結構，用於電連接該二第一焊墊及該二第二焊墊。
4.如實施例3所述之電子裝置，其中該電子元件可為一晶片或一載具。
5.一種連接結構，用於電連接一第一電子裝置和一第二電子裝置，其中該第一電子裝置具二第一焊墊、該第二電子裝置具二第二焊墊以及該二第一焊墊分別電連接於該二第二焊墊，該連接結構包含：一接地裝置，設置在該第一電子裝置及該第二電子裝置之間，以使該兩電子裝置具同一接地電位。
6.如實施例5所述之連接結構，其中：該接地裝置更包含：一第一接地焊墊，電連接於該第一電子裝置；一第二接地焊墊，電連接於該第二電子裝置；以及至少一接地焊線，電連接該第一接地焊墊和該第二接地焊墊。
7.一種電連接一第一電子裝置和一第二電子裝置之方法，其中該第一電子裝置具一第一接地電位，而該第二電子裝置具一第二接地電位，該方法包含下列步驟：使該兩接地電位等同；在該第一電子裝置中提供N條傳輸線和(N+1)個第一焊墊，其中該N條傳輸線設置在該(N+1)個第一焊墊之間，且N為一自然數；在該第二電子裝置中提供M條傳輸線和(M+1)個第二焊墊，其中該M條傳輸線設置在該(M+1)個第二焊墊之間，且M等於N；分別電連接該(N+1)個第一焊墊和該(M+1)個第二焊 墊；設置一第一訊號輸入/輸出端；以及設置一第二訊號輸入/輸出端。
8.如實施例7所述之電連接一第一電子裝置和一第二電子裝置之方法，其中：當N大於2時，該(N+1)個第一焊墊係設置於該N條傳輸線之間且該第一訊號輸入/輸出端可設置於該(N+1)個第一焊墊中之任一第一焊墊上；以及當M大於2時，該(M+1)個第二焊墊係設置於該M條傳輸線之間且該第二訊號輸入/輸出端設置於該第一訊號輸入/輸出端之第一焊墊對面的一第二焊墊上。
本發明之寬頻連接結構可應用於無線通訊、有線通訊、汽車電子、凡需要封裝或高速晶片對晶片及晶片對載具訊號傳輸者之電子產業。例如：手機、汽車防撞雷達、微波影像器、點對點高速資料傳輸器等。
上述實施例僅用以說明本發明之示例實施方式，然而本發明之範圍當不受限於該上述之各項具體實施方式；且本發明得由熟悉技藝之人任施匠思而為諸般修飾，然不脫如附申請範圍所欲保護者。
1A‧‧‧連接結構
11‧‧‧第一電子裝置
12‧‧‧第二電子裝置
13‧‧‧訊號傳導結構
14‧‧‧第一訊號輸入/輸出端
15‧‧‧第二訊號輸入/輸出端
16‧‧‧傳輸線
171‧‧‧第一焊墊
172‧‧‧第二焊墊
18‧‧‧焊線
19‧‧‧接地裝置
191‧‧‧第一接地焊墊
192‧‧‧第二接地焊墊
X‧‧‧對稱線

Claims (8)

  1. 一種連接結構，用於電連接一第一電子裝置和一第二電子裝置，其中該第一電子裝置具二第一焊墊、該第二電子裝置具二第二焊墊以及該二第一焊墊分別電連接於該二第二焊墊，該連接結構包含：一訊號傳導結構，用於電連接該二第一焊墊及該二第二焊墊；以及一接地裝置，設置在該第一電子裝置及該第二電子裝置之間，以使該兩電子裝置具同一接地電位。
  2. 如申請專利範圍第1項所述之連接結構，其中：該接地裝置更包含：一第一接地焊墊，電連接於該第一電子裝置；一第二接地焊墊，電連接於該第二電子裝置；至少一用於接地之焊線，電連接該第一接地焊墊和該第二接地焊墊；以及該訊號傳導結構更包含：二傳輸線，分別設置在該二第一焊墊和該二第二焊墊之間；一第一訊號輸入/輸出端，設置於該二第一焊墊間之傳輸線之一中心節點上，用於傳送一訊號；一第二訊號輸入/輸出端，設置於該二第二焊墊間之傳輸線之一中心節點上，用於傳送一訊號；以及至少二用於傳遞訊號之焊線，分別電連接該二第一焊墊及其對面的第二焊墊。
  3. 一種電子裝置，適於電連接於一電子元件，其中該電子裝置具二第一焊墊、該電子元件具二第二焊墊以及該二第一焊墊係分別用以電連接於該二第二焊墊，該電子裝置包含：一訊號傳導結構，用於電連接該二第一焊墊及該二第二焊墊。
  4. 如申請專利範圍第3項所述之電子裝置，其中該電子元件可為一晶片或一載具。
  5. 一種連接結構，用於電連接一第一電子裝置和一第二電子裝置，其中該第一電子裝置具二第一焊墊、該第二電子裝置具二第二焊墊以及該二第一焊墊分別電連接於該二第二焊墊，該連接結構包含：一接地裝置，設置在該第一電子裝置及該第二電子裝置之間，以使該兩電子裝置具同一接地電位。
  6. 如申請專利範圍第5項所述之連接結構，其中：該接地裝置更包含：一第一接地焊墊，電連接於該第一電子裝置；一第二接地焊墊，電連接於該第二電子裝置；以及至少一接地焊線，電連接該第一接地焊墊和該第二接地焊墊。
  7. 一種電連接一第一電子裝置和一第二電子裝置之方法，其中該第一電子裝置具一第一接地電位，而該第二電子裝置具一第二接地電位，該方法包含下列步驟： 使該兩接地電位等同；在該第一電子裝置中提供N條傳輸線和(N+1)個第一焊墊，其中該N條傳輸線設置在該(N+1)個第一焊墊之間，且N為一自然數；在該第二電子裝置中提供M條傳輸線和(M+1)個第二焊墊，其中該M條傳輸線設置在該(M+1)個第二焊墊之間，且M等於N；分別電連接該(N+1)個第一焊墊和該(M+1)個第二焊墊；設置一第一訊號輸入/輸出端；以及設置一第二訊號輸入/輸出端。
  8. 如申請專利範圍第7項所述之電連接一第一電子裝置和一第二電子裝置之方法，其中：當N大於2時，該(N+1)個第一焊墊係設置於該N條傳輸線之間且該第一訊號輸入/輸出端可設置於該(N+1)個第一焊墊中之任一第一焊墊上；以及當M大於2時，該(M+1)個第二焊墊係設置於該M條傳輸線之間且該第二訊號輸入/輸出端設置於該第一訊號輸入/輸出端之第一焊墊對面的一第二焊墊上。
TW102133052A 2013-09-12 2013-09-12 一種連接結構及其使用方法 TWI511252B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102133052A TWI511252B (zh) 2013-09-12 2013-09-12 一種連接結構及其使用方法
US14/204,694 US9577308B2 (en) 2013-09-12 2014-03-11 Interconnecting structure for electrically connecting a first electronic device with a second electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133052A TWI511252B (zh) 2013-09-12 2013-09-12 一種連接結構及其使用方法

Publications (2)

Publication Number Publication Date
TW201511201A TW201511201A (zh) 2015-03-16
TWI511252B true TWI511252B (zh) 2015-12-01

Family

ID=52624111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133052A TWI511252B (zh) 2013-09-12 2013-09-12 一種連接結構及其使用方法

Country Status (2)

Country Link
US (1) US9577308B2 (zh)
TW (1) TWI511252B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6852153B2 (ja) * 2016-10-05 2021-03-31 ギャップウェーブス アーベー コンタクトレスインターフェースを形成する少なくとも１つのトランジションを含むパッケージ構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030490B2 (en) * 2003-07-22 2006-04-18 Via Technologies, Inc. Structure of multi-tier wire bonding for high frequency integrated circuit
TW200635016A (en) * 2005-03-18 2006-10-01 Silicon Integrated Sys Corp Structure and assembly method of IC packaging
US7227430B2 (en) * 2001-11-14 2007-06-05 Marconi Communications Gmbh Multichip module
US7242266B2 (en) * 2003-09-15 2007-07-10 Northrop Grumman Corporation Distributed interconnect
TW200735314A (en) * 2003-05-27 2007-09-16 Megica Corp Structure of chip and the manufacturing process thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227430B2 (en) * 2001-11-14 2007-06-05 Marconi Communications Gmbh Multichip module
TW200735314A (en) * 2003-05-27 2007-09-16 Megica Corp Structure of chip and the manufacturing process thereof
US7030490B2 (en) * 2003-07-22 2006-04-18 Via Technologies, Inc. Structure of multi-tier wire bonding for high frequency integrated circuit
US7242266B2 (en) * 2003-09-15 2007-07-10 Northrop Grumman Corporation Distributed interconnect
TW200635016A (en) * 2005-03-18 2006-10-01 Silicon Integrated Sys Corp Structure and assembly method of IC packaging

Also Published As

Publication number Publication date
US20150068024A1 (en) 2015-03-12
TW201511201A (zh) 2015-03-16
US9577308B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
US9379450B2 (en) Integrated circuit with electromagnetic communication
CN106169913B (zh) 具有集成电流路径的射频放大器输出电路装置及其制造方法
CN106549002B (zh) 传输线桥接互连
US7247937B2 (en) Mounting pad structure for wire-bonding type lead frame packages
JP6039182B2 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
US9029984B2 (en) Semiconductor substrate assembly
JP7133305B2 (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
JP6643714B2 (ja) 電子装置及び電子機器
TWI566347B (zh) 積體電路
TWI511252B (zh) 一種連接結構及其使用方法
JP4764277B2 (ja) 高速集積回路用のパッケージング
US20160099220A1 (en) High isolation wideband switch
EP3285293B1 (en) Integrated circuit die having a split solder pad
CN203386743U (zh) 一种带有螺旋电感的封装基板
US20240170476A1 (en) Integrated circuit providing galvanic isolation and device including the same
TWI761052B (zh) 積體電路導線架及其半導體裝置
TWI312184B (zh)
WO2021241491A1 (ja) アンプモジュール及び通信装置
JP3494550B2 (ja) 半導体装置
EP3142252B1 (en) Video bandwidth in rf amplifiers
CN114864531A (zh) 集成电路导线架及其半导体装置
TWI505421B (zh) Quadrilateral planar pinless package structure and its circuit device
KR20240086087A (ko) 반도체 패키지
KR101440370B1 (ko) 광대역 특성의 반도체 소자 패키지 및 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees