JP3494550B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3494550B2
JP3494550B2 JP08995997A JP8995997A JP3494550B2 JP 3494550 B2 JP3494550 B2 JP 3494550B2 JP 08995997 A JP08995997 A JP 08995997A JP 8995997 A JP8995997 A JP 8995997A JP 3494550 B2 JP3494550 B2 JP 3494550B2
Authority
JP
Japan
Prior art keywords
conductor
laid
wiring board
signal line
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08995997A
Other languages
English (en)
Other versions
JPH10270483A (ja
Inventor
元大 諏訪
千代士 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP08995997A priority Critical patent/JP3494550B2/ja
Publication of JPH10270483A publication Critical patent/JPH10270483A/ja
Application granted granted Critical
Publication of JP3494550B2 publication Critical patent/JP3494550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、ノイズ対策技術に関し、例えば、マイクロ波帯域の
高周波数領域で使用される半導体集積回路装置（以下、
ＩＣという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】最近、携帯電話、自動車電話等の移動体
無線機器が広く普及して来ており、これら移動体無線機
器には高性能のＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉ
ｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）が組み込まれている。この種の移動体無線機器は約
１０ＧＨｚ前後のマイクロ波帯域の高周波数領域で動作
するため、これに使用されるＭＭＩＣにおいては低ノイ
ズであること等の理由によりＧａＡｓ半導体ペレット
（以下、ＧａＡｓペレットという。）が使用されてい
る。また、充分な高周波特性を得るために、ＧａＡｓペ
レットは配線基板にフリップ・チップ接続されている。
【０００３】ところで、特開平７−１４８８２号公報に
は次のような半導体チップ搭載構造体が提案されてい
る。すなわち、半導体チップ搭載構造体は半導体チップ
（以下、半導体ペレットという。）とプリント配線板
（以下、配線基板という。）とを備えており、配線基板
に半導体ペレットがアクティブエリア側を配線基板側に
向けられて機械的かつ電気的に接続されており、前記半
導体ペレットのアクティブエリアと反対側の主面に全面
導体が全体的に被着されているとともに、この全面導体
が前記配線基板に形成されたグランド導体に電気的に接
続されている。
【０００４】この半導体チップ搭載構造体によれば、例
えば、電磁波のような外部到来形のノイズに対する抵抗
性を高めることができ、外部からのノイズに基づく装置
全体の誤動作の生起が確実に防止することができるとと
もに、装置の設計の自由度を改善することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
た半導体チップ搭載構造を約１０ＧＨｚ前後の高周波数
領域のＭＭＩＣとして適用した場合においては、約１０
ＧＨｚ前後における入出力間アイソレーション特性が低
下するという問題点があることが、本発明者によって明
らかにされた。
【０００６】本発明の目的は、高周波数領域における入
出力間アイソレーション特性を高めることができる半導
体装置を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、第一導体が形成された基板と、
回路が形成された半導体ペレットとを有する半導体装置
であって、前記半導体ペレットは、前記回路が形成され
ている第一主面を前記基板側にして、前記基板の上に配
置され、前記第一主面とは反対側の第二主面の上には第
二導体が形成され、前記第一導体と前記第二導体とは電
気的に接続され、１０ＧＨｚ以上の入出力信号を扱うこ
とができるように構成されていることを特徴とする。ま
た、配線基板の一主面に半導体ペレットがアクティブエ
リア側を前記配線基板側に向けて機械的かつ電気的に接
続されており、前記配線基板の一主面における前記半導
体ペレットの一方の対辺の両側領域に入力信号線と出力
信号線とがそれぞれ敷設され、前記配線基板の一主面に
おける前記半導体ペレットの他方の対辺の両側領域に電
源導体が敷設されている半導体装置であって、前記半導
体ペレットの前記アクティブエリアと反対側の主面に導
体が被着されており、前記導体は、前記配線基板におけ
る入力信号線敷設領域に敷設されたグランド導体、およ
び、前記配線基板における両電源導体敷設領域のそれぞ
れに敷設された各グランド導体、に電気的に接続されて
いることを特徴とする。
【００１０】ここで、約１０ＧＨｚ前後の高周波数領域
における入出力間アイソレーション特性はペレットの全
面導体を配線基板のグランド導体に接続する位置に強く
依存することが、本発明者の実験によって究明された。
そして、半導体ペレットのアクティブエリアと反対側の
主面に全体的に被着された全面導体が、配線基板におけ
る入力信号線敷設領域に敷設されたグランド導体と、前
記配線基板における両電源導体敷設領域のそれぞれに敷
設された各グランド導体との３方向において電気的に接
続されていると、入出力間アイソレーション特性が最も
良好になることが実験によって実証された。
【００１１】
【発明の実施の形態】図１は本発明の一実施形態である
ＭＭＩＣの主要部を示しており、（ａ）は平面図、
（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。図２
（ａ）は全体を示す正面断面図であり、図２（ｂ）は効
果を示す線図である。
【００１２】本実施形態において、本発明に係る半導体
装置は、ＭＭＩＣ（以下、ＩＣという。）１０として構
成されている。ＩＣ１０は機能的には移動体無線機器に
使用される約１０ＧＨｚの高周波数領域用の増幅器とし
て構成されており、構造的には気密封止パッケージ（以
下、パッケージという。）に構成されている。すなわ
ち、ＩＣ１０はアクティブエリアに高周波数領域用の増
幅器（図示せず）が作り込まれた半導体ペレット（以
下、ペレットという。）１１と、このペレット１１を封
止したパッケージ２０とを備えている。
【００１３】ペレット１１はＧａＡｓ半導体基板（ウエ
ハ）が使用されて、略正方形の小さい平板形状に形成さ
れている。ペレット１１における増幅器が作り込まれた
アクティブエリアと反対側の主面である上面には、全面
導体１２が全体的に被着されている。全面導体１２はタ
ングステンやニッケル、金、銅およびクロム等の導電性
材料を蒸着法やめっき法等により形成されており、その
表面には後述するワイヤボンディングを可能にするため
の表面処理が適宜に実施されている。ペレット１１にお
けるアクティブエリア側の主面の周辺部には電極パッド
１３が複数個、環状に配置されて形成されている。各電
極パッド１３は後記する各ボンディングパッドとの間に
各バンプ電極１４をそれぞれ形成されることにより機械
的かつ電気的に接続されるようになっている。
【００１４】パッケージ２０は複数本のアウタリード
（外部リード）２１と封止体２２とを備えており、封止
体２２は配線基板の本体であるベース２３とキャップ２
４とによって構築されている。配線基板の本体であるベ
ース２３はアルミナやムライトおよび窒化アルミニウム
等の絶縁性を有するセラミック材料が使用されて略正方
形の平盤形状に形成されている。キャップ２４は側壁部
材２５と天井部材２６とを備えており、側壁部材２５は
ベース２３と同一の材料を使用されて外径がベース２３
よりも若干大きめの略正方形の枠形状に形成されてお
り、ベース２３の上に同心的に配されて一体的に焼成さ
れている。キャップ２４の天井部材２６は金めっき被膜
を被着された４２アロイ等の金属板によって側壁部材２
５の外径と略等しい略正方形の板形状に形成されてお
り、ペレット１１がベース２３の上に実装された後に側
壁部材２５の上面に被せられて、ろう材層（図示せず）
によって固着されるようになっている。
【００１５】側壁部材２５のベース２３との合わせ面で
ある下面にはアウタリード２１が複数本、四辺において
互いに間隔を置かれて各辺に直交するように配されて固
着されている。アウタリード２１は４２アロイやコバー
ル等の導電性材料を使用されて矩形の板形状に形成され
ている。
【００１６】封止体２２のベース２３は配線基板３０の
本体３１を実質的に構築している。すなわち、ベース２
３によって構築された配線基板３０の本体（以下、本体
という。）３１の下面（上下および前後左右は図１を基
準とする。）には、電源導体の一方であるグランド導体
を構成するグランド端子３２が、タングステンやニッケ
ル、金、銅およびクロム等の導電性材料を蒸着法やめっ
き法等により略全面にわたって被着されて形成されてい
る。グランド端子３２はこのＩＣ１０が実装される実装
ボード（図示せず）におけるランド等に接合されて、安
定したグランド電位を維持するように設定されている。
【００１７】本体３１のグランド端子３２と反対側の主
面である上面の中央部には、ペレット１１を実装するた
めの実装部３３が、ペレット１１の外形に対応する略正
方形形状に設定されており、実装部３３の周辺部にはバ
ンプ電極１４を機械的かつ電気的に接続するためのボン
ディングパッド３４が複数個、互いに間隔を置いた状態
で環状に配置されて形成されている。
【００１８】本体３１の上面における前半側の中央部に
はペレット１１に入力信号を送信するための入力信号線
３５が２本、左右対称形の放射状にそれぞれ配線されて
おり、本体３１の上面における後半側の中央部にはペレ
ット１１から出力信号を取り出すための出力信号線３６
が２本、左右対称形の放射状にそれぞれ配線されてい
る。かつまた、両入力信号線３５、３５と両出力信号線
３６、３６とは互いに前後対称形になるようにそれぞれ
配線されている。入力信号線３５および出力信号線３６
はいずれも、通常のＩＣの取り扱う周波数に比べれて高
周波数領域であるマイクロ波帯域の信号を伝送するもの
として構成されている。入力信号線３５および出力信号
線３６の各内側端部には各ボンディングパッド３４がそ
れぞれ一体的に形成されており、入力信号線３５および
出力信号線３６の各外側端部には各アウタリード２１が
それぞれ電気的に接続されている。
【００１９】両入力信号線３５、３５の両脇には入力側
コプレーナ配線３７が複数本、それぞれ放射状に配線さ
れており、両出力信号線３６、３６の両脇には出力側コ
プレーナ配線３８が複数本、それぞれ放射状に配線され
ている。入力側コプレーナ配線３７および出力側コプレ
ーナ配線３８はいずれも、スルーホール導体３９によっ
てグランド端子３２に電気的に接続されている。
【００２０】本体３１の上面における左側部分および右
側部分には電源導体の他方である駆動電源導体（以下、
電源導体という。）４０が複数本宛（図示例では２本
宛）、左右対称形の放射状にそれぞれ配線されている。
各電源導体４０の内側端部には各ボンディングパッド３
４がそれぞれ一体的に形成されており、各電源導体４０
の外側端部には各アウタリード２１がそれぞれ電気的に
接続されている。ちなみに、各電源導体４０において各
アウタリード２１は複数本宛が配置されている。
【００２１】各電源導体４０における実装部３３の近傍
には、長方形に形成された絶縁部４１が半径方向である
左右方向に長く延在するようにそれぞれ開設されてお
り、各絶縁部４１の内部には小さめに相似するグランド
導体４２がそれぞれ相似形に配線されている。各グラン
ド導体４２はグランド端子３２に本体３１の内部に形成
されたスルーホール導体４３によってそれぞれ電気的に
接続されている。
【００２２】ちなみに、ボンディングパッド３４、入力
信号線３５、出力信号線３６、入力側コプレーナ配線３
７、出力側コプレーナ配線３８、電源導体４０およびグ
ランド導体４２は、銅やタングステン等の導電性材料が
スクリーン印刷法やめっき法および蒸着法等の被着手段
によって被着かつパターニングされて形成されている。
ボンディングパッド３４の表面には後記するバンプ電極
の結合等の必要に応じるために、めっき処理等の表面処
理が適宜に実施されている。
【００２３】ペレット１１は本体３１の実装部３３にア
クティブエリア側を下向き（所謂フエイス・ダウン）に
配置された状態で対向されて、アクティブエリア側の主
面における周辺部に環状に配置された各電極パッド１３
と各ボンディングパッド３４との間に各バンプ電極１４
をそれぞれ形成されることにより機械的かつ電気的に接
続されている。各バンプ電極１４は各電極パッド１３と
各ボンディングパッド３４とを電気的に接続した状態に
なるため、ペレット１１の増幅器は各電源導体４０、入
力信号線３５および出力信号線３６にそれぞれ電気的に
接続された状態になっている。したがって、ペレット１
１の増幅器は電源導体４０、入力信号線３５および出力
信号線３６を介して各アウタリード２１にそれぞれ電気
的に引き出されるようになっている。
【００２４】本実施形態において、左右のグランド導体
４２、４２とペレット１１の全面導体１２との間にはワ
イヤ４４が複数本宛（図示例では３本宛）、それぞれワ
イヤボンディングによって橋絡されている。各グランド
導体４２において複数本のワイヤ４４のボンディング部
群は、左右方向に細長く形成されたグランド導体４２の
長手方向に一列に整列されている。また、３本の入力側
コプレーナ配線３７とペレット１１の全面導体１２との
間にもワイヤ４４が複数本宛（図示例では３本宛）、そ
れぞれワイヤボンディングによって橋絡されている。各
入力側コプレーナ配線３７において複数本のワイヤ４４
のボンディング部群は、ペレット１１の可及的に最寄り
の位置に配置されて径方向と平行方向である左右方向に
一列に整列されている。
【００２５】ペレット１１の全面導体１２はワイヤ４４
群、グランド導体４２群およびスルーホール導体４３群
によってグランド端子３２と電気的に接続した状態にな
るため、ペレット１１の増幅器はグランド端子３２によ
ってグランドされた状態になっている。したがって、ペ
レット１１の増幅器は電源導体４０、入力信号線３５お
よび出力信号線３６を介して接続された各アウタリード
２１と、グランド端子３２との間に電気的に介設された
状態になっている。
【００２６】次に作用を説明する。アウタリード２１に
よって入力信号線３５に入力された信号は、ボンディン
グパッド３４からペレット１１にバンプ電極１４および
電極パッド１３を通じて入力される。この際、例えば、
配線基板３０の左側部分に配設された入力のための電源
導体４０およびグランド導体４２によって電力がペレッ
ト１１の入力処理用領域に安定的かつ専用的に供給され
る。
【００２７】入力信号に対応するペレット１１からの出
力信号は出力信号線３６に、電極パッド１３からバンプ
電極１４およびボンディングパッド３４を通じて出力さ
れ、出力信号線３６によってアウタリード２１に伝送さ
れる。この際、配線基板３０の右側部分に配設された出
力のための電源導体４０およびグランド導体４２によっ
て電力がペレット１１の出力処理用領域に安定的かつ専
用的に供給される。
【００２８】ところで、高周波数領域用の増幅器におい
ては、入出力間アイソレーション特性にノイズ（ピー
ク）が発生する。図２（ｂ）は本実施形態に係るＩＣ１
０における入出力間アイソレーション特性を示す線図で
ある。図２（ｂ）によれば、本実施形態に係るＩＣ１０
においては、１０〜１２ＧＨｚに特性上支障の無い緩や
かなピークが発生するもののそれ以外にはピークが発生
しないことが理解される。
【００２９】図３〜図６は本実施形態に係るＩＣ１０の
効果を明らかにするための比較例であり、各線図は図２
（ｂ）の線図と同一の条件下において実験によって求め
た特性である。
【００３０】図３は入力側コプレーナ配線３７および出
力側コプレーナ配線３８とペレット１１の全面導体１２
との間にワイヤ４４が橋絡された場合を示しており、こ
の場合には、８ＧＨｚ付近および１１ＧＨｚ付近に特性
上支障になる鋭いピークが見られる。
【００３１】図４は入力側コプレーナ配線３７とペレッ
ト１１の全面導体１２との間にワイヤ４４が橋絡された
場合を示しており、この場合には、８ＧＨｚ付近にピー
クが見られないものの１１ＧＨｚ付近に特性上支障にな
る鋭いピークが見られる。
【００３２】図５は左右のグランド導体４２、４２とペ
レット１１の全面導体１２との間にワイヤ４４が橋絡さ
れた場合を示しており、この場合には、８ＧＨｚ付近に
ピークが見られないものの１１ＧＨｚ付近に特性上支障
になる鋭いピークが見られる。
【００３３】図６は左右のグランド導体４２、４２およ
び出力側コプレーナ配線３８とペレット１１の全面導体
１２との間にワイヤ４４が橋絡された場合を示してお
り、この場合には、８ＧＨｚ付近にピークが見られない
ものの１１ＧＨｚ付近に特性上支障になる鋭いピークが
見られる。
【００３４】前記実施形態によれば次の効果が得られ
る。 （１） 入力側コプレーナ配線３７および左右のグラン
ド導体４２、４２とペレット１１の全面導体１２との間
にワイヤ４４を橋絡することにより、入出力間アイソレ
ーション特性のピークの発生を防止することができるた
め、マイクロ波帯域の高周波数領域における入出力間ア
イソレーション特性を高めることができる。
【００３５】（２） 左右の電源導体４０、４０の内部
に左右のグランド導体４２、４２を配設することによ
り、全面導体１２との間に橋絡するワイヤ４４の長さを
短くすることができるため、寄生インダクタンスの増加
を抑制することができる。
【００３６】（３） 隣合う入力信号線３５、３５およ
び隣合う出力信号線３６、３６の各両脇に入力側コプレ
ーナ配線３７および出力側コプレーナ配線３８をそれぞ
れ敷設することにより、隣合う高周波伝送線である入力
信号線３５、３５および出力信号線３６、３６間の電磁
的結合によって生じるクロストーク・ノイズを抑止ない
し抑制することができるため、ＩＣ１０の伝送特性を高
めることができる。
【００３７】図７（ａ）は本発明の実施形態２であるＭ
ＭＩＣの主要部を示す平面図であり、（ｂ）は効果を示
す線図である。図８はその比較例を示しており、（ａ）
は平面図であり、（ｂ）は線図である。
【００３８】本実施形態２が前記実施形態１と異なる点
は、ペレット１１の全面導体１２と各出力側コプレーナ
配線３８との間にもワイヤ４４が橋絡されている点にあ
る。本実施形態２においても、図７（ｂ）に示されてい
るように、１０〜１２ＧＨｚに特性上支障の無い緩やか
なピークが発生するもののそれ以外にはピークが発生し
ないことが理解される。つまり、本実施形態２において
も、前記実施形態１と同様の効果が得られる。
【００３９】図８は前後方向（ペレット１１の辺と平行
方向）に長いグランド導体４２Ａに複数本のワイヤ４４
が互いに平行に並べられてペレット１１の全面導体１２
との間に橋絡された場合を示しており、この場合には、
８ＧＨｚ付近にピークが見られないものの１１ＧＨｚ付
近に特性上支障になる鋭いピークが見られる。したがっ
て、左右の電源導体４０、４０側にそれぞれ配置するグ
ランド導体は、左右方向に長く敷設することが望まし
い。
【００４０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４１】ペレットの全面導体に接続される電源導体
側のグランド導体は、電源導体の内部に敷設するに限ら
ず、電源導体の脇に敷設してもよい。
【００４２】ペレットの全面導体に接続される入力信号
線および出力信号線側のグランド導体は、コプレーナ配
線に設定するに限らず、グランド端子に接続されたグラ
ンド導体に設定してもよい。
【００４３】ペレットの全面導体との接続に使用するワ
イヤの本数は、３本宛に限られないことは云うまでもな
い。
【００４４】ペレットはＧａＡｓ半導体によって構成す
るに限らず、その他の化合物半導体およびシリコン等の
半導体によって構成してもよい。
【００４５】パッケージの構造は前記実施形態に限定さ
れないし、気密封止パッケージに限らず、樹脂封止パッ
ケージに構成してもよい。
【００４６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である高周波
領域で使用される増幅器に適用した場合について説明し
たが、それに限定されるものではなく、通信機器や光通
信に使用される高周波数信号処理用ＩＣや、スーパーコ
ンピュータ等に使用される超高速処理用のＩＣに適用す
ることができる。
【００４７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４８】すなわち、本願の発明の構成によれば、入
出力間アイソレーション特性のピークの発生を防止する
ことができるため、マイクロ波帯域の高周波数領域にお
ける入出力間アイソレーション特性を高めることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＭＭＩＣの主要部を
示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ
線に沿う断面図である。
【図２】（ａ）は全体を示す正面断面図であり、（ｂ）
は効果を示す線図である。
【図３】効果を明らかにするための比較例１を示してお
り、（ａ）は平面図、（ｂ）は線図である。
【図４】効果を明らかにするための比較例２を示してお
り、（ａ）は平面図、（ｂ）は線図である。
【図５】効果を明らかにするための比較例３を示してお
り、（ａ）は平面図、（ｂ）は線図である。
【図６】効果を明らかにするための比較例４を示してお
り、（ａ）は平面図、（ｂ）は線図である。
【図７】（ａ）は本発明の実施形態２であるＭＭＩＣの
主要部を示す平面図、（ｂ）は効果を示す線図である。
【図８】効果を明らかにするための比較例を示してお
り、（ａ）は平面図、（ｂ）は線図である。
【符号の説明】
１０…ＭＭＩＣ（半導体装置）、１１…ペレット（半導
体ペレット）、１２…全面導体、１３…電極パッド、１
４…バンプ電極、２０…気密封止パッケージ、２１…ア
ウタリード、２２…封止体、２３…ベース（配線基板の
本体）、２４…キャップ、２５…側壁部材、２６…天井
部材、３０…配線基板、３１…配線基板の本体、３２…
グランド端子、３３…実装部、３４…ボンディングパッ
ド、３５…入力信号線、３６…出力信号線、３７…入力
側コプレーナ配線、３８…出力側コプレーナ配線、３９
…スルーホール導体、４０…駆動電源導体（電源導
体）、４１…絶縁部、４２…グランド導体、４３…スル
ーホール導体、４４…ワイヤ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−120302（ＪＰ，Ａ) 特開 平２−114551（ＪＰ，Ａ) 特開 平２−288252（ＪＰ，Ａ) 実開 平５−25734（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301 H01L 21/60 311 H01L 23/12

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線基板の一主面に半導体ペレットがア
    クティブエリア側を前記配線基板側に向けて機械的かつ
    電気的に接続されており、前記配線基板の一主面におけ
    る前記半導体ペレットの一方の対辺の両側領域に入力信
    号線と出力信号線とがそれぞれ敷設され、前記配線基板
    の一主面における前記半導体ペレットの他方の対辺の両
    側領域に電源導体が敷設されている半導体装置であっ
    て、 前記半導体ペレットの前記アクティブエリアと反対側の
    主面に導体が被着されており、 前記導体は、前記配線基板における入力信号線敷設領域
    に敷設されたグランド導体、および、前記配線基板にお
    ける両電源導体敷設領域のそれぞれに敷設された各グラ
    ンド導体に電気的に接続されており、 前記入力信号線敷設領域に敷設されたグランド導体は、
    前記入力信号線の脇に敷設された入力側コプレーナ配線
    である ことを特徴とする半導体装置。
  2. 【請求項２】 配線基板の一主面に半導体ペレットがア
    クティブエリア側を前記配線基板側に向けて機械的かつ
    電気的に接続されており、前記配線基板の一主面におけ
    る前記半導体ペレットの一方の対辺の両側領域に入力信
    号線と出力信号線とがそれぞれ敷設され、前記配線基板
    の一主面における前記半導体ペレットの他方の対辺の両
    側領域に電源導体が敷設されている半導体装置であっ
    て、 前記半導体ペレットの前記アクティブエリアと反対側の
    主面に導体が被着されており、 前記導体は、前記配線基板における入力信号線敷設領域
    に敷設されたグランド導体、および、前記配線基板にお
    ける両電源導体敷設領域のそれぞれに敷設された各グラ
    ンド導体に電気的に接続されており、 前記電源導体敷設領域に敷設されたグランド導体は、前
    記電源導体の内部に形成された絶縁部に敷設されている
    ことを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 前記電源導体敷設領域に敷設されたグランド導体は、前
    記電源導体の内部に形成された絶縁部に敷設されている
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項２または３記載の半導体装置にお
    いて、 前記絶縁部のグランド導体は、前記半導体ペレットの前
    記電源導体に対向する辺と直交する方向に長くなるよう
    に敷設されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれか一に記載の半
    導体装置において、 前記導体は、前記配線基板の出力信号線敷設領域に敷設
    されたグランド導体に電気的に接続されていることを特
    徴とする半導体装置。
  6. 【請求項６】 配線基板の一主面に半導体ペレットがア
    クティブエリア側を前記配線基板側に向けて機械的かつ
    電気的に接続されており、前記配線基板の一主面におけ
    る前記半導体ペレットの一方の対辺の両側領域に入力信
    号線と出力信号線とがそれぞれ敷設され、前記配線基板
    の一主面における前記半導体ペレットの他方の対辺の両
    側領域に電源導体が敷設されている半導体装置であっ
    て、 前記半導体ペレットの前記アクティブエリアと反対側の
    主面に導体が被着されており、 前記導体は、前記配線基板における入力信号線敷設領域
    に敷設されたグランド導体、および、前記配線基板にお
    ける両電源導体敷設領域のそれぞれに敷設された各グラ
    ンド導体に電気的に接続されており、 前記導体は、前記配線基板の出力信号線敷設領域に敷設
    されたグランド導体に電気的に接続されており、 前記出力信号線敷設領域に敷設されたグランド導体は、
    前記出力信号線の脇に敷設された出力側コプレーナ配線
    であることを特徴とする半導体装置。
  7. 【請求項７】 請求項５記載の半導体装置において、前記出力信号線敷設領域に敷設されたグランド導体は、
    前記出力信号線の脇に敷設された出力側コプレーナ配線
    である ことを特徴とする半導体装置。
  8. 【請求項８】 請求項１乃至７のいずれか一に記載の半
    導体装置において、 前記導体は、各グランド導体に複数本のワイヤによって
    電気的に接続 されていることを特徴とする半導体装置。
  9. 【請求項９】 請求項１乃至８のいずれか一に記載の半
    導体装置において、１０ＧＨｚ以上の入出力信号を扱う
    ことができるように構成されていることを特徴とする半
    導体装置。
JP08995997A 1997-03-26 1997-03-26 半導体装置 Expired - Fee Related JP3494550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08995997A JP3494550B2 (ja) 1997-03-26 1997-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08995997A JP3494550B2 (ja) 1997-03-26 1997-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH10270483A JPH10270483A (ja) 1998-10-09
JP3494550B2 true JP3494550B2 (ja) 2004-02-09

Family

ID=13985236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08995997A Expired - Fee Related JP3494550B2 (ja) 1997-03-26 1997-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP3494550B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置

Also Published As

Publication number Publication date
JPH10270483A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
US5726489A (en) Film carrier semiconductor device
US7508054B2 (en) Semiconductor device and a method of manufacturing the same
US7239222B2 (en) High frequency circuit module
US6856007B2 (en) High-frequency chip packages
US5349317A (en) High frequency signal transmission tape
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US20040238857A1 (en) High frequency chip packages with connecting elements
US20050035448A1 (en) Chip package structure
JP3674780B2 (ja) 高周波半導体装置
EP1085573B1 (en) Method of decreasing the mutual inductance between bond wires in a high frequency amplifying circuit
JP3494550B2 (ja) 半導体装置
JP3492594B2 (ja) 半導体モジュール
JP2002009193A (ja) 半導体装置
JP3744828B2 (ja) 半導体装置
JPH09275145A (ja) 半導体装置
JP6952913B2 (ja) 半導体装置及びアンテナ装置
US6876084B2 (en) Chip package structure
JPH09148373A (ja) 無線通信モジュール
JP2538072B2 (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JPH09232470A (ja) 半導体装置
JP2882396B2 (ja) 半導体装置
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JP3568534B6 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees