TWI510798B - 通用型測試平台及其測試方法 - Google Patents

Description

通用型測試平台及其測試方法

本發明是有關於一種測試平台及其測試方法，且特別是有關於一種通用型測試平台及其測試方法。

目前晶片廠商在對某一類晶片進行出廠前測試時，可以通過搭建專門的測試電路來實現，但是對於在研發工作中同時需要使用多塊晶片的測試者來說，逐一搭建專門的測試電路進行晶片檢測的方法過於繁瑣，效率很低，因此急需一種操作簡便、能夠提高晶片的測試效率的測試裝置。

本發明提供一種通用型測試平台及其測試方法，可用於測試不同型號的控制器，有助於提高控制器的測試效率。

本發明提出一種通用型測試平台，包括主機、控制板、現場可編輯邏輯閘陣列板、多個第二連接埠、多個插座板以及多個NAND快閃記憶體。控制板電性連接至主機，且具有控制器以 及至少一多倍資料速率同步動態隨機存取記憶體以及多個第一連接埠。現場可編輯邏輯閘陣列板具有處理單元。這些第二連接埠成對設置於現場可編輯邏輯閘陣列板的相對兩側，且位於現場可編輯邏輯閘陣列板的其中一側的各個第二連接埠電性連接至對應的第一連接埠。各個插座板具有兩第三連接埠，並透過對應的前述兩第三連接埠電性連接至位於現場可編輯邏輯閘陣列板的另一側的任兩相鄰的第二連接埠。這些NAND快閃記憶體分別插接至這些插座板。

在本發明的一實施例中，上述的控制板還具有第一連接器，主機透過第一連接器電性連接至控制板。

在本發明的一實施例中，上述的第一連接埠包括多個第一測試連接埠以及第一訊號擷取連接埠。第二連接埠包括多個第二測試連接埠以及兩第二訊號擷取連接埠。第一測試連接埠與位於現場可編輯邏輯閘陣列板的其中一側的第二測試連接埠對應設置，且第一訊號擷取連接埠與位於現場可編輯邏輯閘陣列板的其中一側的第二訊號擷取連接埠對應設置。

在本發明的一實施例中，上述的第一訊號擷取連接埠與至少一多倍資料速率同步動態隨機存取記憶體電性連接。

在本發明的一實施例中，上述的第一連接埠還包括一第監控連接埠，第二連接埠還包括兩第二監控連接埠。第一監控連接埠與位於現場可編輯邏輯閘陣列板的其中一側的第二監控連接埠對應設置。

在本發明的一實施例中，上述的通用型測試平台更包括監控模組，電性連接至位於現場可編輯邏輯閘陣列板的另一側的第二監控連接埠，並透過位於現場可編輯邏輯閘陣列板的其中一側的第二監控連接埠以及第一監控連接埠而與控制板電性連接。

本發明提出一種通用型測試平台的測試方法，包括以下步驟。提供多個插座板。將多個NAND快閃記憶體電性連接至這些插座板。電性連接這些插座板與現場可編輯邏輯閘陣列板。電性連接現場可編輯邏輯閘陣列板與控制板。電性連接控制板與主機。利用主機發出指示訊號至控制板。透過控制板上的控制器將指示訊號轉換為控制訊號。將控制訊號寫入現場可編輯邏輯閘陣列板的處理單元，並透過處理單元將控制訊號分送至各個插座板，以測試各個插座板上的這些NAND快閃記憶體。

本發明提出一種通用型測試平台的測試方法，更包括以下步驟。電性連接監控模組與現場可編輯邏輯閘陣列板，並利用處理單元對控制訊號進行分析，且將控制訊號的分析結果顯示於監控模組。

本發明提出一種通用型測試平台的測試方法，更包括以下步驟。使各個插座板上的NAND快閃記憶體的測試結果顯示於監控模組，以與顯示於監控模組的控制訊號的分析結果進行比對。

基於上述，本發明的模組化的通用型測試平台及其測試方法可令測試者將待測試的控制器電性連接至控制板上，且將待測試的NAND快閃記憶體電性連接至於插座板上，並透過現場可 編輯邏輯閘陣列板電性連接控制板與插座板，以對多個插座板上的多個待測試的NAND快閃記憶體分別進行測試。相較於習知的測試裝置需針對不同型號的控制器逐一設計對應的線路配置，且將控制器與NAND快閃記憶體設置於同一塊電路板的技術架構而言，本實施例的模組化的通用型測試平台及其測試方法可有效提高控制器的測試效率，並大幅降低測試成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、20‧‧‧排線

100‧‧‧通用型測試平台

110‧‧‧主機

120‧‧‧控制板

121‧‧‧控制器

122‧‧‧多倍資料速率同步動態隨機存取記憶體

123‧‧‧第一連接埠

123a‧‧‧第一測試連接埠

123b‧‧‧第一訊號擷取連接埠

123c‧‧‧第一監控連接埠

124‧‧‧第一連接器

130‧‧‧現場可編輯邏輯閘陣列板

131‧‧‧處理單元

140、141‧‧‧第二連接埠

140a、141a‧‧‧第二測試連接埠

140b、141b‧‧‧第二訊號擷取連接埠

140c、141c‧‧‧第二監控連接埠

150‧‧‧插座板

151‧‧‧第三連接埠

152‧‧‧插接區

160‧‧‧NAND快閃記憶體

170‧‧‧監控模組

S1~S10‧‧‧步驟

圖1是本發明一實施例的測試平台的方塊圖。

圖2是圖1的測試平台的部分結構側視圖。

圖3是圖2的控制板的俯視圖。

圖4是圖2的現場可編輯邏輯閘陣列板的俯視圖。

圖5是圖2的插座板的俯視圖。

圖6是圖1的測試平台的測試方法的流程圖。

圖1是本發明一實施例的測試平台的方塊圖。圖2是圖1的測試平台的部分結構側視圖。圖3是圖2的控制板的俯視圖，為求清楚表示與便於說明，圖2示意地繪示出電性連接至現場可 編輯邏輯閘陣列板130的其中一個插座板150，並以虛線標示出被第二監控連接埠141c所遮擋的第二訊號擷取連接埠141b。請參考圖1至圖3，在本實施例中，通用型測試平台100包括主機110、控制板120、現場可編輯邏輯閘陣列板130、多個第二連接埠140與141、多個插座板150以及多個NAND快閃記憶體160，其中主機110可以是桌上型電腦或筆記型電腦，並可透過排線10連接到控制板120的第一連接器124，例如SATA或PCIe匯流排界面。

詳細而言，控制板120可具有控制器121、兩個多倍資料速率同步動態隨機存取記憶體(DDRx SDRAM)122以及多個第一連接埠123，其中控制器121例如是SSD控制器，且分別與多倍資料速率同步動態隨機存取記憶體122、第一連接埠123以及第一連接器124電性連接。因此，主機110可經由第一連接器124電性連接至控制器121，以與控制器121進行NAND快閃記憶體160的控制與存取。另一方面，多倍資料速率同步動態隨機存取記憶體122例如是雙倍資料速率同步動態隨機存取記憶體、三倍資料速率同步動態隨機存取記憶體、四倍資料速率同步動態隨機存取記憶體或更高倍數之資料速率同步動態隨機存取記憶體，本發明對此不加以限制。

圖4是圖2的現場可編輯邏輯閘陣列板的俯視圖。請參考圖2至圖4，現場可編輯邏輯閘陣列板130可作為控制板120與這些插座板150的連接媒介，其中成對設置於現場可編輯邏輯閘陣列板130的相對兩側的這些第二連接埠140與141即作為其 主要的連接介面。詳細而言，第一連接埠123可包括多個第一測試連接埠123a以及第一訊號擷取連接埠123b，而第二連接埠140可包括多個第二測試連接埠140a以及第二訊號擷取連接埠140b，其中第一測試連接埠123a與第二測試連接埠140a對應設置，且第一訊號擷取連接埠123b與第二訊號擷取連接埠140b對應設置。

相似地，第二連接埠141亦可包括多個第二測試連接埠141a以及第二訊號擷取連接埠141b，其中第二測試連接埠140a與141a成對設置於現場可編輯邏輯閘陣列板130的相對兩側，且第二訊號擷取連接埠140b與141b成對設置於現場可編輯邏輯閘陣列板130的相對兩側。此處，現場可編輯邏輯閘陣列板130中面向控制板120的這一側的各個第二測試連接埠140a會插接至對應的第一測試連接埠123a，而各個第二訊號擷取連接埠140b會插接至對應的第一訊號擷取連接埠123b，以電性連接現場可編輯邏輯閘陣列板130與控制板120。在未繪示的實施例中，亦可透過排線或其他適當的連接線來連接各個第二測試連接埠140a與對應的第一測試連接埠123a以及連接各個第二訊號擷取連接埠140b與對應的第一訊號擷取連接埠123b，本發明對此並不加以限制。

圖5是圖2的插座板的俯視圖。請參考圖1、圖2與圖5，各個插座板150可具有兩個第三連接埠151以及多個插接區(或稱插座)152，其中這些NAND快閃記憶體160分別插接至這些插接區152，且各個插座板150上的NAND快閃記憶體160皆位於第三連接埠151的同一側。由於NAND快閃記憶體160例如是可插 拔地組裝於插座板150上的插接區(或稱插座)152，因此在NAND快閃記憶體160受測結束後，其可輕易地自插接區(或稱插座)152拔除，無需解焊也不會有膠體殘留的問題產生，故可防止損傷NAND快閃記憶體160的結構。具體來說，各個插座板150是透過對應的兩個第三連接埠151插接至現場可編輯邏輯閘陣列板130中背向控制板120的這一側的任兩相鄰的第二測試連接埠141a，以使控制器121可透過第一測試連接埠123a、第二測試連接埠140a與141a以及第三連接埠151電性連接至各個插座板150上的NAND快閃記憶體160。並且，控制器121所發出的控制訊號可經由第一測試連接埠123a與第二測試連接埠140a傳送至現場可編輯邏輯閘陣列板130上的處理單元131，以進行訊號分析。

另一方面，第一訊號擷取連接埠123b會與各個多倍資料速率同步動態隨機存取記憶體122電性連接，藉以擷取各個多倍資料速率同步動態隨機存取記憶體122的時脈訊號。在本實施例中，第一連接埠123還包括第一監控連接埠123c，第二連接埠140還包括對應於第一監控連接埠123c而設置的第二監控連接埠140c，相似地，第二連接埠141還包括對應於第二監控連接埠140c而設置的第二監控連接埠141c。由於第一監控連接埠123c與現場可編輯邏輯閘陣列板130中面向監控板120的第二監控連接埠140c對應設置，因此在將第二監控連接埠140c插接至第一監控連接埠123c後，第一監控連接埠123c可透過第二監控連接埠140c而電性連接至第二監控連接埠141c，並透過第二監控連接埠141c 電性連接至監控模組170。此處，第二監控連接埠141c與監控模組170之間的電性連接例如是透過排線20以達成。換句話說，控制器121傳送至現場可編輯邏輯閘陣列板130上的處理單元131的控制訊號經分析後，可將其分析結果經由第二監控連接埠141c傳送至監控模組170並顯示於其上。此外，控制器121所發出的控制訊號亦會轉寫至處理單元131，再經由處理單元131快速地透過第二測試連接埠141a分送至各個插座板150(如圖1與圖2所示)，以對各個插座板150上的NAND快閃記憶體160進行測試。對NAND快閃記憶體160進行測試後的測試結果會先回傳至現場可編輯邏輯閘陣列板130，再經由第二監控連接埠141c傳送至監控模組170並顯示於其上。因此，測試者可在監控模組170同時觀察到控制器121所發出的控制訊號的分析結果以及NAND快閃記憶體160的測試結果，以便於進行比對並分析靭體設計的準確性，或者是在必要時進行除錯的動作。

簡言之，模組化的通用型測試平台100的設計，可令測試者將待測試的控制器121電性連接至控制板120上，且將待測試的NAND快閃記憶體160電性連接至於插座板150上，並透過現場可編輯邏輯閘陣列板130電性連接控制板120與插座板150，以對多個插座板150上的多個待測試的NAND快閃記憶體160分別進行測試。相較於習知的測試裝置需針對不同型號的控制器逐一設計對應的線路配置，且將控制器與NAND快閃記憶體設置於同一塊電路板的技術架構而言，本實施例的模組化的通用型測試 平台100可有效提高控制器121的測試效率，並大幅降低測試成本。

圖6是圖1的測試平台的測試方法的流程圖。請參考圖6並配合上述圖式，通用型測試平台100的測試方法需先進行步驟S1與S2，提供插座板150，並將多個NAND快閃記憶體160分別電性連接至插座板150。接著，進行步驟S3，電性連接插座板150與現場可編輯邏輯閘陣列板130。接著，進行步驟S4，電性連接現場可編輯邏輯閘陣列板130與控制板120。接著，進行步驟S5，電性連接控制板120與主機110。接著，進行步驟S6，電性連接監控模組170與現場可編輯邏輯閘陣列板130。接著，進行步驟S7，利用主機110發出指示訊號至控制板120的控制器121，並透過控制器121將指示訊號轉換為控制訊號。接著，進行步驟S8，將控制訊號寫入現場可編輯邏輯閘陣列板130的處理單元131，並透過處理單元131將控制訊號分送至各個插座板150，以測試各個插座板150上的NAND快閃記憶體160。在進行步驟S8的同時，進行步驟S9，利用處理單元131對控制訊號進行分析，並將控制訊號的分析結果顯示於監控模組170。最後，在步驟S10中，使各個插座板150上的NAND快閃記憶體160的測試結果顯示於監控模組170，以與顯示於監控模組170的控制訊號的分析結果進行比對。

綜上所述，本發明的模組化的通用型測試平台及其測試方法可令測試者將待測試的控制器電性連接至控制板上，且將待 測試的NAND快閃記憶體電性連接至於插座板上，並透過現場可編輯邏輯閘陣列板電性連接控制板與插座板，以對多個插座板上的多個待測試的NAND快閃記憶體分別進行測試。相較於習知的測試裝置需針對不同型號的控制器逐一設計對應的線路配置，且將控制器與NAND快閃記憶體設置於同一塊電路板的技術架構而言，本實施例的模組化的通用型測試平台及其測試方法可有效提高控制器的測試效率，並大幅降低測試成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20‧‧‧排線

100‧‧‧通用型測試平台

110‧‧‧主機

120‧‧‧控制板

130‧‧‧現場可編輯邏輯閘陣列板

150‧‧‧插座板

170‧‧‧監控模組

Claims (8)

1. 一種通用型測試平台包括：一主機；一控制板，電性連接至該主機，該控制板具有一控制器以及至少一多倍資料速率同步動態隨機存取記憶體以及多個第一連接埠，該些第一連接埠包括多個第一測試連接埠以及一第一訊號擷取連接埠；一現場可編輯邏輯閘陣列板，具有一處理單元；多個第二連接埠，成對設置於該現場可編輯邏輯閘陣列板的相對兩側，且位於該現場可編輯邏輯閘陣列板的其中一側的各該第二連接埠電性連接至對應的該第一連接埠，該些第二連接埠包括多個第二測試連接埠以及兩第二訊號擷取連接埠，其中該些第一測試連接埠與位於該現場可編輯邏輯閘陣列板的其中一側的該些第二測試連接埠對應設置，且該第一訊號擷取連接埠與位於該現場可編輯邏輯閘陣列板的其中一側的該第二訊號擷取連接埠對應設置；以及多個插座板，具有兩第三連接埠，各該插座板透過對應的該兩第三連接埠電性連接至位於該現場可編輯邏輯閘陣列板的另一側的任兩相鄰的該些第二連接埠；以及多個NAND快閃記憶體，分別插接至該些插座板。
2. 如申請專利範圍第1項所述的通用型測試平台，其中該控制板還具有一第一連接器，該主機透過該第一連接器電性連接至 該控制板。
3. 如申請專利範圍第1項所述的通用型測試平台，其中該第一訊號擷取連接埠與該至少一多倍資料速率同步動態隨機存取記憶體電性連接。
4. 如申請專利範圍第1項所述的通用型測試平台，其中該些第一連接埠還包括一第一監控連接埠，該些第二連接埠還包括兩第二監控連接埠，該第一監控連接埠與位於該現場可編輯邏輯閘陣列板的其中一側的該第二監控連接埠對應設置。
5. 如申請專利範圍第4項所述的通用型測試平台，更包括：一監控模組，電性連接至位於該現場可編輯邏輯閘陣列板的另一側的該第二監控連接埠，並透過位於該現場可編輯邏輯閘陣列板的其中一側的該第二監控連接埠以及該第一監控連接埠而與該控制板電性連接。
6. 一種通用型測試平台的測試方法，包括：提供多個插座板；將多個NAND快閃記憶體分別電性連接至該些插座板；電性連接該些插座板與一現場可編輯邏輯閘陣列板；電性連接該現場可編輯邏輯閘陣列板與一控制板；電性連接該控制板與一主機；利用該主機發出一指示訊號至該控制板；透過該控制板上的一控制器將該指示訊號轉換為一控制訊號；以及 將該控制訊號寫入該現場可編輯邏輯閘陣列板的一處理單元，並透過該處理單元將該控制訊號分送至各該插座板，以測試各該插座板上的該些NAND快閃記憶體。
7. 如申請專利範圍第6項所述的通用型測試平台的測試方法，更包括：電性連接一監控模組與該現場可編輯邏輯閘陣列板，並利用該處理單元對該控制訊號進行分析，且將該控制訊號的分析結果顯示於該監控模組。
8. 如申請專利範圍第7項所述的通用型測試平台的測試方法，更包括：使各該插座板上的該些NAND快閃記憶體的測試結果顯示於該監控模組，以與顯示於該監控模組的控制訊號的分析結果進行比對。