TWI509977B - 超低功率振盪器 - Google Patents

超低功率振盪器 Download PDF

Info

Publication number
TWI509977B
TWI509977B TW100119061A TW100119061A TWI509977B TW I509977 B TWI509977 B TW I509977B TW 100119061 A TW100119061 A TW 100119061A TW 100119061 A TW100119061 A TW 100119061A TW I509977 B TWI509977 B TW I509977B
Authority
TW
Taiwan
Prior art keywords
bias
current
transistor
signal
generator
Prior art date
Application number
TW100119061A
Other languages
English (en)
Other versions
TW201223131A (en
Inventor
Bal S Sandhu
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201223131A publication Critical patent/TW201223131A/zh
Application granted granted Critical
Publication of TWI509977B publication Critical patent/TWI509977B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

超低功率振盪器
本發明係關於經組態以產生輸出頻率訊號的資料處理裝置。更特定而言，本發明係關於經組態以消耗非常小的功率的此類振盪器。
在資料處理裝置的領域中，習知者為提供一振盪器以產生具有特性頻率的輸出頻率訊號。舉例而言，典型的實施為一序列的具有最後一個反相器至第一個反相器的輸入之回授路徑之奇數個反相器。在此一環型振盪器中，已知為：輸入頻率FOSC 係由FOSC =i/(C.ΔV.N)來給定，其中N係反相器階數之數目，ΔV係電壓擺幅，C係負載，及i係由環型振盪器汲取的驅動電流。從而，由環型振盪器產生的訊號之輸出頻率係由適當的驅動電流之供應來控制。
然而當用於積體電路製造的製程技術變為更小時，此類裝置的實施會產生問題。此係由於在「次奈米」製程技術(低於100nm的製程節點)中，MOS裝置的增益和洩露係如此高，以使得具有數個反相器級的傳統的環型振盪器變為不實際。舉例而言，在20nm製程節點處所產生的15級環型振盪器在11GHz執行，及消耗數個mA的電流。不僅是：輸出頻率對於一般的實施目的為不實際地高，而所汲取的另外的電流亦為非所欲地高，特別係在低功率(例如行動)裝置中所提供的積體電路的情況中。
先前所提供的振盪器設計可描述於：“Frequency Synthesizer Design In CMOS”,Milan Savi,Miljan Nikoli,Dragia Milovanovi,FProc. 51st ETRAN Conference,Herceg Novi-Igalo,June 4-8,2007;“Design of a Ring-Oscillator with a Wide Tuning Range in 0.13 μm CMOS for the use in Global Navigation Satellite Systems”,S. Joeres,A. Kruth,O. Meike,G. Ordu,S. Sappok,R. Wunderlich and S. Heinen,Institute for Semiconductor Electronics,RWTH Aachen University,Germany;“A variable delay line PLL for CPU-coprocessor synchronization”,Johnson,M.G. and Hudson,E.L.,IEEE Journal of Solid-State Circuits,Oct. 1988,Vol. 23,No. 5,pp. 1218-1223;“An Ultra-Low-Power and Portable Digitally Controlled Oscillator for SoC Applications”,Duo Sheng;Ching-Che Chung;Chen-Yi Lee,IEEE Transactions on Circuits and Systems II: Express Briefs,Nov. 2007,Vol. 54,No. 11,pp. 954-958;and“Linear Current Starved Delay Element”,Goran S. Jovanoviand Mile K. Stojev,Faculty of Electronic Engineering,Beogradska 14,18000 Ni,Serbia and Montenegro。
所欲者為提供用於產生輸出頻率訊號的改進技術，特定地其在近代的(次奈米)製程節點處製造的積體電路中允許：產生在所使用的範圍中的頻率，而具有適度的功率消耗。
自一第一態樣中可檢視者，本發明提供：體現於在100nm下的製程節點處製造的積體電路中的頻率產生器，該頻率產生器包含：一電流限制式壓控振盪器，其經組態以：根據偏壓訊號的電壓，產生一輸出頻率訊號；及一自偏壓電流產生器，其組態以：產生該偏壓訊號，其中該自偏壓電流產生器包含：串聯連接的一第一電晶體和一第二電晶體，該偏壓訊號係從該第一電晶體和該第二電晶體之間的中點取出，及該第一和第二電晶體的個別閘極經連接以保持該第一和該第二電晶體於截止狀態，以使得該自偏壓電流產生器操作於深的次臨界狀態，及該偏壓訊號的電流係根據在該第一和第二電晶體中的漏電流。
電流限制式壓控振盪器經提供作為頻率產生元件，及被提供有一偏壓訊號，其電壓決定由該電流限制式壓控振盪器汲取的電流，及其輸出頻率訊號的頻率。本發明的發明人當製造技術到達更小的製程節點時可將其實現。MOS裝置的增加洩露(通常經認定為必需克服的不可避免之問題)實際上在提供低功率頻率產生器的情況中帶給系統設計者益處。從而，為了產生一偏壓訊號給足夠低的電流之電流限制式壓控振盪器，可提供能產生超低電流偏壓訊號的自偏壓電流產生器。
自偏壓電流產生器包含：串聯連接的一第一電晶體和一第二電晶體，其中該偏壓訊號係從其兩者的中點取出。特定而言，二個電晶體的個別閘極經連接以保持每一電晶體處於截止狀態。舉例而言，藉由將每個電晶體的源極和閘極耦合，該電晶體可維持在通常認定為全然地「關閉(off)」狀態。然而，本發明的發明人認為：由於在次奈米製程技術中的MOS裝置之增加增益和洩露，而避免此電晶體全然地關閉，小的洩露電流持續地流動，其可運用於電流限制式壓控振盪器的情況中。特定而言，本發明的技術的自偏壓電流產生器可運用：對電流限制式壓控振盪器，在二個關閉的電晶體之間的中點處產生該偏壓訊號。從而，此自偏壓電流產生器操作於深的次臨界狀態(例如實質上低於VT )，及所產生偏壓訊號的電流取決定於在該第一和第二電晶體中的漏電流。因此，事實上可運用MOS裝置的洩露(其在越來越小的製程節點中為增加)，以為了產生使得該電流限制式壓控振盪器操作在可使用的輸出頻率的所需要之超低電流。
根據在製造積體電路的特定製程節點，在該第一電晶體和第二電晶體的洩露電流(其決定：電流限制式壓控振盪器的該偏壓訊號之電流)可位於使得該電流限制式壓控振盪器以產生具有低於系統目標所要者的頻率之輸出頻率訊號之準位。因此，在一具體實施例中，頻率產生器包含：一電流乘法器，該電流乘法器經組態以從該自偏壓電流產生器接收該偏壓訊號，以將該偏壓訊號的該電流向上乘，以產生一增強的電流偏壓訊號，及提供該增強的電流偏壓訊號至該電流限制式壓控振盪器。從而，可產生一增強的電流偏壓訊號，其具有：大於由該自偏壓電流產生器產生的原始的偏壓訊號之電流的電流，及因而可使用以驅動該電流限制式壓控振盪器操作於適當較高的頻率。
該電流限制式壓控振盪器可經排置以：根據在二個部份所提供的偏壓訊號，產生其輸出頻率訊號，意即，在振盪器的個別的正及負偏壓輸入。在此具體實施例中，該電流乘法器可進一步經組態以：產生一鏡像的增強的電流偏壓訊號，及提供該增強的電流偏壓訊號和該鏡像的增強的電流偏壓訊號至該電流限制式壓控振盪器的個別的正及負偏壓輸入。
當在一些具體實施例中，其適合於：組態該頻率產生器以僅根據在該第一和第二電晶體中的洩露電流，產生該輸出頻率訊號，所欲者為：組態該頻率產生器以切換至操作於一不同的頻率範圍。從而，在一具體實施例中，該頻率產生器進一步包含：一另外的自偏壓電流產生器，其經組態以：產生一另外的偏壓訊號；及一多工器，其經組態以：從該自偏壓電流產生器接收該偏壓訊號，及從該另外的自偏壓電流產生器接收該另外的偏壓訊號，及該多工器進一步經組態以：根據一選擇訊號，輸出一選擇的偏壓訊號至該電流限制式壓控振盪器。此排置促使：組態該頻率產生器以根據該選擇訊號來控制，其係藉由選擇施加至來自在二個替代性的自偏壓電流產生器之間的電流限制式壓控振盪器之偏壓訊號。再者，此排置促使：在頻率產生器的二個頻率類型(frequency regime)之間切換，以非常平順地執行，而具有非常小的雜訊。
確實地，該組態可不限於僅在二種操作模式之間的之一選擇，及在一些具體實施例中，該頻率產生器進一步包含：至少一額外的另外的自偏壓電流產生器，其經組態以：產生至少一額外的另外的偏壓訊號。從而，該選擇訊號可控制一多工器以選擇該偏壓訊號以施用至來自在數個電流自偏壓電流產生器之間的電流限制式壓控振盪器，及從而選擇：電流限制式壓控振盪器可在其中操作的數個頻率類型之一者。
具有組態此一另外的自偏壓電流產生器的數種方式，而在一具體實施例中，該另一個自偏壓電流產生器包含：二個串聯連接的另外的電晶體，該另外的偏壓訊號係在該另外的電晶體之間的一另外的中點處產生，及該另外的電晶體的個別的閘極經連接以操作該另外的自偏壓電流產生器於強力的反轉狀態，以使得該另外的偏壓訊號之一電流大於該偏壓訊號的該電流，及以使得該輸出頻率訊號的頻率在回應於該另外的偏壓訊號相較於回應於該偏壓訊號為較大。從而，對比操作於深的次臨界狀態的該第一自偏壓電流產生器，該另外的自偏壓電流產生器經組態以：操作於強力的反轉狀態，因此提供另外的偏壓訊號，其相較於該偏壓訊號的電流具有更大的電流。此相對應地意指：由電流限制式壓控振盪器所產生的輸出頻率訊號的頻率相對應地為較大，及提供一第二、較高的頻率類型的該頻率產生器。可藉由排置另外的電晶體以使得其為閘極-汲極耦合，而例如提供：組態另外的自偏壓電流產生器以操作於強力的反轉狀態。
其可為下列情況：在另外的自偏壓電流產生器中，另外的電晶體需強於可在製程節點處提供的電晶體的最大尺寸，及從而在一具體實施例中，該另外的自偏壓電流鏡的該二個另外的電晶體之至少一者包含：經組態以提供一較長的通道長度電晶體的電晶體對。因此，在製程節點處的最大通道長度電晶體並不提供所需效能的情況中，二個另外的電晶體的至少一者可提供作為一電晶體對，其有效地加倍此電晶體的通道長度。
電流限制式壓控振盪器的特定組態可在不同的實施之間改變，而在一具體實施例中，該電流限制式壓控振盪器包含：複數個反相器，其中該等複數個反相器的每一反相器藉由依據該偏壓訊號來控制的偏壓電晶體，而連接至電壓供應軌。利用：藉由依據該偏壓訊號來控制的偏壓電晶體，連接電流限制式壓控振盪器的反相器至電壓供應軌(例如個別連接至VDD和VSS)，由每一反相器從該電壓供應軌汲取的電流受到限制，其係根據該偏壓訊號開啟偏壓電晶體的程度。
在此一具體實施例中，該偏壓電晶體包含：一供應側偏壓電晶體和一接地側偏壓電晶體，其中該供應側偏壓電晶體係根據該偏壓訊號來控制，及該接地側偏壓電晶體係由該偏壓訊號的鏡像版本來控制。從而，供應側偏壓電晶體控制該等反相器對該供應側電壓軌的連接(例如對VDD)，和接地側偏壓電晶體控制該等反相器對接地側電壓軌的連接(例如對VSS)。藉由提供該偏壓訊號的鏡像版本，提供對電流限制式壓控振盪器中的個別的偏壓的電晶體之對稱的控制排置，及振盪器的擺幅為相應地對稱。再者，以此方式從該供應側將該偏壓訊號鏡像至該接地側，來避免在系統中的暫態電流。
由該自偏壓電流產生器所產生的偏壓訊號之電流係根據在該第一和第二電晶體中的漏電流之情況意指：由電流限制式壓控振盪器產生的輸出頻率訊號的頻率可使用作為：在該第一和第二電晶體中流動的漏電流之數量的量測。有鑑於此，在一具體實施例中，該第一電晶體和該第二電晶體具有用於製程節點的最小氧化層厚度和最小通道長度。此者而後意指：所產生的輸出頻率訊號的頻率可使用以監控在積體電路的最小的通道長度電晶體的基線漏電流(例如具有用於製程節點的最小氧化層厚度和最小通道長度的此些者)。
作為盡力產生具有甚至更小的幾何尺寸的積體電路之部份，常見的是：在積體電路中的大部份的電晶體被提供有對製程節點為可能的最小尺寸。從而，在積體電路中的大部份的電晶體將一般地根據最小尺寸來調整尺寸，及當使用頻率產生器以監控漏電流時，而若監控的漏電流代表在積體電路中的大部份的電晶體為有利的。從而，在一具體實施例中，該第一和第二電晶體具有：類似於在該積體電路中的大部份電晶體來調整尺寸的氧化層厚度和通道長度。
舉例而言，當頻率產生器可經提供作為積體電路中的輸入-輸出區域的部份，一般在積體電路中的核心區域提供較大數量的電晶體，及在一具體實施例中，該頻率產生器形成該積體電路的輸入-輸出區域的部份，及該積體電路進一步包含：一核心區域，其中該第一電晶體和該第二電晶體具有：對應於核心區域電晶體的氧化層厚度和通道長度。從而，由頻率產生器產生的輸出頻率訊號之頻率可提供：發生在此些核心區域電晶體中的漏電流之指示，其係藉由下列情況之優點：該第一和第二電晶體調整尺寸以匹配此些核心區域電晶體。
反之，當提供另外的自偏壓產生器時，對在另外的自偏壓電流產生器中的另外的電晶體而言儘可能地與較低限制的製程節點不同係有利的，及在一些具體實施例中該等另外的電晶體具有該製程節點之最大尺寸的氧化層厚度和通道長度。類似地，對此些另外的電晶體之尺寸與在積體電路中的大部份的電晶體不同係有利的，及在一具體實施例中，該等另外的電晶體具有調整尺寸以大於在該積體電路中的大部份的電晶體之氣化層厚度和通道長度。
再者，當頻率產生器形成積體電路的輸入-輸出區域的部份，及該積體電路進一步包含：一核心區域，在一具體實施例中，另外的電晶體根據在輸入-輸出區域中提供的電晶體來調整尺寸。因此，在一具體實施例中，該頻率產生器形成該積體電路的輸入-輸出區域的部份，及該積體電路進一步包含：一核心區域，其中該另外的電晶體具有對應於輸入-輸出區域電晶體的氧化層厚度和通道長度。
製造該積體電路的特定製程節點可改變，例如在一些具體實施例中，該製程節點低於65nm，而在其它具體實施例該製程節點低於32nm。
若第一電晶體和第二電晶體較佳地匹配，在自偏壓電流產生器的配置中為有利的，及從而在一具體實施例中，該第一電晶體和該第二電晶體為相同類型的電晶體。特定而言，在一具體實施例中，該第一電晶體和該第二電晶體為PMOS電晶體。PMOS電晶體由於VDD的大電容為較佳的，其意指：PMOS電晶體的使用將在系統中產生較少的雜訊。在一具體實施例中，為了確保電晶體保持在其截止狀態，電晶體為源極-閘極耦合。
既定：輸出頻率訊號的頻率係根據提供至電流限制式壓控振盪器的偏壓訊號之電流，及由該自偏壓電流產生器產生的偏壓訊號的電流係根據在其電晶體中的漏電流，使用輸出頻率訊號以提供在電晶體中的漏電流之一指示係有利的。從而，在一具體實施例中，該頻率產生器進一步包含：一數位計數器，其經組態以：接收該輸出頻率訊號，及根據該輸出頻率訊號的轉換來增量；及一功率管理單元，其經組態以：在一預先決定的時間區段之前及在一預先決定的時間區段之後讀取該數位計數器，以決定一計數值。該計數值因此形成漏電流的數量測量，其接著可適當地使用於系統的另外的元件。
舉例而言，在一具體實施例中，該功率管理單元經組態以：根據該計數值執行系統控制操作。舉例而言，功率管理單元可經組態以：若漏電流被認為太高時，採取適當的動作，例如減少系統的操作電壓，以使得整體的功率消耗並不允許提升的太高。
自一第二態樣中可檢視者，本發明提供：在100nm下的製程節點處製造的積體電路中體現的頻率產生器，該頻率產生器包含：一電流限制式壓控振盪器構件，其用於根據偏壓訊號的電壓，產生一輸出頻率訊號；及一自偏壓電流產生器構件，其用於產生該偏壓訊號，其中該自偏壓電流產生器構件包含：串聯連接的一第一電晶體和一第二電晶體，該偏壓訊號係從該第一電晶體和該第二電晶體之間的中點取出，及該第一和第二電晶體的個別閘極經連接以保持該第一和該第二電晶體於截止狀態，以使得該自偏壓電流產生器構件操作於深的次臨界狀態，及該偏壓訊號的電流根據在該第一和第二電晶體中的漏電流。
自一第三態樣中可檢視者，本發明提供：在100nm下的製程節點處製造的積體電路體現的頻率產生器中產生一輸出頻率訊號的方法，該方法包含以下步驟：提供一自偏壓電流產生器，其經排置以產生一偏壓訊號，其中該自偏壓電流產生器包含：串聯連接的一第一電晶體和一第二電晶體，該偏壓訊號係從該第一電晶體和該第二電晶體之間的中點取出，及該第一和第二電晶體的個別閘極經連接以保持該第一和該第二電晶體於截止狀態；操作該自偏壓電流產生器於深的次臨界狀態，以產生該偏壓訊號，以使得該偏壓訊號的電流係根據在該第一和第二電晶體中的漏電流：及根據在電流限制式壓控振盪器中的該偏壓訊號的電壓，產生一輸出頻率訊號。
自一第四態樣中可檢視者，本發明提供：在100nm下的製程節點處製造的積體電路中體現的資料處理系統，該資料處理系統包含：根據第一態樣的一頻率產生器，及進一步包含：一另外的自偏壓電流產生器，其經組態以：產生一另外的偏壓訊號；及一多工器，其經組態以：從該自偏壓電流產生器接收該偏壓訊號，及從該另外的自偏壓電流產生器接收該另外的偏壓訊號，及該多工器進一步經組態以：根據一選擇訊號，輸出一選擇的偏壓訊號至該電流限制式壓控振盪器，其中該資料處理系統包含：一功率管理單元，其經組態以：根據該資料處理系統的操作狀態，產生該選擇訊號。
第1圖示意性地示例說明：在一具體實施例中的頻率產生器。該頻率產生包含：一自偏壓電流產生器110和電流限制式壓控振盪器120。該自偏壓電流產生器110包含：二個PMOS電晶體112、114，其為源極-閘極耦合，以使得二個電晶體112和114維持於截止狀態。從而，該自偏壓電流產生器操作於深的次臨界狀態，其中正規地電晶體二者完全地關閉。然而，所示例說明的頻率產生器100體現於在「次奈米(sub-nanometer)」製程節點處製造的積體電路。更為特定而言，以CMOS 20nm製程製造的積體電路。從而，完全地關閉在此製程節點上的電晶體係不可能的，及即使當維持在其截止狀態，漏電流ILEAK 則持續。此漏電流的確實準位將根據積體電路維持的環境條件，特別係其溫度。在該自偏壓電流產生器110中的該第一電晶體112和該第二電晶體114之間的中點節點可使用以提供一偏壓訊號VBIAS 。
電流限制式壓控振盪器120包含：一系列的反相器122，其串接在一起，及具有：從最後一個反相器的輸出導引返回至第一個反相器的輸入之回授路徑。注意到：僅二個反相器(在鏈中的第一者和最後一者)明確地顯示，省略中間的反相器以達清楚說明之目的。電流限制式壓控振盪器產生一輸出頻率訊號FOSC 。振盪器的「電流飢餓(current starvation)」藉由提供供應側偏壓電晶體130和接地側偏壓電晶體132來排置。個別的偏置電壓VPBIAS和VNBIAS控制此些偏壓電晶體，以使得可由反相器122汲取的電流受到限制，因此相應地限制振盪器120的振盪之頻率。雖然原理上偏壓訊號VBIAS 可直接地提供至電流限制式壓控振盪器120的一側上的偏壓電晶體(例如提供至供應側偏壓電晶體130)，在一典型的實施中，所欲者為在將其施加至電流限制式壓控振盪器之前，增加此偏壓訊號的電流，如於後文中更為詳細地描述。
第2圖示意性地示例說明：在一具體實施例中的該偏壓訊號的電流之增進。所示例說明的頻率產生器150包含：一自偏壓電流產生器160(其可類似於在第1圖中的自偏壓電流產生器來組態)、一電流乘法器170、電流限制式壓控振盪器180(類似示例說明於第1圖的電流限制式壓控振盪器120來組態)。該電流乘法器170經組態以：從該自偏壓電流產生器160中接收偏壓訊號VBIAS ，及將偏壓訊號的電流向上乘以因子k，以產生具有增強的電流ILEAK *k之增強的電流偏壓訊號VBIAS 。此增強的電流偏壓訊號而後提供至電流限制式壓控振盪器180，典型地在如正偏壓訊號VPBIAS 和負偏壓訊號VNBIAS 的二個部份，其有效地操作為一電流至頻率轉換器，以產生輸出頻率訊號FOSC 。
根據系統需求，可有利地組態該頻率產生器以能夠在多於一個頻率類型中產生一輸出頻率訊號。從而，在例如示例說明於第3圖中的具體實施例中，可提供多於一個的自偏壓電流源。在第3圖中，顯示二個自偏壓電流源200、210，而如同在圖式中所註記者，亦可提供另外的自偏壓電流源。由每一自偏壓電流源產生的偏壓訊號提供輸入至多工器220，其根據其選擇訊號SEL而選擇此些輸入的一者。所選擇的偏壓訊號VBIAS 而後提供至電流限制式壓控振盪器230，如前文參照第1圖所描述者。電流限制式壓控振盪器230可由訊號OSC_EN來致能。
第4圖示意性地更為詳細示例說明：頻率產生器300的組態，其經組態以根據一選擇訊號SEL在二個頻率類型之間切換。一般而言，頻率產生器300包含：一第一自偏電流產生器310、一第二自偏壓電流產生器320、一電流乘法器330、電流限制式壓控振盪器340、及一多工器350。將可理解到：在此具體實施例中該第一自偏電流產生器310和該第二自偏壓電流產生器320個別地作用為第一和第二自偏壓電流鏡，其藉由它們的連接連至PMOS電晶體332。
該第一自偏壓電流鏡310包含：一第一PMOS電晶體312和一第二PMOS電晶體314。PMOS電晶體312、314的每一者將它們的井連接至VDD以避免閂鎖效應(latchup)。每個PMOS電晶體312、314的閘極耦合至其個別的源極，以使得每一電晶體維持於截止狀態。雖然此正規地意指：PMOS電晶體312、314永遠地關閉，此些電晶體形成在低於100nm的製程節點處製造的積體電路的部份(特定地所示例說明的電路體現於以CMOS 20nm製程製造的積體電路中)的事實意指：漏電流將無可避免地總是流過此些電晶體。該自偏壓電流鏡310利用此事實，操作於深的次臨界狀態，其具有來自在該第一電晶體312和該第二電晶體314之間的中點取出的偏壓訊號VB1。VB1提供一輸出至多工器350。
該第二自偏壓電流鏡320產生一第二偏壓訊號VB2。此自偏壓電流鏡亦包含：PMOS電晶體，而PMOS電晶體322、324、326其個別的閘極連至其汲極，以使得自偏壓電流鏡320操作於強力的反轉狀態，及偏壓訊號VB2的電流顯著地大於VB1的電流。當在自偏壓電流鏡310中的PMOS電晶體312、314對在製造積體電路所在的製程節點為最小尺寸，在自偏壓電流鏡320中的PMOS電晶體322、324、326對製程節點為最大尺寸。確實地，為了要減少自偏壓電流鏡320的VSS側的製造變動，提供一對PMOS電晶體324、326，其有效地提供雙倍的通道長度電晶體。PMOS電晶體322、324、326的井亦連接至VDD以避免閂鎖效應。偏壓訊號VB2提供其它的輸入至多工器350。
根據頻率產生器300應操作的頻率類型，該選擇訊號SEL驅使多工器350以選擇輸入偏壓訊號VB1和VB2的一者，以控制電流限制式壓控振盪器340的操作。因此，多工器350的輸出耦合至電流乘法器330，以為了提供適當的電流準位以供所需頻率的產生。電流乘法器330包含：一PMOS電晶體332和一NMOS電晶體334。此些電晶體的閘極個別地耦合至電流限制式壓控振盪器340的VPBIAS和VNBIAS輸入。PMOS電晶體332的井連接至VDD，及NMOS電晶體334的井連接至VSS，以避免閂鎖效應。
此排置(特定地提供對在電流限制式壓控振盪器鏈中的反相器產生一恆定電流之自偏壓電流源)提供：一頻率產生器，其可產生在多於一個頻率類型的輸出頻率訊號，然而平靜地執行(具有低雜訊)及消耗非常低的功率。再者，此排置促使振盪器在頻率間快速地及平滑地切換，而不引起在功率供應上的不希望的「異常(glitches)」。當充電和放電振盪器的輸出電容係由一恆定電流來驅動，該振盪器特別平靜地執行(例如無雜訊地)和使用非常低的功率。此使得這類的振盪器非常適合於行動功率管理系統、電荷幫浦、連續的近似ADC和VI轉換器、或溫度感測器。
第5圖示例說明：顯示於第4圖中的頻率產生器的切換。在此實例中，振盪器初始地2MHz處運作。在一些特定的時間之後(在所顯示的時間尺度上約15μs處)，設置頻率選擇訊號，其使得振盪器從~2MHz操作切換至~200kHz操作。換言之，由多工器350選擇的偏壓訊號從VB2(低功率操作)改變至VB1(超低功率操作)。亦注意到：從2MHz操作至200kHz操作的非常平順的轉換，其實質上不具有耦合雜訊。舉例而言，該頻率選擇訊號可由一控制系統或一感測器提供，以通知該振盪器以開始在超低功率模式下運作地較慢。其意指：當使用該輸出頻率訊號的電路到達所欲操作狀態時，或當系統的電流活動為低時會發生，故該振盪器切換至其超低功率模式以節省在電池上的功率消耗。
第6圖示意性示例說明：頻率產生器可如何用於一系統中，其中漏電流的測量可使用以控制系統的部份。漏電流源400提供一漏電流至一電流轉頻率產生器405，其轉換漏電流為輸出頻率訊號FOSC 。應可理解到：漏電流源400和電流轉頻率產生器405一同形成頻率產生器(虛線430)，如同前文所描述者。輸出頻率訊號FOSC 提供至一計數器410，其經組態以：根據FOSC 的轉換來增量。計數器410經組態以：在功率管理控制器415的控制下開始計數和停止計數。從而，藉由促使該計數器410在一預定的時間區段計數，該功率管理控制器415可從計數器410接收一計數值，其對應於FOSC 訊號的頻率及因而代表漏電流。因此，根據由該計數器410提供的計數值，該功率管理控制器415可採取適當的動作，例如使得在系統中的供應電壓VDD若在漏電流提升得太高時為減少。該(數位)功率管理控制器415可藉傳送訊號至(類比)電壓控制器420來達成。反之，若漏電流經決定為低於一預先決定的臨界值，該功率管理控制器可允許該電壓控制器以增加供應電壓。亦可考慮其它功率相關的動作，例如開啟/關閉非必要的元件、或改變操作模式。
漏電流特定地隨溫度而變化。第7圖顯示：由振盪器汲取的電流及其相對的頻率FOSC 隨著溫度的演化(在從-40度C至+120度C的範圍)，參照第4圖所討論的具體實施例，其係當操作在200kHz的類型和具有VDD=0.9V。在30度C的工作溫度，可發現振盪器的頻率略高於200kHz，及所汲取的平均電流剛好超過600nA。即使當此頻率產生器切換至2MHz，典型的所汲取的電流依然處於非常低的功率類型，其約為2.5μA。
應可注意到：此設計並不限於此些特定的頻率類型(200kHz和2MHz)，及可輕易地調整至其它頻率，而依然保持非常低功率和平靜操作的有利特性。舉例而言，所描述的具體實施例可調整至32 kHz，而具有100nA汲取的平均電流。
第8圖示意性地示例說明：在CMOS 20nm製程中製造的積體電路500。積體電路500包含：一核心區域510、及一輸入-輸出(I/O)區域520。在核心區域510內的電晶體(例如實例示例說明的電晶體530)大部份調整尺寸以具有製程節點的最小氧化層厚度和最小通道長度。該I/O區域520包含：一頻率產生器540、一功率管理單元550、及一電壓控制器560。該頻率產生器540、功率管理單元550、及電壓控制器560如同參照第6圖所描述者來操作(注意到：在第6圖中的計數器410形成功率管理單元550的部分)。根據由該頻率產生器540提供的輸出頻率訊號FOSC ，該功率管理單元550可執行系統控制操作，例如直接地傳送訊號至該核心區域中的元件(例如至切換模式的操作)，及傳送訊號至電壓控制器560以如所要求者調適供應至系統的一些或所有者的電壓。
雖然本發明的特定具體實施例已在此描述，顯然地本發明並不受此限制，且可在本發明的範圍之內作出許多修正和增加。舉例而言，接續的附屬項的特徵和獨立項的特徵形成各種組合，而不偏離本發明的範圍。
100．．．頻率產生器
110．．．自偏壓電流產生器
112．．．PMOS電晶體
114．．．PMOS電晶體
120．．．電流限制式壓控振盪器
122．．．反相器
130．．．供應側偏壓電晶體
132．．．接地側偏壓電晶體
150．．．頻率產生器
160．．．自偏壓電流產生器
170．．．電流乘法器
180．．．電流限制式壓控振盪器
200．．．自偏壓電流
210．．．自偏壓電流
220．．．多工器
230．．．電流限制式壓控振盪器
300．．．頻率產生器
310．．．第一自偏電流產生器
312．．．第一PMOS電晶體
314．．．第二PMOS電晶體
320．．．第二自偏壓電流產生器
322．．．PMOS電晶體
324．．．PMOS電晶體
326．．．PMOS電晶體
330．．．電流乘法器
332．．．PMOS電晶體
334．．．NMOS電晶體
340．．．電流限制式壓控振盪器
350．．．多工器
400．．．漏電流源
405．．．電流轉頻率產生器
410．．．計數器
415．．．功率管理控制器
420．．．電壓控制器
430．．．虛線
500．．．積體電路
510．．．核心區域
520．．．輸入-輸出(I/O)區域
530．．．電晶體
540．．．頻率產生器
550．．．功率管理單元
560．．．電壓控制器
本發明將僅藉由實例的方式進一步地參照如示例說明於隨附圖式中的具體實施例來描述，其中：
第1圖示意性地示例說明在一具體實施例中的頻率產生器。
第2圖示意性地示例說明在一具體實施例中包含一電流乘法器的頻率產生器。
第3圖示意性地示例說明在一具體實施例中包含多於一個自偏壓電流源的頻率產生器，及根據一選擇訊號的用於電流限制式壓控振盪器的偏壓訊號之選擇。
第4圖示意性地更為詳細地示例說明：在一具體實施例中的頻率產生器，其中用於電流限制式壓控振盪器的偏壓訊號可由在由二個自偏壓電流鏡提供的偏壓訊號之間選擇。
第5圖示例說明：例如示意性地示例說明於第4圖者的頻率產生器的頻率切換。
第6圖示意性地示例說明：在功率管理內文中頻率產生器的使用。
第7圖示例說明在一具體實施例中由振盪器汲取的平均電流及其振盪頻率隨著溫度的演化。
第8圖示意性地示例說明：在一具體實施例中包含一核心區域和輸入-輸出區域的積體電路。
100．．．頻率產生器
110．．．自偏壓電流產生器
112．．．PMOS電晶體
114．．．PMOS電晶體
120．．．電流限制式壓控振盪器
122．．．反相器
130．．．供應側偏壓電晶體
132．．．接地側偏壓電晶體

Claims (25)

  1. 一種在低於100nm以下的一製程節點處製造的一積體電路中體現的頻率產生器，其包含：一電流限制式壓控振盪器(current starved oscillator)，其經組態以：根據一偏壓訊號的一電壓，產生一輸出頻率訊號；及一自偏壓電流產生器，其經組態以：產生該偏壓訊號，其中該自偏壓電流產生器包含：串聯連接的一第一電晶體和一第二電晶體，該偏壓訊號係從該第一電晶體和該第二電晶體之間的一中點取出，及該第一和第二電晶體的個別閘極經連接以保持該第一和該第二電晶體於一截止狀態，以使得該自偏壓電流產生器操作於一深的次臨界狀態，及該偏壓訊號的一電流係根據在該第一和第二電晶體中的一漏電流。
  2. 如申請專利範圍第1項所述之頻率產生器，進一步包含：一電流乘法器，該電流乘法器經組態以從該自偏壓電流產生器接收該偏壓訊號，以將該偏壓訊號的該電流向上乘，以產生一增強的電流偏壓訊號，及提供該增強的電流偏壓訊號至該電流限制式壓控振盪器。
  3. 如申請專利範圍第2項所述之頻率產生器，其中該電流乘法器可進一步經組態以：產生一鏡像的增強的電流偏壓訊號，及提供該增強的電流偏壓訊號和該鏡像的增強的電流偏壓訊號至該電流限制式壓控振盪器的個別的正及負偏壓輸入。
  4. 如申請專利範圍第1項所述之頻率產生器，進一步包含：一另外的自偏壓電流產生器，其經組態以：產生一另外的偏壓訊號；及一多工器，其經組態以：從該自偏壓電流產生器接收該偏壓訊號，及從該另外的自偏壓電流產生器接收該另外的偏壓訊號，及該多工器進一步經組態以：根據一選擇訊號，輸出一選擇的偏壓訊號至該電流限制式壓控振盪器。
  5. 如申請專利範圍第4項所述之頻率產生器，進一步包含：至少一額外的另外的自偏壓電流產生器，其經組態以：產生至少一額外的另外的偏壓訊號。
  6. 如申請專利範圍第4項所述之頻率產生器，其中該另外的自偏壓電流產生器包含：二個串聯連接的另外的電晶體，該另外的偏壓訊號在該另外的電晶體之間的一另外的中點處產生，及該另外的電晶體的個別的閘極經連接以操作該另外的自偏壓電流產生器於一強力的反轉狀態，以使得該另外的偏壓訊號之一電流大於該偏壓訊號的該電流，及以使得該輸出頻率訊號的頻率在回應於該另外的偏壓訊號相較於回應於該偏壓訊號為較大。
  7. 如申請專利範圍第1項所述之頻率產生器，其中該另外的自偏壓電流產生器的該二個另外的電晶體的至少一者包含：一電晶體對，其經組態以提供一較長的通道長度電晶體。
  8. 如申請專利範圍第1項所述之頻率產生器，其中該電流限制式壓控振盪器包含：複數個反相器，其中該等複數個反相器的每一反相器藉由根據該偏壓訊號控制的偏壓電晶體而連接至電壓供應軌。
  9. 如申請專利範圍第8項所述之頻率產生器，其中該偏壓電晶體包含：一供應側偏壓電晶體和一接地側偏壓電晶體，其中該供應側偏壓電晶體係根據該偏壓訊號來控制，及該接地側偏壓電晶體係由該偏壓訊號的一鏡像版本來控制。
  10. 如申請專利範圍第1項所述之頻率產生器，其中該第一電晶體和該第二電晶體具有對該製程節點的一最小氧化層厚度和一最小通道長度。
  11. 如申請專利範圍第1項所述之頻率產生器，其中該第一電晶體和該第二電晶體具有：類似在該積體電路中的大部份的電晶體而調整尺寸的一氣化層厚度和一通道長度。
  12. 如申請專利範圍第1項所述之頻率產生器，其中該頻率產生器形成該積體電路的一輸入-輸出區域的部份，及該積體電路進一步包含：一核心區域，其中該第一電晶體和該第二電晶體具有：對應於核心區域電晶體的一氧化層厚度和一通道長度。
  13. 如申請專利範圍第6項所述之頻率產生器，其中該等另外的電晶體具有：對該製程節點為最大尺寸的一氧化層厚度和一通道長度。
  14. 如申請專利範圍第6項所述之頻率產生器，其中該等另外的電晶體具有：調整尺寸以大於在該積體電路中的大部份的電晶體之一氧化層厚度和一通道長度。
  15. 如申請專利範圍第6項所述之頻率產生器，其中該頻率產生器形成該積體電路的一輸入-輸出區域的部份，及該積體電路進一步包含：一核心區域，其中該等另外的電晶體具有：對應於輸入-輸出區域電晶體的一氧化層厚度和一通道長度。
  16. 如申請專利範圍第1項所述之頻率產生器，其中該製程節點低於65nm。
  17. 如申請專利範圍第1項所述之頻率產生器，其中該製程節點低於32nm。
  18. 如申請專利範圍第1項所述之頻率產生器，其中該第一電晶體和該第二電晶體係相同類型的電晶體。
  19. 如申請專利範圍第18項所述之頻率產生器，其中該第一電晶體和該第二電晶體係PMOS電晶體。
  20. 如申請專利範圍第19項所述之頻率產生器，其中該PMOS電晶體係源極-閘極耦合。
  21. 如申請專利範圍第1項所述之頻率產生器，進一步包含：一數位計數器，其經組態以：接收該輸出頻率訊號，及根據該輸出頻率訊號的轉換來增量；及一功率管理單元，其經組態以：在一預先決定的時間區段之前及在一預先決定的時間區段之後讀取該數位計數器，以決定一計數值。
  22. 如申請專利範圍第20項所述之頻率產生器，該功率管理單元經組態以：根據該計數值執行系統控制操作。
  23. 一種在低於100nm以下的一製程節點處製造的一積體電路中體現的頻率產生器，該頻率產生器包含：電流限制式壓控振盪器構件，其用以根據一偏壓訊號的一電壓，產生一輸出頻率訊號；自偏壓電流產生器構件，其用以產生該偏壓訊號，其中該自偏壓電流產生器構件包含：串聯連接的一第一電晶體和一第二電晶體，該偏壓訊號係從該第一電晶體和該第二電晶體之間的一中點取出，及該第一和第二電晶體的個別閘極經連接以保持該第一和該第二電晶體於一截止狀態，以使得該自偏壓電流產生器構件操作於一深的次臨界狀態，及該偏壓訊號的一電流係根據在該第一和第二電晶體中的一漏電流。
  24. 一種在低於100nm以下的一製程節點處製造的一積體電路體現的一頻率產生器中產生一輸出頻率訊號的方法，該方法包含以下步驟：提供一自偏壓電流產生器，其經排置以產生一偏壓訊號，其中該自偏壓電流產生器包含：串聯連接的一第一電晶體和一第二電晶體，該偏壓訊號係從該第一電晶體和該第二電晶體之間的一中點取出，及該第一和第二電晶體的個別閘極經連接以保持該第一和該第二電晶體於一截止狀態，操作該自偏壓電流產生器於一深的次臨界狀態以產生該偏壓訊號，以使得該偏壓訊號的一電流係根據在該第一和第二電晶體中的一漏電流；及根據在一電流限制式壓控振盪器中的該偏壓訊號的一電壓，產生一輸出頻率訊號。
  25. 一種在低於100nm以下的一製程節點處製造的一積體電路中體現的資料處理系統，該資料處理系統包含：如申請專利範圍第4項所述之頻率產生器，該資料處理系統包含：一功率管理單元，其經組態以：根據該資料處理系統的一操作狀態，產生該選擇訊號。
TW100119061A 2010-06-04 2011-05-31 超低功率振盪器 TWI509977B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35163910P 2010-06-04 2010-06-04

Publications (2)

Publication Number Publication Date
TW201223131A TW201223131A (en) 2012-06-01
TWI509977B true TWI509977B (zh) 2015-11-21

Family

ID=45064003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119061A TWI509977B (zh) 2010-06-04 2011-05-31 超低功率振盪器

Country Status (3)

Country Link
US (1) US8427245B2 (zh)
KR (1) KR101817067B1 (zh)
TW (1) TWI509977B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742856B2 (en) * 2011-11-04 2014-06-03 Broadcom Corporation Frequency synthesis using a ring oscillator
KR102074946B1 (ko) 2013-10-30 2020-02-07 삼성전자 주식회사 온도 보상 저전류 발진기 회로, 및 이를 포함하는 장치
US9425773B2 (en) * 2013-12-13 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Digital control ring oscillator and method of assembling same
US10394471B2 (en) * 2016-08-24 2019-08-27 Qualcomm Incorporated Adaptive power regulation methods and systems
GB201622029D0 (en) * 2016-12-22 2017-02-08 Nederlands Inst Voor Ecologie (Nioo-Knaw) See Scientia Terrae Vzw Nordic Semiconductor Asa Voltage sampling circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629650A (en) * 1996-01-29 1997-05-13 International Business Machines Corporation Self-biased phase-locked loop
WO2007031200A1 (de) * 2005-09-12 2007-03-22 Austriamicrosystems Ag Oszillatoranordnung und verfahren zum erzeugen eines periodischen signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563553A (en) * 1995-08-15 1996-10-08 Sigmatel Inc. Method and apparatus for a controlled oscillation that may be used in a phase locked loop
US7973612B2 (en) * 2009-04-26 2011-07-05 Qualcomm Incorporated Supply-regulated phase-locked loop (PLL) and method of using

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629650A (en) * 1996-01-29 1997-05-13 International Business Machines Corporation Self-biased phase-locked loop
WO2007031200A1 (de) * 2005-09-12 2007-03-22 Austriamicrosystems Ag Oszillatoranordnung und verfahren zum erzeugen eines periodischen signals

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Heungjun Jeon; Yong-Bin Kim; Minsu Choi, "Standby Leakage Power Reduction Technique for Nanoscale CMOS VLSI Systems," Instrumentation and Measurement, IEEE Transactions on , vol.59, no.5, pp.1127,1133, May 2010 *
Jovanović, Goran S., and M. Stojčev. "Linear Current Starved Delay Element." Proc. of ICEST (2005) *
Kyung Ki Kim; Yong-Bin Kim, "A Novel Adaptive Design Methodology for Minimum Leakage Power Considering PVT Variations on Nanoscale VLSI Systems," Very Large Scale Integration (VLSI) Systems, IEEE Transactions on , vol.17, no.4, pp.517,528, April 2009 *
Mizuno, H.; Ishibashi, K.; Shimura, T.; Hattori, T.; Narita, S.; Shiozawa, K.; Ikeda, S.; Uchiyama, K., "An 18-μA standby current 1.8-V, 200-MHz microprocessor with self-substrate-biased data-retention mode," Solid-State Circuits, IEEE Journal of , vol.34, no.11, pp.1492,1500, Nov 1999 *
Nomura, M.; Ikenaga, Y.; Takeda, K.; Nakazawa, Y.; Aimoto, Y.; Hagihara, Y., "Delay and power monitoring schemes for minimizing power consumption by means of supply and threshold voltage control in active and standby modes," Solid-State Circuits, IEEE Journal of , vol.41, no.4, pp.805,814, April 2006 *
Yu Pu; de Jesus Pineda de Gyvez, J.; Corporaal, H.; Yajun Ha, "Vt balancing and device sizing towards high yield of sub-threshold static logic gates," Low Power Electronics and Design (ISLPED), 2007 ACM/IEEE International Symposium on , vol., no., pp.355,358, 27-29 Aug. 2007 *

Also Published As

Publication number Publication date
TW201223131A (en) 2012-06-01
KR20110133434A (ko) 2011-12-12
US8427245B2 (en) 2013-04-23
US20110298550A1 (en) 2011-12-08
KR101817067B1 (ko) 2018-01-11

Similar Documents

Publication Publication Date Title
US8610509B2 (en) Flexible low current oscillator for multiphase operations
Jang et al. 5.8 A 4.7 nW 13.8 ppm/° C self-biased wakeup timer using a switched-resistor scheme
TWI509977B (zh) 超低功率振盪器
CN109845110B (zh) 用于补偿模拟和/或数字电路的pvt变化的补偿装置
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
Sikarwar et al. Design and analysis of CMOS ring oscillator using 45 nm technology
US7388442B2 (en) Digitally controlled oscillator for reduced power over process variations
JP3586172B2 (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
Esmaeelzadeh et al. 18.4 A 0.55 nW/0.5 V 32kHz crystal oscillator based on a DC-only sustaining amplifier for IoT
US8106715B1 (en) Low-power oscillator
US11043893B1 (en) Bias regulation system
US10771073B2 (en) Frequency synthesizer with dynamically selected level shifting of the oscillating output signal
US8358175B2 (en) Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
JP3597961B2 (ja) 半導体集積回路装置
Zhang et al. Process variation compensated voltage controlled ring oscillator with Subtraction-based Voltage Controlled Current Source
JP2011239226A (ja) 同期回路
Wei et al. Novel building blocks for PLL using complementary logic in 28nm UTBB-FDSOI technology
JP2013214960A (ja) 水晶発振回路及び水晶発振回路の制御方法
Liu et al. 1.8-V 10-GHz ring VCO design using 0.18-μm CMOS technology
CN114598300A (zh) 一种基于电容极板交换的无电阻张弛振荡器
US9479144B2 (en) Extended range ring oscillator using scalable feedback
Tiwari et al. 11GHz CMOS ring oscillator
Saini et al. Differential ring voltage controlled oscillator-A review
Wang et al. A 9-MHz Temperature Insensitive Hybrid Ring Oscillator for the On-Chip Clock
Tajalli et al. Wide-range dynamic power management in low-voltage low-power subthreshold SCL