TWI507098B - 可撓式電路板及其製作方法 - Google Patents

Description

可撓式電路板及其製作方法

本發明涉及一種可撓式電路板及其製作方法。

目前，多層軟板或軟硬結合板的多層板壓合、外層鑽孔之後，必須使用鍍銅的製程工藝，來使外層的銅箔與內層的銅箔線路導通。但對於局部露出內層的多層軟板的軟硬結合板而言，因為裸露出來的內層軟板表面的PI或LCP等高分子聚合物材料，其材料表面與電鍍工藝中的化銅層的結合力較弱，故在化學鍍銅製程中，容易產生藥水攻入化銅層底部，而產生***的水泡，甚至有部分化銅層會剝落而污染其他製程槽液的現象。

有鑒於此，有必要提供一種可解決上述問題的可撓式電路板的製作方法。

有鑒於此，還有必要提供一種可解決上述問題的可撓式電路板。

一種可撓式電路板，包括軟性電路基板，所述軟性電路板包括一基底層、形成於基底層的第一導電線路層、形成於第一導電線路層的第一覆蓋層；硬性電路基板，所述硬性電路板包括第一硬性基板，所述第一硬性基板部分壓合於所述第一覆蓋層，且所述軟性電路基板覆蓋有第一硬性基板的區域為硬性區域，所述軟性電路基板未被硬性基板覆蓋的區域為軟性區域；及高分子材料層，所述高分子材料層形成於所述軟性區域的第一覆蓋層上。

一種可撓式電路板的製作方法，包括步驟：提供一多層基板，所述多層電路基板包括基底層、形成於所述基底層上的第一導電線路層、形成於第一導電線路層上的第一覆蓋層及壓合於第一覆蓋層部分區域的第一硬性基板，其中，第一覆蓋層上覆蓋有所述第一硬性電路板的區域為硬性區域，所述第一覆蓋層未第一硬性電路板覆蓋的區域為軟性區域；在所述軟性區域對應的第一覆蓋層上形成一高分子導電層；在所述高分子導電層上形成一導體層；蝕刻掉覆蓋於所述高分子導電層上的導體層；及去除高分子導電層中導電材料的導電性，形成一高分子材料層，從而形成可撓式電路板。

與先前技術相比，本實施例中提供一種高分子導電層，所述高分子導電層中的高分子材料與所述化學鍍銅過程中的鈀粒子有良好的結合力，同時與第一覆蓋層和第二覆蓋層的絕緣材料也有良好的結合力，而將所述高分子導電層形成於軟性區域的第一覆蓋層和第二覆蓋層上，再進行化學鍍銅製程，則可以避免直接在第一覆蓋層和第二覆蓋層上進行化學鍍銅時出現藥水泡或者剝落而污染其他製程槽液。本發明所述可撓式電路板還可以適用於剛撓結合的電路板。

10‧‧‧可撓式電路板

11‧‧‧多層電路基板

12‧‧‧軟性電路基板

13‧‧‧硬性電路基板

110‧‧‧基底層

111‧‧‧第一導電線路層

112‧‧‧第二導電線路層

121‧‧‧第一覆蓋層

122‧‧‧第二覆蓋層

123‧‧‧第三銅箔層

124‧‧‧第四銅箔層

125‧‧‧通孔

126‧‧‧導通孔

101‧‧‧軟性區域

102‧‧‧硬性區域

131‧‧‧第一硬性基板

132‧‧‧第二硬性基板

133‧‧‧第三導電線路層

134‧‧‧第四導電線路層

140‧‧‧高分子導電層

141‧‧‧化銅層

142‧‧‧導體層

150‧‧‧高分子材料層

圖1係本實施例提供的多層電路基板的剖面示意圖。

圖2係在圖1中軟性區域的第一覆蓋層和第二覆蓋層上形成高分子導電層的剖面示意圖。

圖3係在圖2中多層電路基板上形成化銅層的剖面示意圖。

圖4係在圖3中的化銅層上形成導體層的剖面示意圖。

圖5係蝕刻圖4中的導體層形成第三導電線路層和第四導電線路層並露出所述高分子導電層的剖面示意圖。

圖6係取出圖5中高分子導電層的導電性並形成高分子材料層的剖面示意圖。

本發明實施例提供一種可撓式電路板10的製作方法，包括步驟：

第一步，請參閱圖1，提供一多層電路基板11。

本實施例中，所述多層電路基板11包括軟性電路板12和硬性電路基板13，所述軟性電路基板12包括基底層110、設置於基底層110相對兩側的第一導電線路層111和第二導電線路層112、以及分別形成該第一導電線路層111和第二導電線路層112上的第一覆蓋層121和第二覆蓋層122。所述硬性電路基板13包括第一硬性基板131和第二硬性基板132，所述第一硬性基板131和第二硬性基板132分別覆蓋於所述第一覆蓋層121和第二覆蓋層122，所述第一硬性基板131包括第三銅箔層123，且所述第三銅箔層123形成於所述第一硬性基板131遠離第一覆蓋層121一側，所述第二硬性基板132包括第四銅箔層124，且所述第四銅箔層124形成於所述第二硬性基板132遠離第二覆蓋層122一側。

所述第一硬性基板131和第二硬性基板132覆蓋於所述軟性電路基板12，且所述第一覆蓋層121和第二覆蓋層122未覆蓋所述硬性電路基板13的區域為軟性區域101，所述第一覆蓋層121和第二覆蓋層122覆蓋有所述硬性電路基板13的區域為硬性區域102。

所述多層電路基板11還包括一通孔，所述通孔依次貫穿第一硬性基板131、軟性電路基板12及第二硬性基板132。

可以理解，本實施例僅為本發明一個較優的實施例，所述多層電路基板11還可以包括多層導電線路層。

第二步，請參閱圖2，在所述軟性區域101的第一覆蓋層121和第二覆蓋層122上形成一高分子導電層140。

將導電高分子材料塗布於所述第一覆蓋層121和第二覆蓋層122，形成高分子導電層140。

本實施例中，所述第一覆蓋層121和第二覆蓋層122的材料為高分子聚合物材料。所述導電高分子材料可以採用德國賀氏公司的PEDOT：PSS、AGFA公司的transparent conductive inkjet ink:IJ-1005或者其他導電高分子聚合物材料。

第三步，請參閱圖3及圖4，在所述多層電路基板11上形成一導體層142。

在所述第三銅箔層123、第四銅箔層124、高分子導電層140及通孔125孔壁上進行化學鍍銅處理，形成一化銅層141。所述化學鍍銅處理通常也叫沉銅，是一種氧化還原反應，即先通過活化劑處理在第一覆蓋層121、第二覆蓋層122、通孔125孔壁和高分子導電層140上覆蓋一層活性的金屬鈀粒子，然後，以鈀粒子將銅離子還原為銅。

然後在所述化銅層141上進行電鍍，從而在所述第三銅箔層123、第四銅箔層124及高分子導電層140上形成導體層142，並在通孔125孔壁形成連續的導體層142以構成一導通孔126。

可以理解，在多層電路基板11中形成一所述導通孔126，用以連通所述軟性電路基板12和第一硬性基板131和第二硬性基板132。

第四步，請參閱圖5，蝕刻掉覆蓋於所述高分子導電層140上的導體層142，並形成第三導電線路層133和第四導電線路層134。

採用微影製程技術蝕刻所述導體層142形成第三導電線路層133和第四導電線路層134。本實施例中，將所述第三銅箔層123、第四銅箔層124及形成於所述第三銅箔層123和第四銅箔層124上的導體層142一起經過幹膜、曝光、顯影、蝕刻及剝膜過程之後得到第三導電線路層133和第四導電線路層134。同時，將覆蓋於所述高分子導電層140上的導體層142全部蝕刻掉。

第五步，請參閱圖6，去除高分子導電層140中導電材料的導電性，形成一高分子材料層150，從而形成可撓式電路板10。

本實施例中，通過蝕刻液處理，將所述高分子導電層140中的導電性去除，其具體過程為：將上述形成有遮蔽劑層的高分子導電層140浸入蝕刻液中，所述蝕刻液用於消除高分子導電層140中的導電材料的導電性，形成高分子材料層150。本實施例中，所述蝕刻液為德國廠商Heraeus推出的導電性高分子蝕刻液Clevios。

需要說明的是，在最後製作過程中以蝕刻液將高分子導電層140的導電性去除，形成一不導電的高分子材料層150，如此，可以避免高分子導電層140對可撓式電路板後續製程造成影響，相當於以高分子材料層150代替第一覆蓋層121和第二覆蓋層122。

請參閱圖6，本實施例中還提供一種可撓式電路板10，其包括軟性電路基板12和硬性電路基板13，所述軟性電路基板12包括基底層110、設置於基底層110相對兩側的第一導電線路層111和第二導電線路層112、分別形成於所述第一導電線路層111和第二導電線路層112上的第一覆蓋層121和第二覆蓋層122及高分子材料層150。所述硬性電路基板13包括第一硬性基板131和第二硬性基板132，所述第一硬性基板131包括形成於所述第一硬性基板131遠離第一覆蓋層121一側的第三導電線路層133，所述第二硬性基板132包括形成於所述第二硬性基板132遠離第二覆蓋層122一側的第四導電線路層134。所述第一硬性基板131和第二硬性基板132分別覆蓋於所述第一覆蓋層121和第二覆蓋層122，且所述第一覆蓋層121和第二覆蓋層122未覆蓋所述硬性電路板13的區域為軟性區域101，所述第一覆蓋層121和第二覆蓋層122覆蓋有所述硬性電路基板13的區域為硬性區域102，所述高分子材料層150形成於所述軟性區域101的第一覆蓋層121和第二覆蓋層122上。

所述可撓式電路板10還包括一導通孔126，所述導通孔126依次貫穿第一硬性基板131、軟性電路基板12及第二硬性基板132，所述導通孔126用以導通所述第一硬性基板131的第三導電線路133、第二硬性基板132的第四導電線路134和軟性電路基板12。

需要說明的是，本實施例中提供的可撓式電路板10可以是軟硬結合板也可以是軟性電路板，即高分子材料層可以適用於軟硬結合板，亦適用於軟性電路板。

與先前技術相比，本實施例中提供一種高分子導電層140，所述高分子導電層140中的高分子材料與所述化學鍍銅過程中的鈀粒子有良好的結合力，同時與第一覆蓋層121和第二覆蓋層122的絕緣材料也有良好的結合力，而將所述高分子導電層140形成於軟性區域101的第一覆蓋層121和第二覆蓋層122上，再進行化學鍍銅制程，則可以避免直接在第一覆蓋層121和第二覆蓋層122上進行化學鍍銅時出現藥水泡或者剝落而污染其他制程槽液。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

無

10‧‧‧可撓式電路板

12‧‧‧軟性電路基板

13‧‧‧硬性電路基板

110‧‧‧基底層

111‧‧‧第一導電線路層

112‧‧‧第二導電線路層

121‧‧‧第一覆蓋層

122‧‧‧第二覆蓋層

126‧‧‧導通孔

131‧‧‧第一硬性基板

132‧‧‧第二硬性基板

133‧‧‧第三導電線路層

134‧‧‧第四導電線路層

150‧‧‧高分子材料層

Claims (6)

1. 一種可撓式電路板，包括
   軟性電路基板，所述軟性電路板包括一基底層、形成於基底層的第一導電線路層、形成於第一導電線路層的第一覆蓋層；
   硬性電路基板，所述硬性電路板包括第一硬性基板，所述第一硬性基板部分壓合於所述第一覆蓋層，且所述軟性電路基板覆蓋有第一硬性基板的區域為硬性區域，所述軟性電路基板未被硬性基板覆蓋的區域為軟性區域；及
   高分子材料層，所述高分子材料層形成於所述軟性區域的第一覆蓋層上。
2. 如請求項1所述之可撓式電路板，其中，所述軟性電路板包括形成於所述基底層的第二導電線路層及形成於所述第二導電線路層的第二覆蓋層。
3. 如請求項2所述之可撓式電路板，其中，所述硬性電路基板還包括第二硬性基板，所述第二硬性基板壓合於所述第二覆蓋層。
4. 如請求項3所述之可撓式電路板，其中，所述第一硬性基板包括第三導電線路層，所述第二硬性基板包括第四導電線路層。
5. 如請求項3所述之可撓式電路板，其中，所述可撓式電路板還包括一導通孔，用以導通所述軟性電路板和第三導電線路層和第四導電線路層。
6. 一種可撓式電路板的製作方法，包括步驟：
   提供一多層基板，所述多層電路基板包括基底層、形成於所述基底層上的第一導電線路層、形成於第一導電線路層上的第一覆蓋層及壓合於第一覆蓋層部分區域的第一硬性基板，其中，第一覆蓋層上覆蓋有所述第一硬性電路板的區域為硬性區域，所述第一覆蓋層未第一硬性電路板覆蓋的區域為軟性區域；
   在所述軟性區域對應的第一覆蓋層上形成一高分子導電層；
   在所述高分子導電層上形成一導體層；
   蝕刻掉覆蓋於所述高分子導電層上的導體層；及
   去除高分子導電層中導電材料的導電性，形成一高分子材料層，從而形成可撓式電路板。