CN111003682A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN111003682A
CN111003682A CN201811169829.9A CN201811169829A CN111003682A CN 111003682 A CN111003682 A CN 111003682A CN 201811169829 A CN201811169829 A CN 201811169829A CN 111003682 A CN111003682 A CN 111003682A
Authority
CN
China
Prior art keywords
conductive
layer
electronic
package
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811169829.9A
Other languages
English (en)
Inventor
许凯翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix and Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix and Corp filed Critical Phoenix and Corp
Priority to CN201811169829.9A priority Critical patent/CN111003682A/zh
Publication of CN111003682A publication Critical patent/CN111003682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Micromachines (AREA)

Abstract

一种电子封装件及其制法，包括先形成线路层于一呈透光状的承载基板上，再以密封体与导电元件进行该电子元件的贴合与密封作业，之后进行封装层、导电结构与线路结构等作业，故本发明于后续工艺无需额外加设如传统盖件(cap)结构来保护该电子元件及提供芯片作动空间，故能降低制作成本及提升生产效率，且能降低该电子封装件的整体厚度。

Description

电子封装件及其制法
技术领域
本发明有关一种电子封装结构，特别涉及一种适用于感应信号的电子封装件。
背景技术
随着电子产业的发达，目前应用感测器元件或相机镜头的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装形态。
目前许多感测芯片，如LED(Light emitting diode)、MEMS(Micro-electro-mechanical Systems)、CMOS(Complementary Metal-Oxide-Semiconductor)，需要凹槽(cavity)空间进行作动或保护，其封装方式以焊接金线/铜线或以覆晶(flip chip)方式配置于承载基板上。一般工艺步骤如下：首先，将芯片设于承载基板上或承载基板的凹槽中，以覆晶方式或点胶贴合芯片的方式。接着，焊接金线以电性连接该芯片与该承载基板(覆晶方式省略此步骤)，特别是MEMS型芯片，其因需要作动空间，该种芯片多采用焊接金线以电性连接该承载基板。之后，将壳盖(cap)覆盖于该芯片上以保护芯片并提供芯片作动空间，或形成透明胶体保护芯片，其中，LED型芯片大多以透明胶体进行保护，而MEMS型芯片需以壳盖进行保护并提供芯片作动空间。
图1A为传统感测封装件1a的剖面示意图。如图1A所示，该感测封装件1a包括：一封装基板10a、一MEMS型感测芯片14、一盖件19a。所述的封装基板10a包含有线路层11。所述的感测芯片14通过胶材结合于该封装基板10a上侧，并通过多个金线140电性连接该封装基板10a。所述的盖件19a通过支撑脚190架设于该封装基板10a上并遮盖该感测芯片14上方。
然而，于该传统感测封装件1a中，采用焊接该金线140的方式所发生的缺点如下：
第一、该感测芯片14于打线上件后，以取放(pick and place)方式在该感测芯片14上增加保护用的盖件19a，此取放方式于量产工艺时，需逐一进行该盖件19a的上件作业，也就是一次安装步骤仅能设置一个盖件19a于该封装基板10a上，致使量产工艺的时间冗长而大幅提高生产成本且生产效率极差。
第二、于该感测芯片14上焊接该金线140，不仅工艺速度慢，且于大面积作业时，该封装基板10a的线路层11因等待时间过长而容易发生氧化或污染。
第三、该MEMS型感测封装件1a中欲增加其它芯片，如特殊应用集成电路(Application-specific integrated circuit，简称ASIC)型功能芯片，以进行模块化，因无法缩减该金线140的占用面积，而势必需增加该封装基板10a的板面面积，致使最终电子产品的整体面积及封装体积无法有效缩减。
为了解决上述问题，遂有应用半导体基材的硅穿孔(Through Silicon Via，简称TSV)技术进行封装。
如图1B所示，该传统感测封装件1b的制法先以蚀刻晶圆或玻璃的方式制作一整版面盖件19b，再以晶圆结合(wafer bonding)方式将一整版面MEMS型感测芯片14组合至该整版面盖件19b上，再进行切单(如图所示的切割路径L)以获取多个感测封装件1b，其中，该感测芯片14需以硅穿孔(Through Silicon Via，简称TSV)工艺制作导电硅穿孔100b，以作为电性接点(I/O)。据此，因无需进行打线工艺而能缩减该感测封装件1b的整体厚度。
然而，该传统感测封装件1b中，因制作该导电硅穿孔100b的成本昂贵、整合难度高、技术难度高及工艺冗长，致使制作成本大幅提高。
或者，相较于图1A的工艺，也可采用具凹部的基板进行封装，如图1C所示。具体地，该传统感测封装件1c的制法先将该感测芯片14通过胶材贴设于一封装基板10c的凹槽结构100中，并通过多个金线140电性连接该封装基板10c与该感测芯片14，再以玻璃或其它材料的盖件19c覆盖于该封装基板10c上以封盖该凹槽结构100而进行空腔的保护。
然而，因需制作该凹槽结构100，致使该封装基板10c的制作时间冗长且成本提高。
此外，该感测芯片14于打线上件后，以取放(pick and place)方式在该感测芯片14上增加该盖件19c，此取放方式于量产工艺时，需逐一进行该盖件19c的上件作业，也就是一次安装步骤仅能设置一个盖件19c于该封装基板10c上，致使量产工艺的时间冗长而大幅提高生产成本，且生产效率极差。
亦或，相较于图1A的工艺，也可采用堆叠封装(Package on Package，简称PoP)方式，如图1D所示。具体地，该传统感测封装件1d的制法先将该感测芯片14通过多个导电凸块141以覆晶(flip chip)方式设于该封装基板10a上，并以玻璃胶等底胶材17密封所述导电凸块141，再将另一封装基板10d通过多个焊球15叠加在该封装基板10a上以形成空腔而保护该感测芯片14。
然而，该传统感测封装件1d中，因需两次上件作业(即设置该感测芯片14与该另一封装基板10d)，致使流程冗长，且仅利用所述焊球15围绕于该感测芯片14的周围，致使产品密封性差，并因所述焊球15于回焊后的高度容易改变，致使该感测封装件1d的厚度难以精准控制。
因此，如何克服上述传统技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述传统技术的种种缺失，本发明提供一种电子封装件及其制法，能降低制作成本及提升生产效率。
本发明的电子封装件的制法，包括：形成线路层于一呈透光状的承载基板上；形成密封体于该承载基板与该线路层上；设置至少一具有感应部的电子元件于该密封体上，使该电子元件、密封体、线路层与该承载基板形成一密封腔体，以令该感应部与该承载基板分别位于该密封腔体的相对两侧；以及形成封装层于该承载基板上以包覆该电子元件与该密封体。
本发明还提供一种电子封装件，包括：承载基板，其呈透光状；线路层，其设于该承载基板上；密封体，其设于该承载基板与该线路层上；具有感应部的电子元件，其设于该密封体上，使该电子元件、密封体、线路层与该承载基板之间形成一密封腔体，以令该感应部与该承载基板分别位于该密封腔体的相对两侧；以及封装层，其形成于该承载基板上以包覆该电子元件与该密封体。
前述的电子封装件及其制法中，该密封体为非导电体。
前述的电子封装件及其制法中，该电子元件通过导电元件设于该线路层上，且该导电元件位于该密封腔体中。例如，该导电元件包含结合该线路层的导电柱及设于该导电柱上的导电层。
前述的电子封装件及其制法中，该封装层中形成有至少一电性连接该线路层的导电结构。例如，该封装层上形成有至少一电性连接该导电结构的线路结构。或者，该导电结构为导电柱形式或导电穿孔形式。
前述的电子封装件及其制法中，该封装层未形成于该密封腔体中。
前述的电子封装件及其制法中，还包括设置功能芯片于该封装层上。
由上可知，本发明的电子封装件及其制法，主要通过先于该透光状承载基板直接形成线路层，再以密封体与导电元件进行该电子元件的贴合与密封作业，之后进行封装层、导电结构与线路结构等作业，故本发明具有如下优点：
第一、于后续工艺无需使用传统如玻璃板或铁壳的盖板结构，故能降低制作成本，且能降低该电子封装件的整体厚度，以及有效提高生产效率。
第二、免用打线工艺，因而缩小该电子封装件的封装体积与面积。
第三、可将多颗芯片直接封装于一承载基板上，以达到模块化的效果，且同时降低后续电子产品的体积。
第四、通过该导电结构取代传统导电硅穿孔，因而无需进行成本高、整合难度高及技术难度高的TSV工艺，故能有效降低制作成本。
附图说明
图1A为传统感测封装件的剖面示意图；
图1B为传统感测封装件的剖面示意图；
图1C为传统感测封装件的剖面示意图；
图1D为传统感测封装件的剖面示意图；
图2A至图2F为本发明的电子封装件的制法的第一实施例的剖视示意图；其中，图2C’为图2C的局部上视图；
图2G为图2F的后续应用；以及
图3A至图3D为本发明的电子封装件的制法的第二实施例的剖视示意图。
附图标记说明：
1a、1b、1c、1d 感测封装件 10a、10c、10d 封装基板
100 凹槽结构 100b 导电硅穿孔
11、21 线路层 14 感测芯片
140 金线 141、280 导电凸块
15 焊球 17 底胶材
19a、19b、19c 盖件 190 支撑脚
2、3 电子封装件 20 承载基板
21 线路层 21a 导电迹线
210 电性接触垫 211 外接垫
22 密封体 23 导电元件
230 导电柱 231 导电层
24 电子元件 24a 作用面
24b 非作用面 240 电极垫
25、35 导电结构 25a 端面
26 封装层 26a 第一表面
26b 第二表面 260 穿孔
27、37 线路结构 28 功能芯片
A 感应部 L 切割路径
S 密封腔体 t 间隙。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及技术效果。
须知，本说明书的说明书附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的技术效果及所能实现的目之下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范围。
图2A至图2F为本发明的电子封装件2的制法的第一实施例的剖视示意图。
如图2A所示，形成一线路层21于一承载基板20上。
于本实施例中，该承载基板20为如玻璃板的透光板材或其它合适的介层板材。
此外，该线路层21具有多个导电迹线21a、位于该导电迹线21a相对两端处的电性接触垫210与外接垫211。
如图2B所示，形成一密封体22于该承载基板20与该线路层21上。
于本实施例中，该密封体22为非导电体，如玻璃胶或其它密封材质的绝缘材，其呈现环圈状。例如，该密封体22大致形成于该承载基板20上，而部分覆盖于该线路层21的导电迹线21a上。
此外，形成多个导电元件23于该线路层21的电性接触垫210上。例如，可先形成导电柱230于该电性接触垫210上，再形成导电层231于该导电柱230上，使该导电柱230与该导电层231组成块状导电元件23。具体地，该导电柱230为铜柱或其它金属柱，且该导电层231为以印刷方式形成的锡膏或铜膏。应可理解地，该导电元件23可依需求制作成各种实施方式，如焊锡凸块、铜凸块等，并不限于上述。
如图2C及图2C’所示，设置一具有感应部A的电子元件24于导电元件23上，且该电子元件24靠合于该密封体22上，使该电子元件24、密封体22、线路层21与该承载基板20形成一密封腔体S，以令该感应部A与该承载基板20分别位于该密封腔体S的相对两侧，且所述导电元件23位于该密封腔体S中。
于本实施例中，该电子元件24为感测器元件，如LED(Light emitting diode)、MEMS(Micro-electro-mechanical Systems)、CMOS(Complementary Metal-Oxide-Semiconductor)或其它类形的半导体芯片结构，其具有相对的作用面24a与非作用面24b，且该作用面24a上具有该感应部A与多个电极垫240，以令该电子元件24以该作用面24a接触该密封体22，并以其电极垫240结合所述导电元件23，使该电子元件24通过所述导电元件23电性连接该线路层21。
此外，该感应部A配置有光感构造或指纹识别构造。
又，该电子元件24大致呈矩形，且该密封体22对应该电子元件24的侧面轮廓而呈现矩形。
如图2D所示，形成至少一导电结构25于该线路层21的外接垫211上，且该导电结构25电性连接该线路层21。
于本实施例中，该导电结构25为导电柱形式，例如，于该线路层21上电镀形成多个铜柱以作为该导电结构25。应可理解地，有关导电柱的制作方式繁多，并不限于上述。
如图2E所示，形成一封装层26于该承载基板20上以包覆该导电结构25、该电子元件24与该密封体22。
于本实施例中，该封装层26未形成于该密封腔体S中，且该导电结构25埋设于该封装层26中。
此外，该封装层26具有相对的第一表面26a与第二表面26b，该第一表面26a结合该承载基板20，且该导电结构25的端面25a外露于该第二表面26b。例如，通过研磨该封装层26的整平工艺，使该导电结构25的端面25a齐平该封装层26的第二表面26b。有关该导电结构25外露于该封装层26的方式繁多，如开孔方式，并不限于上述。
又，形成该封装层26的材质为介电材，如液状环氧树脂、膜状ABF(AjinomotoBuild-up Film)、预浸材(Prepreg)、环氧模压树脂(Epoxy Molding Compound，简称EMC)或感光型树脂等，但不限于上述。
如图2F所示，形成一线路结构27于该封装层26的第二表面26b上，且该线路结构27电性连接该导电结构25。
于本实施例中，该线路结构27为单一布线层，但可依需求形成多层布线层的形式，如增层线路，故该线路结构27的形式并无特别限制。
此外，于后续工艺中，可依需求通过多个导电凸块280设置如特殊应用集成电路(Application-specific integrated circuit，简称ASIC)型的功能芯片28于该线路结构27上，如图2G所示。
图3A至图3D为本发明的电子封装件3的制法的第二实施例的剖视示意图。本实施例与第一实施例的差异在于导电结构的工艺，其它工艺大致相同，故以下不再赘述相同处。
如图3A所示，完成图2C所示的工艺。
如图3B所示，形成一封装层26于该承载基板20上以包覆该电子元件24与该密封体22。
于本实施例中，该封装层26具有相对的第一表面26a与第二表面26b，该第一表面26a结合该承载基板20。
如图3C所示，形成多个穿孔260于该封装层26的第二表面26b上，以令该线路层的外接垫外露于所述穿孔260。
于本实施例中，采用激光方式形成所述穿孔260。应可理解地，有关穿孔260的制作方式繁多，并不限于上述。
如图3D所示，形成至少一导电结构35于所述穿孔260中的外接垫211上，且形成一线路结构37于该封装层26的第二表面26b上，使该线路结构37通过该导电结构35电性连接该线路层21。
于本实施例中，该导电结构35为导电穿孔形式，例如，于该线路结构37与该导电结构35一并以电镀方式形成。应可理解地，有关导电穿孔的制作方式繁多，并不限于上述。
本发明的电子封装件2、3，包括：一承载件20、一线路层21、一密封体22、一具有感应部A的电子元件24以及一封装层26。
所述的线路层21设于该承载基板20上。
所述的密封体22设于该承载基板20与该线路层21上。
所述的电子元件24设于该密封体22上，使该电子元件24、密封体22、线路层21与该承载基板20之间形成一密封腔体S，以令该感应部A与该承载基板20分别位于该密封腔体S的相对两侧。
所述的封装层26设于该承载基板20上以包覆该电子元件24与该密封体22。
于一实施例中，该承载基板20为透光板材。
于一实施例中，该密封体22为非导电体。
于一实施例中，该电子元件24通过多个导电元件23电性连接该线路层21上，且该导电元件23位于该密封腔体S中。例如，该导电元件23包含结合该线路层21的导电柱230及至少一设于该导电柱230上的导电层231。
于一实施例中，该封装层26中形成有至少一电性连接该线路层21的导电结构25、35。例如，该封装层26上形成有至少一电性连接该导电结构25、35的线路结构27、37。或者，该导电结构25、35为导电柱形式或导电穿孔形式。
于一实施例中，该封装层26未形成于该密封腔体S中。
于一实施例中，该电子封装件2还包括设于该封装层26上的功能芯片28。
综上所述，本发明的电子封装件的制法及其结构，通过先于该透光状承载基板20直接形成线路层21，再以密封体22与导电元件23进行该电子元件24的贴合与密封作业，的后进行封装层26、导电结构25、35与线路结构27、37等作业，故本发明具有如下优点：
第一、于后续工艺无需使用传统盖件结构，故能降低制作成本，且能降低该电子封装件的整体厚度，以及有效提升生产效率。
第二、免用打线工艺，因而缩小该电子封装件2、3的封装体积。
第三、可将多颗芯片直接封装于一承载基板20上，以达到模块化的效果，且同时降低后续电子产品的体积。如图2G所示，可直接配合ASIC型功能芯片28进行模块化封装，以降低整体封装结构的厚度。
第四、通过该导电结构25、35取代传统导电硅穿孔，因而无需进行成本高、整合难度高及技术难度高的TSV工艺，故能有效降低制作成本。
第五、相较于图1A的该传统感测封装件，本发明利用该承载基板20上的线路层21作为电性导通路径，以降低结构厚度，且于量产工艺时，该承载基板20不需逐一放置封装盖件19a，因而能简化制作流程及提升效率。
第六、相较于图1B的该传统感测封装件，本发明无需进行TSV作业与晶圆结合(wafer bonding)作业等半导体工艺，因而能大幅降低产品成本并可同时达到相同的高密闭性封装效果，并以该承载基板20取代该盖件19b，不仅可作为双面导通结构的电性导通路径，且成本更低(因为不需耗费时间与成本来预先蚀刻制作具凹孔的盖件19b)。
第七、相较于图1C的该传统感测封装件，本发明的承载基板20不需制作凹槽结构，且不需逐一置放传统盖件19c，并于封装过程中通过该密封体22与封装层26自然形成密封腔体S，故能降低产品成本。此外，该承载基板20可作为双面导通结构的电性导通路径与双面上件的其中一侧结构。
第八、相较于图1D的该传统感测封装件，本发明由该密封体22与封装层26所形成的密封腔体S的密封性较佳，且不需逐一进行该传统封装基板10d的上件作业，因而能缩短工艺流程有效提升生产效率。此外，本发明通过该导电结构25、35的设计以避免如图1D所示的焊球15于封装过程中会发生变形，因而能有效精准控制产品厚度，且能提高该功能芯片28的对位精度。
上述实施例仅用以例示性说明本发明的原理及其技术效果，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的构思及范围下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种电子封装件的制法，其特征在于，包括：
形成线路层于一呈透光状的承载基板上；
形成密封体于该承载基板与该线路层上；
设置至少一具有感应部的电子元件于该密封体上，使该电子元件、密封体、线路层与该承载基板形成一密封腔体，以令该感应部与该承载基板分别位于该密封腔体的相对两侧；以及
形成封装层于该承载基板上以包覆该电子元件与该密封体。
2.根据权利要求1所述的电子封装件的制法，其特征在于，该密封体为非导电体。
3.根据权利要求1所述的电子封装件的制法，其特征在于，该电子元件通过导电元件设于该线路层上，且该导电元件位于该密封腔体中。
4.根据权利要求3所述的电子封装件的制法，其特征在于，该导电元件包含结合该线路层的导电柱及设于该导电柱上的导电层。
5.根据权利要求1所述的电子封装件的制法，其特征在于，该封装层中形成有至少一电性连接该线路层的导电结构。
6.根据权利要求5所述的电子封装件的制法，其特征在于，该封装层上形成有至少一电性连接该导电结构的线路结构。
7.根据权利要求5所述的电子封装件的制法，其特征在于，该导电结构为导电柱形式或导电穿孔形式。
8.根据权利要求1所述的电子封装件的制法，其特征在于，该封装层未形成于该密封腔体中。
9.根据权利要求1所述的电子封装件的制法，其特征在于，该制法还包括设置功能芯片于该封装层上。
10.一种电子封装件，其特征在于，包括：
承载基板，其呈透光状；
线路层，其设于该承载基板上；
密封体，其设于该承载基板与该线路层上；
具有感应部的电子元件，其设于该密封体上，使该电子元件、密封体、线路层与该承载基板之间形成一密封腔体，以令该感应部与该承载基板分别位于该密封腔体的相对两侧；以及
封装层，其形成于该承载基板上以包覆该电子元件与该密封体。
11.根据权利要求10所述的电子封装件，其特征在于，该密封体为非导电体。
12.根据权利要求10所述的电子封装件，其特征在于，该电子元件通过导电元件电性连接该线路层上，且该导电元件位于该密封腔体中。
13.根据权利要求12所述的电子封装件，其特征在于，该导电元件包含结合该线路层的导电柱及设于该导电柱上的导电层。
14.根据权利要求10所述的电子封装件，其特征在于，该封装层中形成有至少一电性连接该线路层的导电结构。
15.根据权利要求14所述的电子封装件，其特征在于，该封装层上形成有至少一电性连接该导电结构的线路结构。
16.根据权利要求14所述的电子封装件，其特征在于，该导电结构为导电柱形式或导电穿孔形式。
17.根据权利要求10所述的电子封装件，其特征在于，该封装层未形成于该密封腔体中。
18.根据权利要求10所述的电子封装件，其特征在于，该电子封装件还包括设于该封装层上的功能芯片。
CN201811169829.9A 2018-10-08 2018-10-08 电子封装件及其制法 Pending CN111003682A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811169829.9A CN111003682A (zh) 2018-10-08 2018-10-08 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811169829.9A CN111003682A (zh) 2018-10-08 2018-10-08 电子封装件及其制法

Publications (1)

Publication Number Publication Date
CN111003682A true CN111003682A (zh) 2020-04-14

Family

ID=70111600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811169829.9A Pending CN111003682A (zh) 2018-10-08 2018-10-08 电子封装件及其制法

Country Status (1)

Country Link
CN (1) CN111003682A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346072A (zh) * 2023-05-23 2023-06-27 广州市艾佛光通科技有限公司 一种滤波器封装结构及其制备方法

Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283289A (ja) * 2002-03-25 2003-10-03 Kyocera Corp 弾性表面波装置
TW577161B (en) * 2003-04-17 2004-02-21 Ftech Corp Package structure having cavity
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US20050087356A1 (en) * 2002-11-08 2005-04-28 Robert Forcier Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
CN1645599A (zh) * 2003-09-24 2005-07-27 台湾嘉硕科技股份有限公司 电子元件的封装结构及其制造方法
CN1755927A (zh) * 2004-09-30 2006-04-05 株式会社东芝 半导体器件及其制造方法
TW200620575A (en) * 2004-11-22 2006-06-16 Toshiba Kk Hollow type semiconductor apparatus and its manufacture
TW200627555A (en) * 2005-01-19 2006-08-01 Touch Micro System Tech Method for wafer level package
JP2006237406A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 樹脂封止型電子部品装置
CN1925163A (zh) * 2005-09-01 2007-03-07 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
US20070063129A1 (en) * 2005-09-21 2007-03-22 Po-Hung Chen Packaging structure of a light-sensing device with a spacer wall
US20070108561A1 (en) * 2005-11-16 2007-05-17 Altus Technology Inc. Image sensor chip package
TW200723469A (en) * 2005-11-22 2007-06-16 Honeywell Int Inc MEMS flip-chip packaging
WO2009070348A1 (en) * 2007-11-30 2009-06-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US20100283144A1 (en) * 2007-12-26 2010-11-11 Steve Xin Liang In-situ cavity circuit package
TW201201293A (en) * 2010-06-30 2012-01-01 Siliconware Precision Industries Co Ltd Wafer level package with pressure sensor and fabrication method thereof
TW201208026A (en) * 2010-08-06 2012-02-16 Unimicron Technology Corp MEMS carrier and fabrication method thereof
CN102774804A (zh) * 2011-05-12 2012-11-14 矽品精密工业股份有限公司 具微机电元件的封装件及其制造方法
CN102774805A (zh) * 2011-05-13 2012-11-14 精材科技股份有限公司 晶片封装体及其形成方法
US20140070383A1 (en) * 2012-09-10 2014-03-13 Analog Devices, Inc. Pre-Molded MEMS Device Package with Conductive Shell
CN104340947A (zh) * 2013-07-24 2015-02-11 应美盛股份有限公司 Mems器件的装配和封装
TW201526728A (zh) * 2013-12-19 2015-07-01 Zhen Ding Technology Co Ltd 可撓式電路板及其製作方法
TW201628152A (zh) * 2015-01-16 2016-08-01 恆勁科技股份有限公司 電子封裝結構
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
TW201633468A (zh) * 2015-03-12 2016-09-16 恆勁科技股份有限公司 封裝模組及其基板結構
CN105977225A (zh) * 2016-07-04 2016-09-28 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN106158808A (zh) * 2015-03-25 2016-11-23 恒劲科技股份有限公司 电子封装件及其制法
CN107004664A (zh) * 2014-12-09 2017-08-01 追踪有限公司 可简单制造的电子元器件和制造电子元器件的方法
CN107785390A (zh) * 2017-11-30 2018-03-09 苏州晶方半导体科技股份有限公司 虹膜识别成像模组封装结构及其制造方法
CN108512523A (zh) * 2017-11-06 2018-09-07 贵州中科汉天下微电子有限公司 压电声波器件的封装方法及封装结构
TWI689015B (zh) * 2018-10-08 2020-03-21 開曼群島商鳳凰先驅股份有限公司 電子封裝件及其製法

Patent Citations (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283289A (ja) * 2002-03-25 2003-10-03 Kyocera Corp 弾性表面波装置
US20050087356A1 (en) * 2002-11-08 2005-04-28 Robert Forcier Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
TW577161B (en) * 2003-04-17 2004-02-21 Ftech Corp Package structure having cavity
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
CN1645599A (zh) * 2003-09-24 2005-07-27 台湾嘉硕科技股份有限公司 电子元件的封装结构及其制造方法
CN1755927A (zh) * 2004-09-30 2006-04-05 株式会社东芝 半导体器件及其制造方法
TW200620575A (en) * 2004-11-22 2006-06-16 Toshiba Kk Hollow type semiconductor apparatus and its manufacture
TW200627555A (en) * 2005-01-19 2006-08-01 Touch Micro System Tech Method for wafer level package
JP2006237406A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 樹脂封止型電子部品装置
CN1925163A (zh) * 2005-09-01 2007-03-07 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
US20070063129A1 (en) * 2005-09-21 2007-03-22 Po-Hung Chen Packaging structure of a light-sensing device with a spacer wall
US20070108561A1 (en) * 2005-11-16 2007-05-17 Altus Technology Inc. Image sensor chip package
TW200723469A (en) * 2005-11-22 2007-06-16 Honeywell Int Inc MEMS flip-chip packaging
WO2009070348A1 (en) * 2007-11-30 2009-06-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US20100283144A1 (en) * 2007-12-26 2010-11-11 Steve Xin Liang In-situ cavity circuit package
CN101978483A (zh) * 2007-12-26 2011-02-16 斯盖沃克斯解决方案公司 原位空腔集成电路块
TW201201293A (en) * 2010-06-30 2012-01-01 Siliconware Precision Industries Co Ltd Wafer level package with pressure sensor and fabrication method thereof
TW201208026A (en) * 2010-08-06 2012-02-16 Unimicron Technology Corp MEMS carrier and fabrication method thereof
CN102774804A (zh) * 2011-05-12 2012-11-14 矽品精密工业股份有限公司 具微机电元件的封装件及其制造方法
CN102774805A (zh) * 2011-05-13 2012-11-14 精材科技股份有限公司 晶片封装体及其形成方法
US20140070383A1 (en) * 2012-09-10 2014-03-13 Analog Devices, Inc. Pre-Molded MEMS Device Package with Conductive Shell
CN104340947A (zh) * 2013-07-24 2015-02-11 应美盛股份有限公司 Mems器件的装配和封装
TW201526728A (zh) * 2013-12-19 2015-07-01 Zhen Ding Technology Co Ltd 可撓式電路板及其製作方法
CN107004664A (zh) * 2014-12-09 2017-08-01 追踪有限公司 可简单制造的电子元器件和制造电子元器件的方法
TW201628152A (zh) * 2015-01-16 2016-08-01 恆勁科技股份有限公司 電子封裝結構
CN105845635A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构
TW201633468A (zh) * 2015-03-12 2016-09-16 恆勁科技股份有限公司 封裝模組及其基板結構
CN106158808A (zh) * 2015-03-25 2016-11-23 恒劲科技股份有限公司 电子封装件及其制法
CN105977225A (zh) * 2016-07-04 2016-09-28 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN108512523A (zh) * 2017-11-06 2018-09-07 贵州中科汉天下微电子有限公司 压电声波器件的封装方法及封装结构
CN107785390A (zh) * 2017-11-30 2018-03-09 苏州晶方半导体科技股份有限公司 虹膜识别成像模组封装结构及其制造方法
TWI689015B (zh) * 2018-10-08 2020-03-21 開曼群島商鳳凰先驅股份有限公司 電子封裝件及其製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346072A (zh) * 2023-05-23 2023-06-27 广州市艾佛光通科技有限公司 一种滤波器封装结构及其制备方法
CN116346072B (zh) * 2023-05-23 2023-08-15 广州市艾佛光通科技有限公司 一种滤波器封装结构及其制备方法
US11996379B1 (en) 2023-05-23 2024-05-28 Guangzhou Aifo Light Communication Technology Company Ltd. Filter package structure and method for preparing same

Similar Documents

Publication Publication Date Title
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
KR20030018204A (ko) 스페이서를 갖는 멀티 칩 패키지
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN108962840B (zh) 电子封装件及其制法
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
EP3128551B1 (en) Semiconductor package and manufacturing method thereof
US20070087471A1 (en) Semiconductor package and method of manufacturing the same
KR20170029055A (ko) 반도체 패키지 및 그 제조방법
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
US11139233B2 (en) Cavity wall structure for semiconductor packaging
US10204865B2 (en) Electronic package and conductive structure thereof
KR20140045461A (ko) 집적회로 패키지
CN111003682A (zh) 电子封装件及其制法
TWI689015B (zh) 電子封裝件及其製法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US10515883B2 (en) 3D system-level packaging methods and structures
TW201628152A (zh) 電子封裝結構
TWI606562B (zh) 電子封裝結構
KR101819558B1 (ko) 반도체 패키지 및 그 제조방법
KR20140045248A (ko) 집적회로 패키지 제조방법
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
US11437526B2 (en) Electronic devices having a sensor and a translucent mold compound and methods of manufacturing electronic devices
KR100542671B1 (ko) 반도체패키지 및 그 제조방법
KR101535404B1 (ko) 반도체 패키지 및 그 제조방법
CN114864526A (zh) 半导体封装结构及半导体封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200703

Address after: Hsinchu County, Taiwan, China

Applicant after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: Grand Cayman Islands

Applicant before: PHOENIX & Corp.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200414

WD01 Invention patent application deemed withdrawn after publication