TWI506960B - 用於改變一時脈信號之一頻率之方法、裝置及系統 - Google Patents
用於改變一時脈信號之一頻率之方法、裝置及系統 Download PDFInfo
- Publication number
- TWI506960B TWI506960B TW101135377A TW101135377A TWI506960B TW I506960 B TWI506960 B TW I506960B TW 101135377 A TW101135377 A TW 101135377A TW 101135377 A TW101135377 A TW 101135377A TW I506960 B TWI506960 B TW I506960B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- clock signal
- interface
- clock
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7156—Arrangements for sequence synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/715—Interference-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
- H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Noise Elimination (AREA)
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本發明係關於電子器件之領域,且更特定而言,係關於時脈信號頻率之動態改變。
在現代電子器件及系統中,許多信號在各種功能單元之間傳送,以及傳送至外部器件/系統。各種信號可包括資料信號、時脈信號、無線電信號等。此等信號之頻率可相對於彼此而變化。
在此器件之操作期間,各種信號之頻率在操作期間可時常被有意地改變。舉例而言,可減小給定時脈信號之頻率以便使功率消耗最小,或可替代地增加頻率以提昇效能。在另一實例中,許多無線通信器件可使用稱為跳頻展頻(FHSS)之技術,在該技術中,週期性地改變無線電載波信號之頻率。週期性地改變無線電載波信號之頻率可隨機化,且因此減少來自外部源之干擾。
因為以上所提及之電子系統及器件經配置以用於數個不同(及變化)頻率之信號傳輸及接收,所以電路可經實施以管理此等信號中之至少一些的頻率。
揭示用於動態地改變一時脈信號之一頻率的各種方法及裝置。可改變該時脈信號之該頻率以便減少或防止對在一電子系統中傳送之其他信號之頻率的干擾。可選擇該時脈信號之該頻率以使得該時脈信號之基頻及其諧波不與在該
系統中傳送之其他信號之一頻率一致,藉此減少或消除該時脈信號將干擾該等其他信號之機會。
預期一種具有第一介面及第二介面之電子系統。在該第一介面上傳輸之資訊可與一對應時脈信號同步。在該第二介面上,在其上傳送之數個頻率之信號可包括具有一特定頻率之信號。在該第二介面上傳送之該等信號之該頻率可週期性地且有意地改變。回應於改變在該第二介面上傳送之信號的該等頻率,用於該第一介面之該時脈信號的頻率可改變至可避免干擾該第二介面上之信號的另一頻率。
在一項實施例中,一種電子系統包括至少一串列介面及一無線通信介面。在該串列介面上傳輸之資料可與具有一第一頻率之一時脈信號同步。資訊可根據一載波信號而在該第二介面上傳送。該載波信號之頻率可週期性地改變(例如,根據在展頻通信中所使用之偽隨機序列)。在一項實施例中,該時脈信號之該頻率可回應於該載波信號之頻率之該改變(待決或已完成)而自該第一頻率改變至第二頻率。在另一實施例中,可基於無線通信介面中之待決頻率改變之資訊而產生安全及非安全時脈頻率之一清單。該第二頻率可經選擇以使得該第二頻率及其相關聯諧波兩者皆不與該載波信號之新頻率一致。
可以意欲避免上面傳送有時脈信號之信號路徑上之假活動的方式來執行改變時脈信號之頻率。在一項實施例中,可在頻率之改變期間抑制由時脈產生電路(例如,鎖相迴路或PLL)輸出之時脈信號。在另一實施例中,可在頻率之
改變期間切斷PLL。在一些實施例中,可在該改變期間用一替代時脈信號替換正常時脈信號。此等實施例可利用無短時脈衝波形干擾(glitch-free)多工器來選擇正常時脈信號(在正常操作期間)或替代時脈信號(在正常時脈信號之頻率改變期間)。時脈信號之頻率之改變可藉由時脈控制單元起始。該時脈控制單元可回應於以下各者而起始此改變:自另一單元(例如,無線通信器件中之基頻單元)接收指示載波信號待改變之資訊,或指示就潛在干擾而言哪些時脈信號頻率為「非安全」頻率之清單的改變。
雖然本發明易經受各種修改及替代形式,但在圖式中借助於實例展示了其特定實施例,且將在本文中對其進行詳細描述。然而,應理解,該等圖式及對其之詳細描述並不意欲將本發明限於所揭示之特定形式,而正相反,本發明意欲涵蓋在如附加申請專利範圍所界定之本發明之精神及範疇內的所有修改、等效物或替代例。本文中所使用之標題僅出於組織性目的,且不意欲用以限制該描述之範疇。如貫穿本申請案所使用,詞語「可」係在允許意義(亦即,意謂有可能)而非強制意義(亦即,意謂必須)上使用。類似地,詞語「包括」意謂包括但不限於。
可將各種單元、電路或其他組件描述為「經組態以」執行一或多個任務。在此等情況中,「經組態以」係對結構之廣泛敍述,其大體上意謂「具有在操作期間執行該一或多個任務之電路」。因而,單元/電路/組件可經組態以甚至
在單元/電路/組件當前未接通時仍執行任務。一般而言,形成對應於「經組態以」之結構的電路可包括硬體電路。類似地,為了便於描述,可將各種單元/電路/組件描述為執行一或多個任務。此等描述應被解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地不意欲援引35 U.S.C.§ 112第六段對於彼單元/電路/組件之解釋。
在閱讀以下[實施方式]及在參看如下簡要描述之隨附圖式後,本發明之其他態樣便將變得顯而易見。
圖1說明可實施本文中所描述之實施例的例示性器件100。器件100可為各種器件中之任一者。舉例而言,器件100可為攜帶型或行動器件,諸如行動電話、PDA、音訊/視訊播放器等。在本文中所描述之實施例中,器件100可經組態以使用一或多個無線頻道與其他器件(例如,其他無線器件、無線周邊裝置、小區塔台、存取點等)通信。如本文中所使用,「無線器件」指代能夠使用無線通信與其他器件或系統通信之器件。舉例而言,器件100可經組態以利用一或多個無線協定(例如,802.11x、藍芽、WiMax、CDMA、GSM等)以便與其他器件無線通信。器件100亦可經組態以調整及/或改變器件100內之輸入時脈信號以便減少(或消除)對使用無線頻道之通信的干擾。
亦如圖1中所展示,器件100可包括顯示器240,該顯示器240可操作以顯示由在器件100上執行之應用程式提供之圖形。該應用程式可為各種應用程式中之任一者,諸如遊
戲、網際網路瀏覽應用程式、電子郵件應用程式、電話應用程式、生產力應用程式等。該應用程式可儲存於器件100之記憶體媒體中。器件100可包括可共同地執行此等應用程式之中央處理單元(CPU)及圖形處理單元(GPU)。
如圖1中所展示,器件100可包括系統單晶片(SOC)200,該系統單晶片(SOC)200可包括用於各種目的之部分,包括處理器202、顯示電路204及時脈電路206,該等部分可皆耦接至串列介面208(例如,高速串列介面(HSSI),諸如行動產業處理器介面(MIPI)。HSSI 208可將包括HSSI時脈信號之資訊提供至顯示器240。舉例而言,顯示器240可根據HSSI時脈信號來顯示圖形。其他實施例可使用諸如顯示埠介面之其他介面而非MIPI介面。
除SOC 200外,器件100亦可包括各種類型之記憶體(例如,包括NAND 210)、銜接介面220、顯示器240及可使用天線235執行無線通信之無線通信電路230(例如,對於GSM、藍芽、WiFi等)。如所展示,在自HSSI 208提供至顯示器240之信號與使用天線之無線通信之間可存在干擾。舉例而言,HSSI時脈信號(例如,HSSI時脈信號之諧波)可干擾由無線電230使用之一或多個無線通信頻道。因此,如下文所描述,可藉由調整HSSI時脈信號來減輕或減少此干擾。
在一項實施例中,通信電路230可根據跳頻展頻(FHSS)之原理進行操作。在FHSS系統中,RF(射頻)載波信號之頻率週期性地改變以便使來自其他源之干擾隨機化。頻率之
改變可根據傳輸器及接收器兩者所已知之偽隨機序列而發生。儘管RF載波之頻率可週期性地改變以便使干擾隨機化,但與HSSI 208(及因此其時脈電路)之緊密近接性仍可導致對時脈信號之基頻以及其諧波的一些干擾。然而,本文中所論述之各種實施例預期回應於接收到關於在通信電路230與天線235之間傳送之RF載波的頻率之改變的資訊而動態地改變HSSI 208之時脈頻率。將HSSI 208之時脈頻率改變至與通信電路230之RF載波信號之頻率改變一致可減少或防止來自時脈信號及其相關聯諧波之干擾。
應注意,雖然各種實施例可將組件包括在SOC 200上,但其他實施例可將該等組件實施為兩個或兩個以上積體電路。一般而言,可將SOC 200之組件視為顯示器240之主機(例如,如下文在圖2中所展示)。
此外,雖然本文中相對於特定裝置實施例描述了方法,但此等實施例並不意欲為限制性的。相比之下,本文中所描述之方法可應用於具有多個介面之任何裝置,其中在一個介面上傳送之信號有可潛在地干擾另一介面上之信號且可能引起效能降級。
圖2說明可用以減少或移除器件100中之無線干擾的各種硬體及軟體邏輯。在此特定實施例中,可藉由改變在另一介面上傳送之時脈信號的頻率來實現對在無線介面上傳送之信號之干擾的減少或移除。該時脈信號頻率可改變以使得其基頻及其各種諧波實質上不與無線介面上之信號(例如,RF載波信號)的頻率一致。
如所展示,硬體302可包括高速串列介面電路208,該高速串列介面電路208可經由多工器308接收來自時脈產生電路PLL 304之時脈信號(本文中亦稱作「第一時脈」、「可調整時脈」或「pll_clk」)或接收dsi_clock(本文中亦稱作「第二時脈」或「靜態時脈」),該多工器308可為無短時脈衝波形干擾多工器。在所展示之實施例中,PLL 304可為任何類型之PLL,且可基於自外部源(例如,振盪器)接收之PLL參考時脈信號而產生輸出信號(pll_clk信號)。PLL 304可包括諸如相位偵測器、低通濾波器、壓控振盪器(VCO)及實施於回饋路徑中之除法器(在圖式中為「DIV」)的組件。pll_clk信號之頻率可至少部分取決於可在此實施例中藉由PLL狀態機310控制之除法器之當前除數值。
如所展示,可根據PLL狀態機310之選擇來選擇多工器308之輸出時脈,PLL狀態機310亦可視需要修改PLL 304之頻率。PLL狀態機310可接收垂直同步(VSYNC)通知及PLL更新請求作為輸入。PLL狀態機310、PLL 304及時脈多工器308可包括於圖1中所展示之時脈電路206中。
核心314(其可在處理器202上執行)可包括串列介面驅動程式316,該串列介面驅動程式316可將PLL更新請求提供至PLL狀態機310。另外,該核心可包括基頻驅動程式318,該基頻驅動程式318可與串列介面驅動程式316(提供或移除亦稱作「受害者」或「受害頻率」之無線通信干擾頻率)及基頻韌體312(在基頻硬體311中)兩者通信。在一項實施例中,受害頻率可對應於在利用FHSS之實施例中將
在無線介面上傳送之RF載波信號的頻率。基頻韌體312可判定在使用FHSS之操作期間將使用哪些頻率。該等頻率可基於由傳輸器及接收器(其中基頻硬體311可包括任一者或兩者)使用之偽隨機型樣來判定。偽隨機型樣之使用可在傳輸器與接收器之間同步,以使得傳輸器及接收器兩者在同一時間利用同一RF載波信號頻率。基於對RF載波信號之經判定頻率改變,基頻韌體312可將受害頻率之清單之更新提供至基頻驅動程式318。應注意,受害頻率可不僅涵蓋嚴格之所使用無線頻道(例如,RF頻道),而且可包括足夠邊限以免受串列介面時脈之諧波。
在啟動或自暫時中止重新繼續至RAM時,時脈多工器308可選擇dsi_clk。此時脈設定串列介面208之標稱頻率且PLL 304之時脈頻率可接近該標稱頻率。例示性頻率為256.5 MHz、342 MHz及513 MHz。此時,由串列介面驅動程式316維持之受害頻率的清單可為空的,且由通信中心324維持之受害頻率之清單可經清除以便為最新的。PLL 304可鎖定至dsi_clk或接近dsi_clk之指定頻率,且接著時脈多工器308可選擇PLL輸出作為用於串列介面208之時脈。
當操作繼續時,在已判定無線通信無線電在近期將取決於不同受害頻率的情況中,基頻韌體312可經由基頻驅動程式318將受害頻率之經更新清單發送至通信中心324。通信中心324可修改來自基頻韌體312之受害者更新或按現狀將其傳遞至基頻驅動程式318。
因此,基頻驅動程式可將受害頻率添加至串列介面驅動程式316或自串列介面驅動程式316移除受害頻率。串列介面驅動程式316可因此更新其作用中受害頻率之清單且接著搜尋可能PLL頻率之清單以找到安全選擇(例如,移除或減少受害頻率之無線通信干擾的選擇)。
若PLL頻率之安全選擇已改變,則串列介面驅動程式316可將PLL更新請求發送至PLL狀態機310。當在此特定實施例中PLL更新請求待決時,PLL狀態機可等候來自顯示器子系統之下一VSYNC。在接收到VSYNC信號之後,PLL狀態機310可藉由將時脈多工器308切換至dsi_clk而進入中間狀態。在處於中間狀態中時,PLL狀態機310可更新PLL設定(例如,除數)以開始鎖定程序。在PLL 304已鎖定於新頻率之後,時脈多工器308可改變回PLL 304,藉此退出中間狀態且藉由自PLL 304(在新頻率)提供至HSSI 208之時脈信號重新繼續正常操作。雖然實際鎖定時間取決於PLL設計,但在各種實施例中其可在100 μs內發生。
在一些狀況中,可有效地切斷PLL 304歷時至下一安全PLL頻率之轉換的至少部分。在一項實施例中,此可藉由閘控PLL參考時脈而實現。在一些實施例中,在該轉換之至少一部分期間完全電力關斷PLL 304亦為可能的。在此等實施例中,在再次電力開啟以鎖定於新頻率之前,PLL 304可保持電力關斷歷時預定時間。
在其他狀況中,PLL 304可保持處於作用中,但pll_clk信號可被抑制作為clk信號提供至HSSI 208(藉由多工器
308、其他閘控電路或該兩者)。此情形可允許在PLL狀態機310已提供資訊以選擇新頻率時PLL 304即開始鎖定至該新頻率而無延遲。
一般而言,pll_clk之閘控可按任何合適方式實現以防止clk信號路徑上之假活動,以便防止HSSI 208中之錯誤操作。
圖3為針對一項實施例說明改變之時序圖。如可見,PLL狀態機310可回應於PLL 304之舊時脈頻率不再安全(或基於受害頻率之清單而預期為不安全)的指示而將該舊時脈頻率改變至dsi_clock(在此實例中為256.5 MHz)。將時脈頻率改變至dsi_clock(藉由改變時脈多工器308之選定輸入)可包括改變之間的3至4個遺漏之時脈循環。該dsi_clock信號可作為替代時脈信號而提供歷時預定時間週期,在該預定時間週期內,PLL 304可鎖定至視為安全之新頻率。在所說明之實例中,提供至顯示器240之VSYNC可與處於中間狀態中(例如,當不提供pll_clk作為時脈信號)之硬體一致。在PLL 304已鎖定至新頻率之後,自dsi_clk至PLL 304之切換可藉由在時脈多工器308之選定輸入之改變期間的3至4個遺漏時脈信號發生。以此方式改變時脈信號之頻率可在無可使得顯示器240以錯誤方式顯示資訊之假活動的情況中發生。
圖4為用於回應於無線頻道/介面之頻率改變而動態地改變時脈信號之頻率的方法之一項實施例的流程圖。可執行對該時脈信號之頻率改變以便減少或消除對由無線介面接
收或自無線介面傳輸之信號的干擾。
在所展示之實施例中,方法400以接收關於待由無線頻道使用之頻率的資訊開始(區塊405)。在一項實施例中,該等頻率可為根據FHSS操作而經受週期性改變之RF載波信號的頻率。根據圖2之實施例,清單可由在基頻單元上操作之基頻韌體產生且經轉遞至基頻驅動程式。或者,可使用其他硬體、軟體或韌體來產生此清單。
該清單之提供可導致更新對於時脈信號操作安全及非安全之頻率之清單(區塊410)。非安全頻率可為時脈信操作可引起對在無線頻道上傳送之信號之干擾的彼等頻率。此外,非安全頻率可為時脈信號之基頻或諧波可潛在地干擾在無線頻道上傳送之信號的頻率。相比之下,安全頻率可為未預期到干擾之頻率。在一些實施例中,該清單可限於安全頻率或非安全頻率。
回應於安全及/或非安全時脈頻率之清單的更新,可作出改變時脈信號之頻率的決策。詳言之,若無線操作之即將到來的頻率中之一者對應於時脈信號之當前操作頻率或對應於其相關聯諧波中之一者,則可作出此改變。若作出改變時脈信號之頻率的決策,則時脈控制單元可將多工器之選擇自經組態以提供時脈之時脈產生器(例如,PLL)的輸出改變至選擇替代時脈信號(區塊415)。該替代時脈信號可具有固定頻率,且可僅在舊時脈頻率之不連續操作與新時脈頻率之重新繼續操作之間的預定週期期間使用。
在將多工器之選擇自正常時脈信號改變至替代時脈信號
之後,時脈控制單元可起始對由PLL輸出之正常時脈信號的頻率改變(區塊420)。在一項實施例中,時脈控制單元可改變PLL中之除法器的除數以便引起頻率之改變。在時脈控制單元已改變除數之後,PLL可最終鎖定至新頻率(區塊425)。當時脈控制單元使多工器選擇PLL之輸出時,可接著發生使用在新頻率之正常時脈信號之操作的重新繼續(區塊430)。在新頻率之時脈的操作可繼續直至彼頻率不再指示為安全頻率為止。
應注意,用於回應於改變在其他介面上傳輸之信號之頻率而動態地改變時脈頻率的各種方法及裝置實施例係可能的且被預期。舉例而言,在一項實施例中,可回應於對無線介面之RF載波的任何待決改變而改變時脈信號。此外,在轉換期間處置時脈產生電路之方法可自一項實施例至下一實施例而變化。舉例而言,在一項實施例中,可閘控該PLL之輸出,但PLL可繼續操作。在另一實施例中,可在再次電力開啟之前短暫地切斷PLL以鎖定於新頻率。此外,雖然一些實施例可在轉換期間將替代時脈信號提供至串列介面,但其他實施例為可能的且被預期,其中在轉換期間不提供時脈信號,從而導致操作之短暫中止。
接下來轉向圖5,展示系統150之一項實施例的區塊圖。在所說明之實施例中,系統150包括耦接至外部記憶體152之IC 5的至少一個例項。在所展示之實施例中的IC 5可為包括諸如圖1中所展示之SOC 200之彼等特徵的IC。IC 5亦耦接至一或多個周邊裝置154。亦提供電源供應器156,其
將供應電壓供應至IC 5以及將一或多個供應電壓供應至記憶體152及/或周邊裝置154。在一些實施例中,可包括IC 5之一個以上例項(且亦可包括一個以上外部記憶體152)。
取決於系統150之類型,周邊裝置154可包括任何所要電路。舉例而言,在一項實施例中,系統150可為行動器件(例如,個人數位助理(PDA)、智慧型電話等),且周邊裝置154可包括用於各種類型之無線通信(諸如,wifi、藍芽、蜂巢式、全球定位系統等)的器件。周邊裝置154亦可包括額外儲存器,包括RAM儲存器、固態儲存器或磁碟儲存器。周邊裝置154可包括使用者介面器件,諸如顯示螢幕(包括觸控顯示螢幕或多點觸控顯示螢幕)、鍵盤或其他輸入器件、麥克風、揚聲器等。在其他實施例中,系統150可為任何類型之計算系統(例如,桌上型個人電腦、膝上型電腦、工作台、桌上型易網機(net top)等)。
儘管上文已相當詳細地描述了諸實施例,但熟習此項技術者一旦完全瞭解以上揭示內容,眾多變化及修改便將變得顯而易見。預期將以下申請專利範圍解釋為涵蓋所有此等變化及修改。
5‧‧‧積體電路(IC)
100‧‧‧器件
150‧‧‧系統
152‧‧‧外部記憶體
154‧‧‧周邊裝置
156‧‧‧電源供應器
200‧‧‧系統單晶片(SOC)
202‧‧‧處理器
204‧‧‧顯示電路
206‧‧‧時脈電路
208‧‧‧高速串列介面(HSSI)/高速串列介面電路
210‧‧‧「反及」(NAND)閘
220‧‧‧銜接介面
230‧‧‧無線通信電路/無線電
235‧‧‧天線
240‧‧‧顯示器
302‧‧‧硬體
304‧‧‧鎖相迴路(PLL)
308‧‧‧時脈多工器
310‧‧‧鎖相迴路(PLL)狀態機
311‧‧‧基頻硬體
312‧‧‧基頻韌體
314‧‧‧核心
316‧‧‧串列介面驅動程式
318‧‧‧基頻驅動程式
400‧‧‧用於回應於無線頻道/介面之頻率改變而動態地改變時脈信號之頻率的方法
圖1為包括串列介面及無線通信介面之系統之區塊圖。
圖2為根據一項實施例之包括硬體及軟體組件的圖1之系統之例示性區塊圖。
圖3為根據一項實施例之例示性時序圖。
圖4為說明用於基於一介面中之頻率改變而動態地改變
另一介面之時脈信號之頻率的方法之一項實施例的流程圖。
圖5為例示性系統之一項實施例的區塊圖。
208‧‧‧高速串列介面(HSSI)/高速串列介面電路
302‧‧‧硬體
304‧‧‧鎖相迴路(PLL)
308‧‧‧時脈多工器
310‧‧‧鎖相迴路(PLL)狀態機
311‧‧‧基頻硬體
312‧‧‧基頻韌體
314‧‧‧核心
316‧‧‧串列介面驅動程式
318‧‧‧基頻驅動程式
Claims (20)
- 一種用於改變一時脈信號之一頻率之方法,其包含:提供用於一第一介面之一第一時脈信號;及回應於判定信號待在一第三頻率在一第二介面上傳送而將該第一時脈信號之一頻率自一第一頻率改變至一第二頻率;其中改變該第一時脈信號之該頻率包含在自該第一頻率至該第二頻率之該轉變期間將該第一時脈信號之一信號路徑置於一中間狀態中。
- 如請求項1之方法,其中改變該第一時脈信號之該頻率包含:在處於該中間狀態中時關斷一鎖相迴路(PLL),其中該PLL經組態以產生該第一時脈信號。
- 如請求項1之方法,其中改變該時脈信號之該頻率包含:在處於該中間狀態中時抑制一鎖相迴路(PLL)之一輸出,其中該PLL經組態以產生該第一時脈信號。
- 如請求項3之方法,其中抑制該PLL之該輸出包含一多工器選擇待在該信號路徑上傳送之具有一第四頻率之一第二時脈信號,且其中改變至該第二頻率包含該多工器在選擇該第二時脈信號之後選擇該PLL之該輸出。
- 如請求項4之方法,其進一步包含選擇在該第四頻率之該第二時脈信號以避免該第二時脈信號及其諧波對在該第二介面上傳送之該信號的干擾。
- 如請求項1之方法,其進一步包含將該第一時脈信號之該信號路徑置於該中間狀態中歷時一預定時間週期。
- 如請求項6之方法,其進一步包含在該預定時間週期期間提供用於該串列介面之一替代時脈信號。
- 如請求項6之方法,其進一步包含在該預定時間週期期間閘控該時脈信號。
- 如請求項1之方法,其進一步包含基於在該無線電介面上傳送之信號的該頻率來設定該時脈信號之該頻率。
- 一種用於改變一時脈信號之一頻率之裝置,其包含:一第一介面,其中該第一介面經耦接以自時脈產生電路接收一第一時脈信號,其中在該第一介面上之資料傳輸與該第一時脈信號同步;時脈控制電路,其耦接至該時脈產生電路,其中該時脈控制電路經組態以回應於接收到信號正在一第三頻率在一第二介面上傳送的一指示而將該第一時脈信號之一頻率自一第一頻率改變至一第二頻率,其中該時脈控制電路經組態以在改變該第一時脈信號之該頻率時抑制該第一時脈信號在一時脈信號路徑上提供至該第一介面。
- 如請求項10之裝置,其中該時脈控制電路經組態以使一多工器在該第一時脈信號自該第一頻率轉變至該第二頻率之一轉換週期期間選擇待在該信號路徑上提供之一第二時脈信號。
- 如請求項11之裝置,其中該時脈控制電路經組態以在將該第一時脈信號轉變至該第二頻率之後使該多工器選擇該第一時脈信號。
- 如請求項10之裝置,其中該時脈控制電路經組態以在自 該第一頻率轉變至該第二頻率期間關斷一鎖相迴路(PLL)歷時一預定時間,其中該PLL經組態以產生該第一時脈信號。
- 如請求項10之裝置,其進一步包含與該第一介面相關聯之一第一介面單元及與該第二介面相關聯之一第二介面單元,其中該第二介面單元經組態以將資訊提供至該第一介面單元,該資訊指示該第一時脈信號可操作而不引起對在該第二介面上傳送之該等信號之干擾的頻率。
- 如請求項10之裝置,其中該第一介面為一串列介面,其中在該串列介面上傳輸之資訊與該第一時脈信號同步,且其中該第二介面為經組態以在一載波信號上傳送資訊之一無線電介面,其中該載波信號之一頻率週期性地改變。
- 如請求項15之裝置,其中該時脈控制電路經組態以基於該載波信號之該頻率來選擇該第一時脈信號之該頻率。
- 如請求項15之裝置,其進一步包含:一基頻單元,其中該基頻單元經組態以判定該載波信號之下一頻率;及一處理單元,其經組態以回應於該基頻單元提供該載波信號之下一頻率的一指示而將改變該第一時脈信號之該頻率的一請求傳送至該時脈控制單元。
- 如請求項17之裝置,其中該處理單元經組態以維持頻率之一清單,該第一時脈信號可安全地設定至該等頻率而不在該無線電介面上產生干擾,且其中該處理單元經進 一步組態以回應於該基頻單元提供該載波信號之該下一頻率之該指示而更新頻率之該清單。
- 一種用於改變一時脈信號之一頻率之系統,其包含:一串列顯示介面,其中在該串列顯示介面上之資料傳輸與一時脈信號同步;一無線通信介面,其經組態以經由一無線通信頻道在一載波信號上傳送資訊,其中該無線通信介面經組態以週期性地改變該載波信號之一頻率;一時脈產生電路,其經組態以產生該時脈信號;及一時脈控制器,其經組態以回應於由該無線通信介面傳輸之該載波信號之該頻率的一改變而引起該時脈信號之一頻率的一改變。
- 如請求項19之系統,其中該無線介面經組態以傳送包括該載波信號之該頻率將改變至的一或多個頻率之指示的資訊,且其中該系統進一步包含處理電路,該處理電路經組態以維持頻率之一清單且經進一步組態以回應於該無線介面提供指示該載波信號將改變至的一新頻率之資訊而更新頻率之該清單,其中該處理電路經組態以將一請求傳送至該時脈控制器以回應於接收到指示該載波信號將改變至的一新頻率之資訊而改變該時脈信號之該頻率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161559339P | 2011-11-14 | 2011-11-14 | |
US13/435,033 US8644782B2 (en) | 2011-11-14 | 2012-03-30 | Agile clocking with receiver PLL management |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201320612A TW201320612A (zh) | 2013-05-16 |
TWI506960B true TWI506960B (zh) | 2015-11-01 |
Family
ID=47178475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101135377A TWI506960B (zh) | 2011-11-14 | 2012-09-26 | 用於改變一時脈信號之一頻率之方法、裝置及系統 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8644782B2 (zh) |
EP (1) | EP2592522A3 (zh) |
JP (1) | JP5686785B2 (zh) |
KR (1) | KR101456749B1 (zh) |
CN (1) | CN103107810B (zh) |
AU (1) | AU2012227271B2 (zh) |
BR (1) | BR102012024573A2 (zh) |
TW (1) | TWI506960B (zh) |
WO (1) | WO2013074200A1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5696777B2 (ja) * | 2011-03-01 | 2015-04-08 | 富士通株式会社 | クロックジェネレータ及びそれを含むシステム |
WO2014093862A1 (en) * | 2012-12-13 | 2014-06-19 | Coherent Logix, Incorporated | Reconfiguration of clock generation circuitry |
US9510213B2 (en) * | 2013-04-04 | 2016-11-29 | St-Ericsson Sa | Methods and systems for interference immunity using frequency allocation lists in devices having embedded systems |
KR102035986B1 (ko) * | 2013-11-13 | 2019-10-24 | 삼성전자 주식회사 | 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템 |
JP6060885B2 (ja) | 2013-12-11 | 2017-01-18 | ブラザー工業株式会社 | 給送装置及び画像記録装置 |
US9411360B2 (en) * | 2014-01-13 | 2016-08-09 | Apple Inc. | Method to manage current during clock frequency changes |
US20160364363A1 (en) * | 2015-06-11 | 2016-12-15 | Qualcomm Incorporated | Dynamic interface management for interference mitigation |
US9934190B2 (en) * | 2015-06-11 | 2018-04-03 | Qualcomm Incorporated | Dynamic interface management for interference mitigation |
KR20170016255A (ko) * | 2015-08-03 | 2017-02-13 | 삼성전자주식회사 | 동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템 |
CN105357033B (zh) * | 2015-10-16 | 2019-04-05 | 华为技术有限公司 | 一种减小移动产业处理器接口对通信质量干扰的方法和装置 |
CN106921761B (zh) * | 2015-12-25 | 2020-03-03 | 小米科技有限责任公司 | 显示组件及电子设备 |
CN106160760B (zh) * | 2016-07-29 | 2019-09-27 | 维沃移动通信有限公司 | 一种周期性信号的谐波抑制方法及移动终端 |
KR102223032B1 (ko) | 2017-03-27 | 2021-03-04 | 삼성전자주식회사 | 디스플레이 구동 장치 |
KR102309160B1 (ko) * | 2017-08-09 | 2021-10-06 | 삼성전자주식회사 | 클럭을 변경시키는 전자 장치 |
CN111601325B (zh) * | 2018-10-23 | 2023-03-31 | Oppo广东移动通信有限公司 | 电磁干扰控制方法及相关装置 |
GB2580134B (en) * | 2018-12-21 | 2021-04-21 | Graphcore Ltd | Controlling a processor clock |
CN110221650B (zh) * | 2019-06-18 | 2021-04-09 | 中国人民解放军国防科技大学 | 一种适用于高性能网络处理器芯片的时钟发生器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6567654B1 (en) * | 1999-10-28 | 2003-05-20 | Matsushita Electronic Components De Baja California, S.A. De C.V. | Elimination of spurious signals in double conversion tuner using a dynamic intermediate frequency and a preselected crystal reference frequency |
US6999723B2 (en) * | 2001-11-29 | 2006-02-14 | Kyocera Wireless Corp. | System and method for reducing the effects of clock harmonic frequencies |
US20110022875A1 (en) * | 2006-07-26 | 2011-01-27 | Broadcom Corporation | Integrated Circuit with Interpolation to Avoid Harmonic Interference |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4941174A (en) | 1988-04-19 | 1990-07-10 | General Electric Company | Digital radio with security system for selectively enabling software controlled options |
JP2507833B2 (ja) | 1990-12-25 | 1996-06-19 | 三菱電機株式会社 | マイクロコンピュ−タ |
JPH0870258A (ja) * | 1994-09-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 無線装置 |
US6738429B1 (en) | 1999-06-01 | 2004-05-18 | Harris Corporation | Decision-directed carrier frequency detector and method for QAM |
US6636575B1 (en) * | 1999-08-05 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Cascading PLL units for achieving rapid synchronization between digital communications systems |
JP4326100B2 (ja) * | 2000-01-28 | 2009-09-02 | 富士通マイクロエレクトロニクス株式会社 | ホットプラグに対応したクロック切替回路 |
JP2001217743A (ja) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | データ通信装置 |
JP2002290340A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 情報処理装置、クロック制御方法 |
KR100510519B1 (ko) * | 2003-02-05 | 2005-08-26 | 삼성전자주식회사 | 향상된 위상 락/언락 검출 기능을 가지는 pll |
US7315957B1 (en) * | 2003-12-18 | 2008-01-01 | Nvidia Corporation | Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock |
US7634028B2 (en) | 2004-05-27 | 2009-12-15 | Silicon Laboratories Inc. | Selecting clock frequencies for baseband devices |
US7515666B2 (en) | 2005-07-29 | 2009-04-07 | International Business Machines Corporation | Method for dynamically changing the frequency of clock signals |
JP4861654B2 (ja) * | 2005-07-29 | 2012-01-25 | 東芝モバイルディスプレイ株式会社 | 通信装置及び通信方法、通信プログラム |
US7443250B2 (en) | 2006-09-29 | 2008-10-28 | Silicon Laboratories Inc. | Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics |
JP2009038778A (ja) * | 2007-08-06 | 2009-02-19 | Nec Electronics Corp | Vco回路及びそれを用いたpll回路 |
JP4404122B2 (ja) | 2007-09-07 | 2010-01-27 | セイコーエプソン株式会社 | 高速シリアルインターフェース回路及び電子機器 |
US7800451B2 (en) | 2008-08-20 | 2010-09-21 | Silicon Laboratories Inc. | Frequency adjustment for clock generator |
JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Pll回路 |
JP2010141538A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 電子機器、及び表示制御方法 |
US8228431B2 (en) * | 2009-08-31 | 2012-07-24 | Silicon Laboratories Inc. | Digital phase lock loop configurable as a frequency estimator |
EP2333972B1 (en) | 2009-12-10 | 2012-08-29 | Nxp B.V. | Electronic circuit frequency generation |
-
2012
- 2012-03-30 US US13/435,033 patent/US8644782B2/en active Active
- 2012-09-21 AU AU2012227271A patent/AU2012227271B2/en not_active Ceased
- 2012-09-24 WO PCT/US2012/056857 patent/WO2013074200A1/en active Application Filing
- 2012-09-24 EP EP12185675.1A patent/EP2592522A3/en not_active Withdrawn
- 2012-09-26 TW TW101135377A patent/TWI506960B/zh not_active IP Right Cessation
- 2012-09-27 KR KR1020120107949A patent/KR101456749B1/ko not_active IP Right Cessation
- 2012-09-27 BR BR102012024573-6A patent/BR102012024573A2/pt not_active IP Right Cessation
- 2012-09-28 CN CN201210505260.5A patent/CN103107810B/zh not_active Expired - Fee Related
- 2012-09-28 JP JP2012230299A patent/JP5686785B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6567654B1 (en) * | 1999-10-28 | 2003-05-20 | Matsushita Electronic Components De Baja California, S.A. De C.V. | Elimination of spurious signals in double conversion tuner using a dynamic intermediate frequency and a preselected crystal reference frequency |
US6999723B2 (en) * | 2001-11-29 | 2006-02-14 | Kyocera Wireless Corp. | System and method for reducing the effects of clock harmonic frequencies |
US20110022875A1 (en) * | 2006-07-26 | 2011-01-27 | Broadcom Corporation | Integrated Circuit with Interpolation to Avoid Harmonic Interference |
Also Published As
Publication number | Publication date |
---|---|
AU2012227271A1 (en) | 2013-05-30 |
EP2592522A3 (en) | 2017-07-19 |
CN103107810B (zh) | 2016-05-18 |
JP2013106346A (ja) | 2013-05-30 |
EP2592522A2 (en) | 2013-05-15 |
AU2012227271B2 (en) | 2014-10-23 |
TW201320612A (zh) | 2013-05-16 |
KR101456749B1 (ko) | 2014-10-31 |
JP5686785B2 (ja) | 2015-03-18 |
BR102012024573A2 (pt) | 2013-09-03 |
KR20130054132A (ko) | 2013-05-24 |
WO2013074200A1 (en) | 2013-05-23 |
US8644782B2 (en) | 2014-02-04 |
CN103107810A (zh) | 2013-05-15 |
US20130120037A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI506960B (zh) | 用於改變一時脈信號之一頻率之方法、裝置及系統 | |
US8417983B2 (en) | Adjusting a device clock source to reduce wireless communication interference | |
EP3268837B1 (en) | Apparatus and method for glitch-free clock switching | |
US9564908B2 (en) | Digital phase-locked loop and method of operating the same | |
US9880608B2 (en) | Application processor for adjusting clock signal using hardware power management unit and devices including the same | |
KR102325388B1 (ko) | 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 | |
JP6438429B2 (ja) | 発振器をベースとする周波数ロックループ | |
US20170214409A1 (en) | Oscillator, radio communication device, and radio communication method | |
US9343126B2 (en) | Frequency selection granularity for integrated circuits | |
US8194717B2 (en) | Resource sharing | |
WO2015200604A1 (en) | Systems and methods for conserving power in a universal serial bus (usb) | |
JP2008312140A (ja) | 通信装置、ベースバンド信号処理装置及び受信処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |