TWI505476B - 薄膜電晶體結構 - Google Patents

薄膜電晶體結構 Download PDF

Info

Publication number
TWI505476B
TWI505476B TW101150646A TW101150646A TWI505476B TW I505476 B TWI505476 B TW I505476B TW 101150646 A TW101150646 A TW 101150646A TW 101150646 A TW101150646 A TW 101150646A TW I505476 B TWI505476 B TW I505476B
Authority
TW
Taiwan
Prior art keywords
layer
light absorbing
thin film
film transistor
oxide semiconductor
Prior art date
Application number
TW101150646A
Other languages
English (en)
Other versions
TW201427028A (zh
Inventor
Cheng Hang Hsu
Tzung Wei Yu
Wei Tsung Chen
Ted Hong Shinn
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW101150646A priority Critical patent/TWI505476B/zh
Priority to CN201310348279.8A priority patent/CN103904128B/zh
Priority to US13/965,183 priority patent/US9147769B2/en
Publication of TW201427028A publication Critical patent/TW201427028A/zh
Application granted granted Critical
Publication of TWI505476B publication Critical patent/TWI505476B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

薄膜電晶體結構
本發明是有關於一種薄膜電晶體結構,且特別是有關於一種具有氧化物半導體層的薄膜電晶體結構。
在習知的薄膜電晶體陣列基板上,多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為控制電子訊號的開關。近年來,有許多研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體,具有較高的載子移動率(mobility)。並且,氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體,則具有較佳的臨界電壓(Vth)均勻性。
在現有的氧化物半導體薄膜電晶體中,氧化物半導體通道層之臨界電壓(Vth)在受到光照射時會產生偏移,進而影響到氧化物半導體薄膜電晶體的電特性與信賴性。因此,如何改善氧化物半導體薄膜電晶體之特性,是亟欲解決的問題之一。
本發明提供一種薄膜電晶體結構,具有理想的元件特性。
本發明提出一種薄膜電晶體結構,包括一基板、一閘極、一氧化物半導體層、一閘絕緣層、一源極、一汲極、 一矽質吸光層以及一絕緣層。閘極配置於基板上。氧化物半導體層配置於基板上,並與閘極在一厚度方向上堆疊。閘絕緣層配置於氧化物半導體層與閘極之間。源極配置於基板上並接觸氧化物半導體層。汲極配置於基板上並接觸氧化物半導體層。氧化物半導體層的一部份沒有被源極與汲極接觸而定義出一通道區,且通道區位於源極與汲極之間。矽質吸光層與氧化物半導體層在厚度方向上堆疊,且氧化物半導體層位於基板與矽質吸光層之間。矽質吸光層的能隙小於2.5eV。絕緣層配置於氧化物半導體層與矽質吸光層之間,且絕緣層與矽質吸光層彼此接觸。
根據本發明一實施例,上述源極與汲極位於絕緣層與閘絕緣層之間。矽質吸光層的材質包括摻雜矽。在此,絕緣層可以具有暴露出汲極的一接觸窗,且矽質吸光層延伸至接觸窗中以與汲極接觸。薄膜電晶體結構例如更包括一保護層,其中閘極、氧化物半導體層、閘絕緣層、源極、汲極、絕緣層與矽質吸光層都位於基板與保護層之間。舉例而言,摻雜矽的摻質包括硼或磷。
根據本發明一實施例,上述絕緣層與矽質吸光層具有大致相同的輪廓。
根據本發明一實施例,上述絕緣層更接觸於氧化物半導體層。
根據本發明一實施例,上述源極與汲極各自部分地位於矽質吸光層之遠離於基板的一側。
根據本發明一實施例,上述矽質吸光層的材質包括非 晶矽、多晶矽、微晶矽、結晶矽或其組合。
根據本發明一實施例,上述矽質吸光層的材質更包括氫、氧、氮、氟、碳或其組合。
根據本發明一實施例,上述氧化物半導體層的材質包括氧化鋅(ZnO)、氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鋅(Indium-Zinc Oxide,IZO)或其組合。
根據本發明一實施例,上述源極與汲極位於氧化物半導體層與閘絕緣層之間。
基於上述,本發明的實施例採用一矽質吸光層設置於氧化物半導體層的一側,以遮蔽朝向氧化物半導體層照射的光線。因此,薄膜電晶體結構不容易因為氧化物半導體受光照射而造成元件特性不佳。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1繪示為本發明第一實施例的薄膜電晶體結構的示意圖。請參照圖1,薄膜電晶體結構100包括基板110、閘極120、氧化物半導體層130、閘絕緣層140、源極150、汲極160、矽質吸光層170、絕緣層180以及保護層190。閘極120、氧化物半導體層130、閘絕緣層140、源極150、汲極160、矽質吸光層170、絕緣層180以及保護層190 都配置於基板110的同一側。
閘極120配置於基板110上,而閘絕緣層140覆蓋住閘極120。因此,閘極120位於閘絕緣層140與基板110之間。氧化物半導體層130則配置於閘絕緣層140上並且閘極120與氧化物半導體層130在厚度方向D上堆疊。換言之,氧化物半導體層130沿著厚度方向D投影至基板110的面積會重疊於閘極120沿著厚度方向D投影至基板110的面積。不過,閘極120與氧化物半導體層130並不直接接觸而由閘絕緣層140分隔開來。
源極150與汲極160都設置於氧化物半導體層130上並且都局部地接觸於氧化物半導體層130。具體來說,氧化物半導體層130的一部份沒有被源極150與汲極160接觸而定義出一通道區102,且通道區102位於源極150與汲極160之間。也就是說,源極150與汲極160沒有實體地連接在一起而是彼此分離。
絕緣層180與矽質吸光層170彼此接觸並且依序疊置於源極150與汲極160上方。此時,氧化物半導體層130位於基板110與矽質吸光層170之間。在製作絕緣層180與矽質吸光層170時,可以在基板110上先依序沉積絕緣材料層與矽質材料層,再將這兩材料層藉由同一個圖案化製程圖案化為所需要的圖案。因此,絕緣層180與矽質吸光層170可以具有大致相同的輪廓。另外,在本實施例中,矽質吸光層170上方可以覆蓋有保護層190,不過在其他的實施例中,保護層190的設置可以被省略。
就材質而言,薄膜電晶體結構100的閘極120、源極150與汲極160可以由導電材料製作,其中導電材料包括金屬、金屬合金、導電氧化物等。舉例而言,金屬可以包括銅、鉬、鋁、銀等,而導電氧化物包括有銦錫氧化物或是銦鋅氧化物等。上述材質僅是舉例說明之用,並非用以限定本發明。在其他實施例中,凡是導電性良好的材質都可以用以製作閘極120、源極150與汲極160。閘絕緣層140、絕緣層180與保護層190的材質則可以包括無機絕緣材料或是有機絕緣材料。無機絕緣材料可以包括氧化物、氮化物或是氮氧化物,而有機絕緣層料可以包括聚亞醯胺、樹脂材料等。此處的氧化物、氮化物或是氮氧化物包括氧化矽、氮化矽或是氮氧化矽。
此外,氧化物半導體130的材質包括氧化鋅(ZnO)、氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鋅(Indium-Zinc Oxide,IZO)或其組合。上述的氧化物半導體材料相較於非晶矽材料具有較高的載子移動率,而有助於提升薄膜電晶體結構100的元件特性。
不過,氧化物半導體130受到光線照射時可能發生誘發電流,這被稱為光電流。光電流的產生使元件特性會受到不良的影響,例如漏電。因此,在本實施例中,氧化物半導體130上方設置有矽質吸光層170。矽質吸光層170的能隙小於2.5eV,而可以吸收大部分綠光至更短波長的光。因此,朝向氧化物半導體層130行進的光線在照射至 矽質吸光層170時即已大部分被吸收,這可以有效地降低氧化物半導體層130被光照射的機率,也抑制了不必要的光電流的產生。
具體而言,矽質吸光層170的材質包括非晶矽、多晶矽、微晶矽、結晶矽或其組合。也就是說,矽質吸光層170可以由矽材料的多種結晶態所構成的。一般來說,製作矽材料層的方法可以包括沉積法,例如氣相沉積法。在沉積過程中,可以添加異質材料來調整矽質吸光層170的性質。因此,矽質吸光層170的材質除了包括有矽之外,更可以選擇性地包括有氫、氧、氮、氟、碳或其組合。在一實施例中,在製作矽質吸光層170的過程使用電漿輔助化學氣相沉積,則矽質吸光層170可以為氫化非晶矽。此時,矽質吸光層170的能隙約為1.75eV。值得一提的是,異質材料的含量可適度的調整使矽質吸光層170的能隙介於1.7V至2.5eV調整以提供理想的吸光性質。當然,矽質吸光層170的能隙並非無限小,其數值例如是大於1.1eV(單晶矽)。
在本實施例中,矽質吸光層170藉由絕緣層180的設置而不直接連接於源極150與汲極160。因此,矽質吸光層170在某些實施例中可以具有導電性。此時,矽質吸光層170的材質可以為摻雜矽,其摻質包括硼或磷。矽質吸光層170具有導電性時,可以提供屏蔽作用以避免外界電子訊號對薄膜電晶體結構100產生干擾。不過,本發明不以此為限。
圖2繪示為本發明第二實施例的薄膜電晶體結構的示意圖。請參照圖2,薄膜電晶體結構200相似於薄膜電晶體結構100,因此兩實施例中相同的構件將以相同的元件符號標示。在本實施例中,薄膜電晶體結構200包括有基板110、閘極120、氧化物半導體層130、閘絕緣層140、源極150、汲極160、矽質吸光層270、絕緣層280以及保護層190。基板110、閘極120、氧化物半導體層130、閘絕緣層140、源極150、汲極160以及保護層190的配置位置、材質與性質可參照第一實施例的描述,此處不重述。
在本實施例中,矽質吸光層270具有導電性質,且絕緣層280具有暴露出汲極160的接觸開口282。矽質吸光層270延伸至接觸開口282以接觸於汲極160。因此,矽質吸光層270除了用來遮擋光線以避免氧化物半導體層130產生不必要的光電流外,更可以做為薄膜電晶體結構200中將電子訊號向外傳遞的導電構件。在顯示畫素的應用中,矽質吸光層270可以做為畫素電極或是做為連接畫素電極的導體構件。
圖3繪示為本發明第三實施例的薄膜電晶體結構示意圖。請參照圖3,薄膜電晶體結構300包括有基板310、閘極320、氧化物半導體層330、閘絕緣層340、源極350、汲極360、矽質吸光層370、絕緣層380以及保護層390。閘極320、氧化物半導體層330、閘絕緣層340、源極350、汲極360、矽質吸光層370、絕緣層380以及保護層390接配置於基板310的同一側。
在本實施例中,閘極320、閘絕緣層340與氧化物半導體層330依序地堆疊於基板310上。因此,閘極320位於氧化物半導體層330與基板310之間,而閘絕緣層340位於閘極320與氧化物半導體層330之間。另外,在本實施例中,閘極320與氧化物半導體層330在厚度方向D上堆疊使得閘極320沿厚度方向D投影至基板310上的面積重疊於氧化物半導體層330沿厚度方向S投影至基板310上的面積。
源極350與汲極360配置於閘絕於層340與氧化物半導體層330上。具體而言,源極350與汲極360彼此分離並且都局部地接觸於氧化物半導體層330。氧化物半導體層330的一部份沒有被源極350與汲極360接觸而定義出位於源極350與汲極360之間的一通道區302。此外,閘極320也至少位於通道區302之內。
絕緣層380與矽質吸光層370彼此接觸並且依序疊置於氧化物半導體層330上方。並且,保護層390覆蓋住源極350、汲極360與矽質吸光層370使得閘極320、氧化物半導體層330、閘絕緣層340、源極350、汲極360、矽質吸光層370以及絕緣層380位於基板310與保護層390之間。
在本實施例中,絕緣層380與矽質吸光層370實質上位於通道區302中,並且源極350與汲極360各自具有一部份覆蓋於矽質吸光層370上。在製作薄膜電晶體結構300時,可以先於氧化物半導體層330上製作絕緣層380與矽 質吸光層370。接著,在絕緣層380與矽質吸光層370圖案化為所需圖案後,將一導電材料層形成於氧化物半導體層330與矽質吸光層370上。然後,將導電材料層圖案化以形成源極350與汲極360。在圖案化導電材料層的過程中,絕緣層380與矽質吸光層370可以做為蝕刻終止層而避免位在通道區302中的氧化物半導體層330受到蝕刻或是受到蝕刻過程中產生的雜質汙染。
與前述實施例相似地,薄膜電晶體結構300的閘極320、源極350與汲極360可以由導電性材料製作,其中導電性材料包括金屬、金屬合金、導電性氧化物等。閘絕緣層340、絕緣層380與保護層390的材質則可以包括無機絕緣材料或是有機絕緣材料。無機絕緣材料可以包括氧化物、氮化物或是氮氧化物,而有機絕緣層料可以包括聚亞醯胺或樹脂材料等。
氧化物半導體330的材質包括氧化鋅(ZnO)、氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鋅(Indium-Zinc Oxide,IZO)或其組合。此外,矽質吸光層370的材質主要包括非晶矽、多晶矽、微晶矽、結晶矽或其組合。在不同製程條件下,矽質吸光層370的材質可選擇性地包括有氫、氧、氮、氟、碳或其組合。
在本實施例中,矽質吸光層370的能隙小於2.5eV,因而可以吸收大部分綠光至更短波長的光。矽質吸光層370設置於氧化物半導體層330上方的設計使得朝向氧化 物半導體層330行進的光線在照射至矽質吸光層370時即已大部分被吸收,這可以有效地降低氧化物半導體層330被光照射的機率,也抑制了不必要的光電流的產生。此外,由於矽質吸光層370在本實施例中接觸於源極350與汲極360,矽質吸光層370在此不具有導電摻質,以避免源極350與汲極360藉由矽質吸光層370導通。
在本實施例中,絕緣層380與矽質吸光層370可以藉由同一道圖案化製成製作。因此,絕緣層380與矽質吸光層370可以具有大致相同的輪廓。不過,本發明不以此為限。
圖4繪示為本發明第四實施例的薄膜電晶體結構的示意圖。請參照圖4,薄膜電晶體結構400相似於薄膜電晶體結構300,因此本實施例與第三實施例中相同的元件將標示為相同的符號。具體而言,本實施例不同於第三實施例之處主要在於,矽質吸光層470覆蓋於部分的源極350與部分的汲極360上方。
在製作薄膜電晶體結構400時,矽質吸光層470是在源極350與汲極360都已製作完成之後才製作於基板310上。因此,在本實施例中,可以做為蝕刻阻抗層的構件為絕緣層380,而矽質吸光層470在此是提供吸光作用。另外,本實施例的矽質吸光層470接觸於源極350與汲極360,因此矽質吸光層470不包含有導電摻質。
圖5繪示為本發明第五實施例的薄膜電晶體結構的示意圖。請參照圖5,薄膜電晶體結構500相似於第一實施 例的薄膜電晶體結構100,因此兩實施例中相同的構件將以相同的元件符號標示。具體而言,兩實施例的主要差異在於,本實施例的氧化物半導體層530位於源極150與汲極160上方。因此,源極150與汲極160各自有部分地位在氧化物半導體層530與閘絕緣層140之間。在本實施例中,氧化物半導體層530上方設置有能隙低於2.5eV的矽質吸光層170,因此氧化物半導體層530不容易產生不必要的光電流而有助於提升薄膜電晶體結構500的元件特性。另外,在另一實施例中,薄膜電晶體結構500可以修改為具有類似於薄膜電晶體結構200的設計而讓矽質吸光層170實體接觸於汲極160。
綜上所述,本發明實施例的薄膜電晶體結構在氧化物半導體層上方設置有可以吸收光線能量的矽質吸光層。因此,氧化物半導體層不容易因為光線照射而產生不必要的光電流,這有助於提高薄膜電晶體結構的元件特性。另外,本發明部分實施例中,矽質吸光層與絕緣層可以藉由相同的圖案化製成圖案化為所需的圖案,因此即使額外設置有矽質吸光層,薄膜電晶體結構的製作方式沒有變得更複雜。當矽質吸光層與絕緣層可以藉由相同的圖案化製成圖案化為所需的圖案,矽質吸光層與絕緣層可以具有大致相同的輪廓。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、500‧‧‧薄膜電晶體結構
102、302‧‧‧通道區
110、310‧‧‧基板
120、320‧‧‧閘極
130、330、530‧‧‧氧化物半導體層
140、340‧‧‧閘絕緣層
150、350‧‧‧源極
160、360‧‧‧汲極
170、270、370、470‧‧‧矽質吸光層
180、280、380‧‧‧絕緣層
190、290‧‧‧保護層
282‧‧‧接觸窗
D‧‧‧厚度方向
圖1繪示為本發明第一實施例的薄膜電晶體結構的示意圖。
圖2繪示為本發明第二實施例的薄膜電晶體結構的示意圖。
圖3繪示為本發明第三實施例的薄膜電晶體結構示意圖。
圖4繪示為本發明第四實施例的薄膜電晶體結構的示意圖。
圖5繪示為本發明第五實施例的薄膜電晶體結構的示意圖。
100‧‧‧薄膜電晶體結構
102‧‧‧通道區
110‧‧‧基板
120‧‧‧閘極
130‧‧‧氧化物半導體層
140‧‧‧閘絕緣層
150‧‧‧源極
160‧‧‧汲極
170‧‧‧矽質吸光層
180‧‧‧絕緣層
190‧‧‧保護層
D‧‧‧厚度方向

Claims (13)

  1. 一種薄膜電晶體結構,包括:一基板;一閘極,配置於該基板上;一氧化物半導體層,配置於該基板上,與該閘極在一厚度方向上堆疊;一閘絕緣層,配置於該氧化物半導體層與該閘極之間;一源極,配置於該基板上並接觸該氧化物半導體層;一汲極,配置於該基板上並接觸該氧化物半導體層,該氧化物半導體層的一部份沒有被該源極與該汲極接觸而定義出一通道區,且該通道區位於該源極與該汲極之間;一矽質吸光層,與該氧化物半導體層在該厚度方向上堆疊,且該氧化物半導體層位於該基板與該矽質吸光層之間,其中該矽質吸光層的能隙小於2.5eV;以及一絕緣層,配置於該氧化物半導體層與該矽質吸光層之間,且該絕緣層與該矽質吸光層彼此接觸。
  2. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該源極與該汲極位於該絕緣層與該閘絕緣層之間。
  3. 如申請專利範圍第2項所述之薄膜電晶體結構,其中該矽質吸光層的材質包括摻雜矽。
  4. 如申請專利範圍第3項所述之薄膜電晶體結構,其中該絕緣層具有暴露出該汲極的一接觸窗,且該矽質吸光層延伸至該接觸窗中以與該汲極接觸。
  5. 如申請專利範圍第4項所述之薄膜電晶體結構,更包括一保護層,該閘極、該氧化物半導體層、該閘絕緣層、該源極、該汲極、該絕緣層與該矽質吸光層都位於該基板與該保護層之間。
  6. 如申請專利範圍第3項所述之薄膜電晶體結構,其中該摻雜矽的摻質包括硼或磷。
  7. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該絕緣層與該矽質吸光層具有相同的輪廓。
  8. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該絕緣層更接觸於該氧化物半導體層。
  9. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該源極與該汲極各自部分地位於該矽質吸光層之遠離於該基板的一側。
  10. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該矽質吸光層的材質包括非晶矽、多晶矽、微晶矽、結晶矽或其組合。
  11. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該矽質吸光層的材質更包括氫、氧、氮、氟、碳或其組合。
  12. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該氧化物半導體層的材質包括氧化鋅(ZnO)、氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦鋅(Indium-Zinc Oxide,IZO)或其組合。
  13. 如申請專利範圍第1項所述之薄膜電晶體結構,其中該源極與該汲極位於該氧化物半導體層與該閘絕緣層之間。
TW101150646A 2012-12-27 2012-12-27 薄膜電晶體結構 TWI505476B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101150646A TWI505476B (zh) 2012-12-27 2012-12-27 薄膜電晶體結構
CN201310348279.8A CN103904128B (zh) 2012-12-27 2013-08-09 薄膜晶体管结构
US13/965,183 US9147769B2 (en) 2012-12-27 2013-08-12 Thin film transistor having silicon-containing light absorption layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101150646A TWI505476B (zh) 2012-12-27 2012-12-27 薄膜電晶體結構

Publications (2)

Publication Number Publication Date
TW201427028A TW201427028A (zh) 2014-07-01
TWI505476B true TWI505476B (zh) 2015-10-21

Family

ID=50995368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150646A TWI505476B (zh) 2012-12-27 2012-12-27 薄膜電晶體結構

Country Status (3)

Country Link
US (1) US9147769B2 (zh)
CN (1) CN103904128B (zh)
TW (1) TWI505476B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567996B (zh) * 2014-02-18 2017-01-21 緯創資通股份有限公司 電晶體結構及其製作方法
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
TWI608624B (zh) * 2016-09-07 2017-12-11 友達光電股份有限公司 顯示面板之薄膜電晶體及其製作方法
CN108807418A (zh) 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN109326676B (zh) * 2017-07-31 2020-12-11 上海耕岩智能科技有限公司 一种光侦测薄膜、器件、显示装置、制备方法
US20190067338A1 (en) * 2017-08-28 2019-02-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled Substrate and Method for Manufacturing Same
CN109698159B (zh) * 2017-10-19 2021-04-06 元太科技工业股份有限公司 驱动基板
TWI631741B (zh) 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796072A (en) * 1985-11-22 1989-01-03 Fuji Photo Film Co., Ltd. Solid-state imaging device with potential barriers between pixels
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
US20110263091A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW201205846A (en) * 2010-07-23 2012-02-01 Univ Nat Chiao Tung Photo transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511361A (ja) 1994-02-11 1997-11-11 リットン システムズ カナダ リミテッド デュアルゲート薄膜トランジスタを用いた電磁放射線画像装置
JP2739844B2 (ja) * 1995-05-19 1998-04-15 日本電気株式会社 薄膜トランジスタアレイ
US6396046B1 (en) 1999-11-02 2002-05-28 General Electric Company Imager with reduced FET photoresponse and high integrity contact via
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP4138672B2 (ja) * 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
WO2006043690A1 (en) * 2004-10-20 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
TWI379142B (en) * 2008-07-17 2012-12-11 Au Optronics Corp Thin film transistor substrate and thin film transistor of display panel and method of making the same
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796072A (en) * 1985-11-22 1989-01-03 Fuji Photo Film Co., Ltd. Solid-state imaging device with potential barriers between pixels
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
US20110263091A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW201205846A (en) * 2010-07-23 2012-02-01 Univ Nat Chiao Tung Photo transistor

Also Published As

Publication number Publication date
CN103904128A (zh) 2014-07-02
TW201427028A (zh) 2014-07-01
US20140183521A1 (en) 2014-07-03
CN103904128B (zh) 2017-06-06
US9147769B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
TWI505476B (zh) 薄膜電晶體結構
KR101627136B1 (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20150129865A1 (en) Semiconductor device and method for manufacturing same
US9337213B2 (en) Semiconductor device and method for manufacturing same
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103137641B (zh) 一种阵列基板及其制作方法、x射线平板探测器
US9105730B2 (en) Thin film transistor and fabrication method thereof
US9437742B2 (en) Thin film transistor, manufacturing method thereof and array substrate
KR20100030068A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20150123117A1 (en) Semiconductor device and method for manufacturing same
US9224869B2 (en) Semiconductor device and method for manufacturing same
CN103855030B (zh) 制造氧化物薄膜晶体管的方法
JP2016213432A (ja) 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
TW201438252A (zh) 畫素結構的製造方法及其結構
TWI478344B (zh) 電晶體與其製造方法
KR20190062695A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TW201515234A (zh) 主動元件及其製作方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN104253158A (zh) 薄膜晶体管及其制造方法
CN114284299A (zh) 显示面板及其制备方法、移动终端
CN103700705A (zh) 一种igzo电晶体结构及其制造方法、显示面板
KR20160106278A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법
KR102402599B1 (ko) 트랜지스터 표시판 및 그 제조 방법