CN103904128B - 薄膜晶体管结构 - Google Patents

薄膜晶体管结构 Download PDF

Info

Publication number
CN103904128B
CN103904128B CN201310348279.8A CN201310348279A CN103904128B CN 103904128 B CN103904128 B CN 103904128B CN 201310348279 A CN201310348279 A CN 201310348279A CN 103904128 B CN103904128 B CN 103904128B
Authority
CN
China
Prior art keywords
layer
film transistor
oxide semiconductor
semiconductor layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310348279.8A
Other languages
English (en)
Other versions
CN103904128A (zh
Inventor
徐振航
余宗玮
陈蔚宗
辛哲宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Publication of CN103904128A publication Critical patent/CN103904128A/zh
Application granted granted Critical
Publication of CN103904128B publication Critical patent/CN103904128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明是有关于一种薄膜晶体管结构,包括基板、栅极、氧化物半导体层、栅绝缘层、源极、漏极、硅质吸光层以及绝缘层。栅绝缘层配置于氧化物半导体层与栅极之间。氧化物半导体层与栅极在厚度方向上堆叠。源极与漏极都配置于基板上并接触氧化物半导体层。氧化物半导体层的一部分没有被源极与漏极接触而定义出通道区,且通道区位于源极与漏极之间。氧化物半导体层位于基板与硅质吸光层之间。硅质吸光层的能隙小于2.5eV。绝缘层配置于氧化物半导体层与硅质吸光层之间,且绝缘层与硅质吸光层彼此接触。借由本发明,能够提高薄膜晶体管的元件特性。

Description

薄膜晶体管结构
技术领域
本发明是有关于一种薄膜晶体管结构,特别是有关于一种具有氧化物半导体层的薄膜晶体管结构。
背景技术
在现有习知的薄膜晶体管数组基板上,多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为控制电子信号的开关。近年来,有许多研究指出氧化物半导体(oxidesemiconductor)薄膜晶体管相较于非晶硅薄膜晶体管,具有较高的载流子迁移率(mobility)。并且,氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管,则具有较佳的临界电压(Vth)均匀性。
在现有的氧化物半导体薄膜晶体管中,氧化物半导体通道层的临界电压(Vth)在受到光照射时会产生偏移,进而影响到氧化物半导体薄膜晶体管的电特性与信赖性。因此,如何改善氧化物半导体薄膜晶体管的特性,是亟欲解决的问题之一。
由此可见,上述现有的薄膜晶体管在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品又没有适切结构能够解决上述问题,此显然是相关业者急欲解决的问题。
发明内容
本发明的目的在于提供一种薄膜晶体管结构,其具有理想的元件特性。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明提出一种薄膜晶体管结构,包括基板、栅极、氧化物半导体层、栅绝缘层、源极、漏极、硅质吸光层以及绝缘层。栅极配置于基板上。氧化物半导体层配置于基板上,并与栅极在厚度方向上堆叠。栅绝缘层配置于氧化物半导体层与栅极之间。源极配置于基板上并接触氧化物半导体层。漏极配置于基板上并接触氧化物半导体层。氧化物半导体层的一部分没有被源极与漏极接触而定义出通道区,且通道区位于源极与漏极之间。硅质吸光层与氧化物半导体层在厚度方向上堆叠,且氧化物半导体层位于基板与硅质吸光层之间。硅质吸光层的能隙小于2.5eV。绝缘层配置于氧化物半导体层与硅质吸光层之间,且绝缘层与硅质吸光层彼此接触。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
较佳的,前述的薄膜晶体管结构,其中上述源极与漏极位于绝缘层与栅绝缘层之间。
较佳的,前述的薄膜晶体管结构,其中该硅质吸光层的材质包括掺杂硅,掺杂硅的掺质包括硼或磷。
较佳的,前述的薄膜晶体管结构,其中该绝缘层具有暴露出漏极的接触窗,且硅质吸光层延伸至接触窗中以与漏极接触。
较佳的,前述的薄膜晶体管结构,其中该薄膜晶体管结构更包括保护层,其中栅极、氧化物半导体层、栅绝缘层、源极、漏极、绝缘层与硅质吸光层都位于基板与保护层之间。
较佳的,前述的薄膜晶体管结构,其中上述绝缘层与硅质吸光层具有大致相同的轮廓。
较佳的,前述的薄膜晶体管结构,其中上述绝缘层更接触于氧化物半导体层。
较佳的,前述的薄膜晶体管结构,其中上述源极与漏极各自部分的位于硅质吸光层的远离于基板的一侧。
较佳的,前述的薄膜晶体管结构,其中上述硅质吸光层的材质包括非晶硅、多晶硅、微晶硅、结晶硅或其组合。
较佳的,前述的薄膜晶体管结构,其中上述硅质吸光层的材质更包括氢、氧、氮、氟、碳或其组合。
较佳的,前述的薄膜晶体管结构,其中上述氧化物半导体层的材质包括氧化锌(ZnO)、氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)、氧化铟锌(Indium-Zinc Oxide,IZO)或其组合。
较佳的,前述的薄膜晶体管结构,其中上述源极与漏极位于氧化物半导体层与栅绝缘层之间。
借由上述技术方案,本发明薄膜晶体管结构至少具有下列优点及有益效果:基于上述,本发明采用硅质吸光层设置于氧化物半导体层的一侧,以遮蔽朝向氧化物半导体层照射的光线。因此,薄膜晶体管结构不容易因为氧化物半导体受光照射而造成元件特性不佳。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1绘示为本发明第一实施例的薄膜晶体管结构的示意图。
图2绘示为本发明第二实施例的薄膜晶体管结构的示意图。
图3绘示为本发明第三实施例的薄膜晶体管结构的示意图。
图4绘示为本发明第四实施例的薄膜晶体管结构的示意图。
图5绘示为本发明第五实施例的薄膜晶体管结构的示意图。
【主要元件符号说明】
100、200、300、400、500:薄膜晶体管结构
102、302:通道区
110、310:基板 120、320:栅极
130、330、530:氧化物半导体层
140、340:栅绝缘层
150、350:源极 160、360:漏极
170、270、370、470:硅质吸光层
180、280、380:绝缘层 190、290:保护层
282:接触窗 D:厚度方向
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种薄膜晶体管结构的具体实施方式、结构、特征及其功效,详细说明如后。
图1绘示为本发明第一实施例的薄膜晶体管结构的示意图。请参照图1,薄膜晶体管结构100包括基板110、栅极120、氧化物半导体层130、栅绝缘层140、源极150、漏极160、硅质吸光层170、绝缘层1801以及保护层190。栅极120、氧化物半导体层130、栅绝缘层140、源极150、漏极160、硅质吸光层170、绝缘层180以及保护层190都配置于基板110的同一侧。
栅极120配置于基板110上,而栅绝缘层140覆盖住栅极120。因此,栅极120位于栅绝缘层140与基板110之间。氧化物半导体层130则配置于栅绝缘层140上并且栅极120与氧化物半导体层130在厚度方向D上堆叠。换言之,氧化物半导体层130沿着厚度方向D投影至基板110的面积会重叠于栅极120沿着厚度方向D投影至基板110的面积。不过,栅极120与氧化物半导体层130并不直接接触而由栅绝缘层140分隔开来。
源极150与漏极160都设置于氧化物半导体层130上并且都局部地接触于氧化物半导体层130。具体来说,氧化物半导体层130的一部分没有被源极150与漏极160接触而定义出通道区102,且通道区102位于源极150与漏极160之间。也就是说,源极150与漏极160没有实体地连接在一起而是彼此分离。
绝缘层180与硅质吸光层170彼此接触并且依序叠置于源极150与漏极160上方。此时,氧化物半导体层130位于基板110与硅质吸光层170之间。在制作绝缘层180与硅质吸光层170时,可以在基板110上先依序沉积绝缘材料层与硅质材料层,再将这两材料层借由同一个图案化工艺图案化为所需要的图案。因此,绝缘层180与硅质吸光层170可以具有大致相同的轮廓。另外,在本实施例中,硅质吸光层170上方可以覆盖有保护层190,不过在其他的实施例中,保护层190的设置可以被省略。
就材质而言,薄膜晶体管结构100的栅极120、源极150与漏极160可以由导电材料制作,其中导电材料包括金属、金属合金、导电氧化物等。举例而言,金属可以包括铜、钼、铝、银等,而导电氧化物包括有铟锡氧化物或是铟锌氧化物等。上述材质仅是举例说明之用,并非用以限定本发明。在其他实施例中,凡是导电性良好的材质都可以用以制作栅极120、源极150与漏极160。栅绝缘层140、绝缘层180与保护层190的材质则可以包括无机绝缘材料或是有机绝缘材料。无机绝缘材料可以包括氧化物、氮化物或是氮氧化物,而有机绝缘材料可以包括聚亚酰胺、树脂材料等。此处的氧化物、氮化物或是氮氧化物包括氧化硅、氮化硅或是氮氧化硅。
此外,氧化物半导体层130的材质包括氧化锌(ZnO)、氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-TinOxide,ZTO)、氧化铟锌(Indium-ZincOxide,IZO)或其组合。上述的氧化物半导体材料相较于非晶硅材料具有较高的载流子迁移率,而有助于提升薄膜晶体管结构100的元件特性。
不过,氧化物半导体层130受到光线照射时可能发生诱发电流,这被称为光电流。光电流的产生使元件特性会受到不良的影响,例如漏电。因此,在本实施例中,氧化物半导体层130上方设置有硅质吸光层170。硅质吸光层170的能隙小于2.5eV,而可以吸收大部分绿光至更短波长的光。因此,朝向氧化物半导体层130行进的光线在照射至硅质吸光层170时即已大部分被吸收,这可以有效地降低氧化物半导体层130被光照射的几率,也抑制了不必要的光电流的产生。
具体而言,硅质吸光层170的材质包括非晶硅、多晶硅、微晶硅、结晶硅或其组合。也就是说,硅质吸光层170可以由硅材料的多种结晶态所构成的。一般来说,制作硅材料层的方法可以包括沉积法,例如气相沉积法。在沉积过程中,可以添加异质材料来调整硅质吸光层170的性质。因此,硅质吸光层170的材质除了包括有硅之外,更可以选择性地包括有氢、氧、氮、氟、碳或其组合。在实施例中,在制作硅质吸光层170的过程使用等离子体辅助化学气相沉积,则硅质吸光层170可以为氢化非晶硅。此时,硅质吸光层170的能隙约为1.75eV。值得一提的是,异质材料的含量可适度的调整使硅质吸光层170的能隙介于1.7V至2.5eV,以提供理想的吸光性质。当然,硅质吸光层170的能隙并非无限小,其数值例如是大于1.1eV(单晶硅)。
在本实施例中,硅质吸光层170借由绝缘层180的设置而不直接连接于源极150与漏极160。因此,硅质吸光层170在某些实施例中可以具有导电性。此时,硅质吸光层170的材质可以为掺杂硅,其掺质包括硼或磷。硅质吸光层170具有导电性时,可以提供屏蔽作用以避免外界电子信号对薄膜晶体管结构100产生干扰。不过,本发明不以此为限。
图2绘示为本发明第二实施例的薄膜晶体管结构的示意图。请参照图2,薄膜晶体管结构200相似于薄膜晶体管结构100,因此两实施例中相同的构件将以相同的元件符号标示。在本实施例中,薄膜晶体管结构200包括有基板110、栅极120、氧化物半导体层130、栅绝缘层140、源极150、漏极160、硅质吸光层270、绝缘层280以及保护层190。基板110、栅极120、氧化物半导体层130、栅绝缘层140、源极150、漏极160以及保护层190的配置位置、材质与性质可参照第一实施例的描述,此处不重述。
在本实施例中,硅质吸光层270具有导电性质,且绝缘层280具有暴露出漏极160的接触窗282。硅质吸光层270延伸至接触窗282以接触于漏极160。因此,硅质吸光层270除了用来遮挡光线以避免氧化物半导体层130产生不必要的光电流外,更可以作为薄膜晶体管结构200中将电子信号向外传递的导电构件。在显示像素的应用中,硅质吸光层270可以作为像素电极或是作为连接像素电极的导体构件。
图3绘示为本发明第三实施例的薄膜晶体管结构的示意图。请参照图3,薄膜晶体管结构300包括有基板310、栅极320、氧化物半导体层330、栅绝缘层340、源极350、漏极360、硅质吸光层370、绝缘层380以及保护层390。栅极320、氧化物半导体层330、栅绝缘层340、源极350、漏极360、硅质吸光层370、绝缘层380以及保护层390接配置于基板310的同一侧。
在本实施例中,栅极320、栅绝缘层340与氧化物半导体层330依序地堆叠于基板310上。因此,栅极320位于氧化物半导体层330与基板310之间,而栅绝缘层340位于栅极320与氧化物半导体层330之间。另外,在本实施例中,栅极320与氧化物半导体层330在厚度方向D上堆叠,使得栅极320沿厚度方向D投影至基板310上的面积重叠于氧化物半导体层330沿厚度方向D投影至基板310上的面积。
源极350与漏极360配置于栅绝缘层340与氧化物半导体层330上。具体而言,源极350与漏极360彼此分离并且都局部地接触于氧化物半导体层330。氧化物半导体层330的一部分没有被源极350与漏极360接触而定义出位于源极350与漏极360之间的通道区302。此外,栅极320也至少位于通道区302之内。
绝缘层380与硅质吸光层370彼此接触并且依序叠置于氧化物半导体层330上方。并且,保护层390覆盖住源极350、漏极360与硅质吸光层370使得栅极320、氧化物半导体层330、栅绝缘层340、源极350、漏极360、硅质吸光层370以及绝缘层380位于基板310与保护层390之间。
在本实施例中,绝缘层380与硅质吸光层370实质上位于通道区302中,并且源极350与漏极360各自具有一部分覆盖于硅质吸光层370上。在制作薄膜晶体管结构300时,可以先在氧化物半导体层330上制作绝缘层380与硅质吸光层370。接着,在绝缘层380与硅质吸光层370图案化为所需图案后,将导电材料层形成于氧化物半导体层330与硅质吸光层370上。然后,将导电材料层图案化以形成源极350与漏极360。在图案化导电材料层的过程中,绝缘层380与硅质吸光层370可以作为蚀刻终止层而避免位于通道区302中的氧化物半导体层330受到蚀刻或是受到蚀刻过程中产生的杂质污染。
与前述实施例相似地,薄膜晶体管结构300的栅极320、源极350与漏极360可以由导电性材料制作,其中导电性材料包括金属、金属合金、导电性氧化物等。栅绝缘层340、绝缘层380与保护层390的材质则可以包括无机绝缘材料或是有机绝缘材料。无机绝缘材料可以包括氧化物、氮化物或是氮氧化物,而有机绝缘材料可以包括聚亚酰胺或树脂材料等。
氧化物半导体层330的材质包括氧化锌(ZnO)、氧化铟镓锌(Indium-Gallium-ZincOxide,IGZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)、氧化铟锌(Indium-Zinc Oxide,IZO)或其组合。此外,硅质吸光层370的材质主要包括非晶硅、多晶硅、微晶硅、结晶硅或其组合。在不同工艺条件下,硅质吸光层370的材质可选择性地包括有氢、氧、氮、氟、碳或其组合。
在本实施例中,硅质吸光层370的能隙小于2.5eV,因而可以吸收大部分绿光至更短波长的光。硅质吸光层370设置于氧化物半导体层330上方的设计使得朝向氧化物半导体层330行进的光线在照射至硅质吸光层370时即已大部分被吸收,这可以有效地降低氧化物半导体层330被光照射的几率,也抑制了不必要的光电流的产生。此外,由于硅质吸光层370在本实施例中接触于源极350与漏极360,硅质吸光层370在此不具有导电掺质,以避免源极350与漏极360借由硅质吸光层370导通。
在本实施例中,绝缘层380与硅质吸光层370可以借由同一道图案化工艺制作。因此,绝缘层380与硅质吸光层370可以具有大致相同的轮廓。不过,本发明不以此为限。
图4绘示为本发明第四实施例的薄膜晶体管结构的示意图。请参照图4,薄膜晶体管结构400相似于薄膜晶体管结构300,因此本实施例与第三实施例中相同的元件将标示为相同的符号。具体而言,本实施例不同于第三实施例之处主要在于,硅质吸光层470覆盖于部分的源极350与部分的漏极360上方。
在制作薄膜晶体管结构400时,硅质吸光层470是在源极350与漏极360都已制作完成之后才制作于基板310上。因此,在本实施例中,可以作为蚀刻阻抗层的构件为绝缘层380,而硅质吸光层470在此是提供吸光作用。另外,本实施例的硅质吸光层470接触于源极350与漏极360,因此硅质吸光层470不包含有导电掺质。
图5绘示为本发明第五实施例的薄膜晶体管结构的示意图。请参照图5,薄膜晶体管结构500相似于第一实施例的薄膜晶体管结构100,因此两实施例中相同的构件将以相同的元件符号标示。具体而言,两实施例的主要差异在于,本实施例的氧化物半导体层530位于源极150与漏极160上方。因此,源极150与漏极160各自有部分的位于氧化物半导体层53O与栅绝缘层140之间。在本实施例中,氧化物半导体层530上方设置有能隙低于2.5eV的硅质吸光层170,因此氧化物半导体层530不容易产生不必要的光电流而有助于提升薄膜晶体管结构500的元件特性。另外,在另一实施例中,薄膜晶体管结构500可以修改为具有类似于薄膜晶体管结构200的设计而让硅质吸光层170实体接触于漏极160。
综上所述,本发明实施例的薄膜晶体管结构在氧化物半导体层上方设置有可以吸收光线能量的硅质吸光层。因此,氧化物半导体层不容易因为光线照射而产生不必要的光电流,这有助于提高薄膜晶体管结构的元件特性。另外,本发明部分实施例中,硅质吸光层与绝缘层可以借由相同的图案化工艺图案化为所需的图案,因此即使额外设置有硅质吸光层,薄膜晶体管结构的制作方式没有变得更复杂。当硅质吸光层与绝缘层可以借由相同的图案化工艺图案化为所需的图案时,硅质吸光层与绝缘层可以具有大致相同的轮廓。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (12)

1.一种薄膜晶体管结构,其特征在于其包括:
基板;
栅极,配置于该基板上;
氧化物半导体层,配置于该基板上,与该栅极在厚度方向上堆叠;
栅绝缘层,配置于该氧化物半导体层与该栅极之间;
源极,配置于该基板上并接触该氧化物半导体层;
漏极,配置于该基板上并接触该氧化物半导体层,该氧化物半导体层的一部分没有被该源极与该漏极接触而定义出通道区,且该通道区位于该源极与该漏极之间;
硅质吸光层,与该氧化物半导体层在该厚度方向上堆叠,且该氧化物半导体层位于该基板与该硅质吸光层之间,其中该硅质吸光层的能隙小于2.5eV;以及
绝缘层,配置于该氧化物半导体层与该硅质吸光层之间,且该绝缘层与该硅质吸光层彼此接触,其中该绝缘层具有暴露出该漏极的接触窗,且该硅质吸光层延伸至该接触窗中以与该漏极接触。
2.如权利要求1所述的薄膜晶体管结构,其特征在于其中该源极与该漏极位于该绝缘层与该栅绝缘层之间。
3.如权利要求2所述的薄膜晶体管结构,其特征在于其中该硅质吸光层的材质包括掺杂硅。
4.如权利要求1所述的薄膜晶体管结构,其特征在于其更包括保护层,该栅极、该氧化物半导体层、该栅绝缘层、该源极、该漏极、该绝缘层与该硅质吸光层都位于该基板与该保护层之间。
5.如权利要求3所述的薄膜晶体管结构,其特征在于其中该掺杂硅的掺质包括硼或磷。
6.如权利要求1所述的薄膜晶体管结构,其特征在于其中该绝缘层与该硅质吸光层具有相同的轮廓。
7.如权利要求1所述的薄膜晶体管结构,其特征在于其中该绝缘层更接触于该氧化物半导体层。
8.如权利要求1所述的薄膜晶体管结构,其特征在于其中该源极与该漏极各自部分的位于该硅质吸光层的远离于该基板的一侧。
9.如权利要求1所述的薄膜晶体管结构,其特征在于其中该硅质吸光层的材质包括非晶硅、多晶硅、微晶硅或其组合。
10.如权利要求1所述的薄膜晶体管结构,其特征在于其中该硅质吸光层的材质更包括氢、氧、氮、氟、碳或其组合。
11.如权利要求1所述的薄膜晶体管结构,其特征在于其中该氧化物半导体层的材质包括氧化锌、氧化铟镓锌、氧化镓锌、氧化锌锡、氧化铟锌或其组合。
12.如权利要求1所述的薄膜晶体管结构,其特征在于其中该源极与该漏极位于该氧化物半导体层与该栅绝缘层之间。
CN201310348279.8A 2012-12-27 2013-08-09 薄膜晶体管结构 Active CN103904128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101150646A TWI505476B (zh) 2012-12-27 2012-12-27 薄膜電晶體結構
TW101150646 2012-12-27

Publications (2)

Publication Number Publication Date
CN103904128A CN103904128A (zh) 2014-07-02
CN103904128B true CN103904128B (zh) 2017-06-06

Family

ID=50995368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310348279.8A Active CN103904128B (zh) 2012-12-27 2013-08-09 薄膜晶体管结构

Country Status (3)

Country Link
US (1) US9147769B2 (zh)
CN (1) CN103904128B (zh)
TW (1) TWI505476B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567996B (zh) * 2014-02-18 2017-01-21 緯創資通股份有限公司 電晶體結構及其製作方法
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
TWI608624B (zh) * 2016-09-07 2017-12-11 友達光電股份有限公司 顯示面板之薄膜電晶體及其製作方法
CN108807418A (zh) 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN109326676B (zh) * 2017-07-31 2020-12-11 上海耕岩智能科技有限公司 一种光侦测薄膜、器件、显示装置、制备方法
US20190067338A1 (en) * 2017-08-28 2019-02-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled Substrate and Method for Manufacturing Same
CN109698159B (zh) * 2017-10-19 2021-04-06 元太科技工业股份有限公司 驱动基板
TWI631741B (zh) 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789761A (en) * 1995-05-19 1998-08-04 Nec Corporation Thin-film transistor array having light shading film and antireflection layer
CN1314608A (zh) * 2000-03-17 2001-09-26 精工爱普生株式会社 电光学装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122268A (ja) * 1985-11-22 1987-06-03 Fuji Photo Film Co Ltd 固体撮像素子
DE69414272T2 (de) 1994-02-11 1999-03-25 1294339 Ontario Inc Bildaufnahmevorrichtung für elektromagnetische strahlung mit dünnfilmtransistoren
US6396046B1 (en) 1999-11-02 2002-05-28 General Electric Company Imager with reduced FET photoresponse and high integrity contact via
JP4138672B2 (ja) * 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
KR20120096586A (ko) * 2004-10-20 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
TWI379142B (en) * 2008-07-17 2012-12-11 Au Optronics Corp Thin film transistor substrate and thin film transistor of display panel and method of making the same
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI460873B (zh) * 2010-07-23 2014-11-11 Univ Nat Chiao Tung 光電晶體
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789761A (en) * 1995-05-19 1998-08-04 Nec Corporation Thin-film transistor array having light shading film and antireflection layer
CN1314608A (zh) * 2000-03-17 2001-09-26 精工爱普生株式会社 电光学装置

Also Published As

Publication number Publication date
TWI505476B (zh) 2015-10-21
US20140183521A1 (en) 2014-07-03
TW201427028A (zh) 2014-07-01
US9147769B2 (en) 2015-09-29
CN103904128A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103904128B (zh) 薄膜晶体管结构
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9634043B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
TWI623101B (zh) 半導體裝置及其製造方法
CN103137641B (zh) 一种阵列基板及其制作方法、x射线平板探测器
CN106409841B (zh) 一种电路结构及制作方法和显示器面板
CN105702623B (zh) Tft阵列基板的制作方法
CN104124277B (zh) 一种薄膜晶体管及其制作方法和阵列基板
US8119465B1 (en) Thin film transistor and method for fabricating the same
CN106910748A (zh) 一种阵列基板、显示装置及其制作方法
CN107910302A (zh) 阵列基板及其制造方法和显示装置
CN107636831A (zh) 光电传感器基板
CN104285286A (zh) 半导体装置及其制造方法
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
KR20170021560A (ko) 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
TWI478344B (zh) 電晶體與其製造方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN106129086A (zh) Tft基板及其制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
TWI538221B (zh) 半導體裝置、顯示裝置及半導體裝置之製造方法
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
KR20110003801A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN104380474B (zh) 半导体装置及其制造方法
CN114284299A (zh) 显示面板及其制备方法、移动终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant