TWI502897B - 壓控振盪器及鎖相迴路 - Google Patents
壓控振盪器及鎖相迴路 Download PDFInfo
- Publication number
- TWI502897B TWI502897B TW101150902A TW101150902A TWI502897B TW I502897 B TWI502897 B TW I502897B TW 101150902 A TW101150902 A TW 101150902A TW 101150902 A TW101150902 A TW 101150902A TW I502897 B TWI502897 B TW I502897B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- output
- signal
- controlled oscillator
- switching
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明係有關於一種壓控振盪器(Voltage controlled oscillator;VCO),特別是有關於一種可補償斜率變化的壓控振盪器。
第1圖為壓控振盪器的轉換曲線示意圖。橫軸為壓控振盪器的輸入電壓,縱軸為壓控振盪器的輸出頻率。由於製程(process)、電壓(voltage)及溫度(temperature)變化的影響,壓控振盪器的轉換曲線的斜率並不穩定。如第1圖所示,壓控振盪器具有不同的轉換曲線,其中每一轉換曲線具有不同的斜率。
為了使轉換曲線覆蓋(cover)足夠的頻率範圍,習知的方式係提高壓控振盪器的輸入電壓。然而,外部裝置可能無法提供較大的電壓予壓控振盪器。另一解決方式係增加轉換曲線的斜率,但斜率大的轉換曲線易受到雜訊的干擾,進而影響電路整體的頻寬(bandwidth)及效率。
本發明提供一種壓控振盪器,包括一電壓產生單元、一第一轉換單元、一第二轉換單元、一計數器以及一控制單元。電壓產生單元根據一第一切換資訊,將一第一電壓以及一第二電壓之一者作為一輸出電壓。第一轉換單元根據一第二切換資訊,轉換輸出電壓,用以產生一輸出電流。第二轉換單元轉換輸出電流,用以產生一輸出信號。計數
器計算輸出信號的脈衝數量,用以產生一控制信號。控制單元根據控制信號,產生第一及第二切換資訊。在一第一期間,電壓產生單元將第一電壓作為輸出電壓,並且控制單元根據控制信號,得知一第一數位值。在一第二期間,電壓產生單元將第二電壓作為輸出電壓,並且控制單元根據控制信號,得知一第二數位值。在一第三期間下,電壓產生單元將一輸入電壓作為輸出電壓,並且控制單元根據第一及第二數位值,產生第二切換資訊,用以調整輸出電流。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第2圖為本發明之壓控振盪器之示意圖。如圖所示,壓控振盪器200包括一電壓產生單元210、轉換單元220、230、一處理單元240以及一控制單元250。在本實施例中,壓控振盪器200具有一穩定的斜率,並不會隨著製程、電壓及溫度的漂移而大幅改變,因而可提供較佳的頻寛及效率。
電壓產生單元210根據一切換資訊IM1的切換信號S0~S2,將電壓V1及V2之一者作為一輸出電壓Vco。本發明並不限定電壓產生單元210的內部架構。在本實施例中,電壓產生單元210包括一比較器211、一P型電晶體212、一分壓器213及開關214~216。
比較器211接收一預設電壓Vbg,並耦接P型電晶體
212及分壓器213。P型電晶體212與分壓器213串聯於操作電壓VDD
與GND之間。分壓器213具有電阻R1~R3。電阻R1~R3對預設電壓Vbg進行分壓,用以產生電壓V1及V2。開關214~216根據切換資訊IM1,將電壓V1、V2、Vin之一者作為輸出電壓Vco。在本實施例中,切換資訊IM1具有三切換信號S0~S2,用以控制開關214~216的導通與否。
本發明並不限定切換信號的數量。在一可能實施例中,切換信號的數量與開關214~216的種類有關。舉例而言,若開關214~216係為相同型態的開關時,如均為P型電晶體或是均為N型電晶體,則切換信號的數量可能與開關214~216的數量相同。
在其它實施例中,若開關214~216係為互補式開關時,如開關215為N型電晶體,而開關216為P型電晶體,則只需一切換信號,便可控制開關215及216。舉例而言,當一切換信號為一第一狀態(如高位準)時,開關215導通,而開關216不導通。當切換信號為一第二狀態(如低位準)時,開關216導通,而開關215不導通。
轉換單元220根據切換資訊IM2,轉換輸出電壓Vco,用以產生一輸出電流Ic。本發明並不限定轉換單元220的內部電路架構。只要能夠將電壓轉換成電流的電路架構,均可作為轉換單元220。在本實施例中,轉換單元220包括複數電流源以及複數開關。
為方便說明,第2圖僅顯示電流源221~223以及開關224~226。電流源221~223接收操作電壓VDD
,並根據輸出
電壓Vco,產生電流I1
~I3
。在本實施例中,開關224~226一對一地耦接電流源221~223,並根據切換資訊IM2,決定是否輸出相對應的電流。
本發明並不限定切換資訊IM2如何控制開關224~226。在一可能實施例中,切換資訊IM2具有三切換信號(未顯示),分別導通或不導通開關224~226,但並非用以限制本發明。在其它實施例中,藉由控制開關224~226的種類,便可利用較少數量的切換信號,控制多個開關。在本實施例中,當開關224~226均被導通時,則輸出電流Ic為電流I1
~I3
的總合。當開關224及225被導通,並且開關226不導通時,則輸出電流Ic為電流I1
及I2
的總合。
轉換單元230轉換輸出電流Ic,用以產生一輸出信號Fc。本發明並不限定轉換單元230的內部電路架構。只要能夠將一電流轉換成一頻率的硬體電路架構,均可作為轉換單元230。在本實施例中,轉換單元230具有複數串聯的振盪胞(VCO cell)。為方便說明,第2圖僅顯示振盪胞231~233。
處理單元240根據輸出信號Fc,產生一控制信號Sc。本發明並不限定處理單元240的內部架構。只要能夠將一頻率轉換成一數位碼的硬體電路架構,均可作為處理單元240。在本實施例中,處理單元240係為一計數器(Counter)241,用以根據切換信號S1及S2,計算輸出信號Fc的脈衝數量,並將計算後的結果作為一控制信號Sc。
控制單元250根據控制信號Sc,產生切換資訊IM1、IM2。本發明並不限定控制單元250的內部架構。只要能
夠提供適合的切換資訊的數位電路架構,均可作為控制單元250。在一可能實施例中,重置信號RES係用以重置(reset)處理單元240及控制單元250。
在本實施例中,控制單元250藉由切換資訊IM1,令電壓產生單元210提供不同的輸出電壓。第3圖為本發明之切換資訊IM1之可能示意圖。為方便說明,切換資訊IM1具有切換信號S0~S2,但並非用以限制本發明。在其它實施例中,切換資訊IM1可利用其它數量的切換信號,令電壓產生單元210提供不同的輸出電壓。
在期間T1,切換信號S1為一致能狀態(如高位準),因此,電壓產生單元210將電壓V1作為輸出電壓Vco。在本實施例中,控制單元250透過切換資訊IM2,導通轉換單元220內的所有開關224~226。轉換單元220根據輸出電壓Vco,產生相對應的輸出電流Ic。轉換單元230轉換輸出電流Ic,用以產生相對應的輸出信號Fc。此時,輸出信號Fc具有頻率F1。處理單元240根據頻率F1,產生控制信號Sc。控制單元250根據控制信號Sc,得知一數位值C1。在一可能實施例中,處理單元240計算輸出信號Fc的脈衝數量,並將計數結果作為一控制信號,提供予控制單元250。
在期間T2,切換信號S2為高位準,因此,電壓產生單元210將電壓V2作為輸出電壓Vco。在本實施例中,控制單元250透過切換資訊IM2,導通轉換單元220內的所有開關224~226。轉換單元220根據輸出電壓Vco,產生相對應的輸出電流Ic。轉換單元230轉換輸出電流Ic,用以
產生相對應的輸出信號Fc。此時,輸出信號Fc具有頻率F2。處理單元240根據頻率F2,產生控制信號Sc。控制單元250根據控制信號Sc,得知一數位值C2。在本實施例中,處理單元240計算輸出信號Fc的脈衝數量,並將計數結果作為一控制信號,提供予控制單元250。
在期間T3,切換信號S0為高位準,因此,電壓產生單元210將輸入電壓Vin作為輸出電壓Vco。在本實施例中,控制單元250根據數位值C1及C2,產生切換資訊IM2,用以決定轉換單元220內被導通的開關的數量。
在一可能實施例中,控制單元250係根據數位值C1及C2的差值△C,調整轉換單元220的輸出電流Ic。舉例而言,當差值△C大於一預設值時,表示壓控振盪器200的轉換曲線的斜率太大,需調小轉換單元230的輸出信號Fc的頻率。因此,控制單元250減少轉換單元220內的被導通的開關的數量,用以減小輸出電流Ic,並使得轉換單元230的輸出頻率Fc變小。
當差值△C小於預設值時,表示壓控振盪器200的轉換曲線的斜率太小,需調大轉換單元230的輸出信號Fc的頻率。因此,控制單元250增加轉換單元220內的被導通的開關的數量,用以增加轉換單元220的輸出電流Ic,並使得轉換單元230的輸出信號Fc的頻率變大。
如第3圖所示,在期間T3,轉換單元230的輸出信號Fc具有頻率F3。此時,輸出信號Fc可作為壓控振盪器200的輸出信號。在本實施例中,在期間T3,處理單元240停止動作,並且控制單元250固定切換資訊IM1及IM2。
第4圖為本發明之壓控振盪器之一應用實施例。在本實施例中,壓控振盪器係應用在一鎖相迴路(PLL)中,但並非用以限制本發明。在其它實施例中,壓控振盪器所產生的時脈信號亦可應用於其它電子電路中。如圖所示,鎖相迴路400包括一相位頻率偵測器(PFD)410、一電荷幫浦(Charge Pump)420、一低通濾波器(LPF)430、一壓控振盪器(VCO)440以及一除頻器(Divdier)450。
相位頻率偵測器410根據一參考時脈Fref以及一回授時脈Ffb,產生一充電信號Up以及一放電信號Dn。電荷幫浦420根據充電信號Up及放電信號Dn,產生一控制電壓Vc。低通濾波器430處理控制電壓Vc,用以產生一輸入電壓Vin。壓控振盪器440根據輸入電壓Vin,產生一輸出信號Fc。除頻器450處理輸出信號Fc,用以產生回授時脈Ffb。
在本實施例中,第2圖所示的壓控振盪器200可作為壓控振盪器440。以第2圖為例,在鎖相迴路400開始運作前,先令電壓產生單元210將電壓V1及V2作為輸出電壓Vco,使得轉換單元230產生不同頻率的輸出信號Fc。處理單元240根據不同頻率,產生不同的控制信號Sc。控制單元250根據不同的控制信號Sc,得知相對應的數位值,再利用兩數位值的差值,決定轉換單元220的被導通開關的數量。
由於壓控振盪器440本身具有調整的功能,其可根據偵測到的轉換斜率,產生一適當的轉換斜率。由於壓控振盪器440可提供較為穩定的轉換斜率,使其不易隨著製
程、電壓、溫度的變化而變化。因此,當鎖相迴路400開始運作時,壓控振盪器440便可提供最佳的轉換斜率,進而使得鎖相迴路400的穩定行為(settling behavior)較為穩定,並且不會大幅增加電路的複雜性。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200、440‧‧‧壓控振盪器
210‧‧‧電壓產生單元
220、230‧‧‧轉換單元
240‧‧‧處理單元
250‧‧‧控制單元
211‧‧‧比較器
212‧‧‧P型電晶體
213‧‧‧分壓器
214~216、224~226‧‧‧開關
221~223‧‧‧電流源
231~233‧‧‧振盪胞
IM1、IM2‧‧‧切換資訊
V1、V2‧‧‧電壓
Vco‧‧‧輸出電壓
Vbg‧‧‧預設電壓
R1~R3‧‧‧電阻
VDD
、GND‧‧‧操作電壓
S0~S2‧‧‧切換信號
Ic‧‧‧輸出電流
I1
~I3
‧‧‧電流
Fc‧‧‧輸出信號
Sc‧‧‧控制信號
RES‧‧‧重置信號
T1~T3‧‧‧期間
F1~F3‧‧‧頻率
400‧‧‧鎖相迴路
410‧‧‧相位頻率偵測器
420‧‧‧電荷幫浦
430‧‧‧低通濾波器
450‧‧‧除頻器
Fref‧‧‧參考時脈
Ffb‧‧‧回授時脈
Up‧‧‧充電信號
Dn‧‧‧放電信號
Vc‧‧‧控制電壓
Vin‧‧‧輸入電壓
241‧‧‧計數器
第1圖為壓控振盪器(VCO)的轉換曲線示意圖。
第2圖為本發明之壓控振盪器之示意圖。
第3圖為本發明之切換資訊之一可能示意圖。
第4圖為本發明之壓控振盪器之一應用實施例。
200‧‧‧壓控振盪器
210‧‧‧電壓產生單元
220、230‧‧‧轉換單元
240‧‧‧處理單元
250‧‧‧控制單元
211‧‧‧比較器
212‧‧‧P型電晶體
213‧‧‧分壓器
214~216、224~226‧‧‧開關
221~223‧‧‧電流源
231~233‧‧‧振盪胞
IM1、IM2‧‧‧切換資訊
V1、V2‧‧‧電壓
Vco‧‧‧輸出電壓
Vbg‧‧‧預設電壓
VDD
、GND‧‧‧操作電壓
R1~R3‧‧‧電阻
S0~S2‧‧‧切換信號
Ic‧‧‧輸出電流
I1
~I3
‧‧‧電流
Fc‧‧‧輸出信號
Sc‧‧‧控制信號
RES‧‧‧重置信號
Vin‧‧‧輸入電壓
241‧‧‧計數器
Claims (10)
- 一種壓控振盪器,包括:一電壓產生單元,根據一第一切換資訊,將一第一電壓以及一第二電壓之一者作為一輸出電壓;一第一轉換單元,根據一第二切換資訊,轉換該輸出電壓,用以產生一輸出電流;一第二轉換單元,轉換該輸出電流,用以產生一輸出信號;一計數器,計算該輸出信號的脈衝數量,用以產生一控制信號;以及一控制單元,根據該控制信號,產生該第一及第二切換資訊;其中,在一第一期間,該電壓產生單元將該第一電壓作為該輸出電壓,並且該控制單元根據該控制信號,得知一第一數位值;在一第二期間,該電壓產生單元將該第二電壓作為該輸出電壓,並且該控制單元根據該控制信號,得知一第二數位值;在一第三期間下,該電壓產生單元將一輸入電壓作為該輸出電壓,並且該控制單元根據該第一及第二數位值,產生該第二切換資訊,用以調整該輸出電流。
- 如申請專利範圍第1項所述之壓控振盪器,其中在該第三期間,該控制單元根據第一及第二數位值的一差值,產生該第二切換資訊。
- 如申請專利範圍第2項所述之壓控振盪器,其中該第一轉換單元包括: 複數電流源,根據該輸出電壓,產生複數電流;複數開關,一對一地耦接該等電流源,並根據該第二切換資訊,輸出相對應的電流。
- 如申請專利範圍第3項所述之壓控振盪器,其中在該第一及第二期間,該第二切換資訊導通該等開關。
- 如申請專利範圍第3項所述之壓控振盪器,其中在該第三期間,當該差值大於一預設值時,該控制單元透過該第二切換資訊,減少該輸出電流;當該差值小於該預設值時,該控制單元透過該第二切換資訊,增加該輸出電流。
- 如申請專利範圍第1項所述之壓控振盪器,其中該電壓產生單元包括:一分壓器,根據一預設電壓,產生該第一及第二電壓;一第一開關,根據該第一切換資訊,輸出該第一電壓;以及一第二開關,根據該第一切換資訊,輸出該第二電壓,其中當該第一開關輸出該第一電壓時,該第二開關不輸出該第二電壓;當該第二開關輸出該第二電壓時,該第一開關不輸出該第一電壓。
- 如申請專利範圍第6項所述之壓控振盪器,其中該第一切換資訊包括一切換信號,當該切換信號為一第一狀態時,該第一開關輸出該第一電壓;當該切換信號為一第二狀態時,該第二開關輸出該第二電壓。
- 如申請專利範圍第6項所述之壓控振盪器,其中該第一切換資訊包括一第一切換信號以及一第二切換信號,當該第一切換信號為一致能狀態時,該第一開關輸出該第一 電壓;當該第二切換信號為該致能狀態時,該第二開關輸出該第二電壓。
- 如申請專利範圍第1項所述之壓控振盪器,其中在該第三期間下,該計數器停止動作,並且該控制單元固定該第一及第二切換資訊。
- 一種鎖相迴路,包括:一相位頻率偵測器,在該第三期間,根據一參考時脈以及一輸出信號,產生一充電信號以及一放電信號;一電荷幫浦,根據該充電及放電信號,產生一控制電壓;一低通濾波器,處理該控制電壓,用以產生該輸入電壓;一如申請專利範圍第1項所述之壓控振盪器,根據該輸入電壓,產生該輸出信號;以及一除頻器,處理該輸出信號,用以產生該回授時脈。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101150902A TWI502897B (zh) | 2012-12-28 | 2012-12-28 | 壓控振盪器及鎖相迴路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101150902A TWI502897B (zh) | 2012-12-28 | 2012-12-28 | 壓控振盪器及鎖相迴路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201427283A TW201427283A (zh) | 2014-07-01 |
TWI502897B true TWI502897B (zh) | 2015-10-01 |
Family
ID=51725773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101150902A TWI502897B (zh) | 2012-12-28 | 2012-12-28 | 壓控振盪器及鎖相迴路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI502897B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936476A (en) * | 1997-11-18 | 1999-08-10 | Vlsi Technology, Inc. | VCO in CMOS technology having an operating frequency of 3 GHz and greater |
US20070030079A1 (en) * | 2005-08-08 | 2007-02-08 | Renesas Technology Corp. | Phase locked loop circuit and semiconductor integrated circuit device using the same |
TW200803175A (en) * | 2006-06-16 | 2008-01-01 | Realtek Semiconductor Corp | Voltage-controlled oscillator |
TW200824293A (en) * | 2006-11-20 | 2008-06-01 | Faraday Tech Corp | Automatic switching phase-locked loop |
US7895345B2 (en) * | 2007-04-13 | 2011-02-22 | Microsoft Corporation | Distributed routing table architecture and design |
US20120112843A1 (en) * | 2008-11-28 | 2012-05-10 | Renesas Electronics Corporation | Semiconductor integrated circuit |
-
2012
- 2012-12-28 TW TW101150902A patent/TWI502897B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936476A (en) * | 1997-11-18 | 1999-08-10 | Vlsi Technology, Inc. | VCO in CMOS technology having an operating frequency of 3 GHz and greater |
US20070030079A1 (en) * | 2005-08-08 | 2007-02-08 | Renesas Technology Corp. | Phase locked loop circuit and semiconductor integrated circuit device using the same |
US7737792B2 (en) * | 2005-08-08 | 2010-06-15 | Renesas Technology Corp. | Phase Locked loop circuit and semiconductor integrated circuit device using the same |
TW200803175A (en) * | 2006-06-16 | 2008-01-01 | Realtek Semiconductor Corp | Voltage-controlled oscillator |
TW200824293A (en) * | 2006-11-20 | 2008-06-01 | Faraday Tech Corp | Automatic switching phase-locked loop |
US7895345B2 (en) * | 2007-04-13 | 2011-02-22 | Microsoft Corporation | Distributed routing table architecture and design |
US20120112843A1 (en) * | 2008-11-28 | 2012-05-10 | Renesas Electronics Corporation | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201427283A (zh) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11128256B2 (en) | Oscillator circuit | |
TW200830721A (en) | Frequency synthesizer, automatic frequency calibration circuit, and frequency calibration method | |
TWI684327B (zh) | 調整時脈訊號中之工作周期的裝置與方法 | |
TWI638526B (zh) | 頻率合成裝置及其方法 | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
TW201524127A (zh) | 具有迴路頻寬校正功能的鎖相迴路裝置及其方法 | |
JP2011040943A (ja) | 位相ロックループ回路 | |
KR20170120514A (ko) | 신호 생성회로 및 신호 생성방법 | |
JPWO2015136659A1 (ja) | 注入同期型分周器のフリーラン周波数調整方法及びそれを用いた位相同期ループ | |
CN103873054A (zh) | 时钟发生器 | |
JP2017143398A (ja) | Pll回路および電子回路 | |
US8130048B2 (en) | Local oscillator | |
JP4593669B2 (ja) | バラツキ補正方法、pll回路及び半導体集積回路 | |
US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
TW201304422A (zh) | 鎖相迴路裝置以及其調整電壓提供電路 | |
US7786780B2 (en) | Clock doubler circuit and method | |
TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
JP5338148B2 (ja) | 半導体集積回路、温度変化検出方法 | |
CN109799868B (zh) | 一种数字频率生成器的相位差值器误差补偿方法 | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
CN102801416B (zh) | 锁相回路电路 | |
JP2012142814A (ja) | Pll回路 | |
US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
JP3854908B2 (ja) | デジタルvco及びそのデジタルvcoを用いたpll回路 |