TWI502708B - 晶片封裝體 - Google Patents
晶片封裝體 Download PDFInfo
- Publication number
- TWI502708B TWI502708B TW100109933A TW100109933A TWI502708B TW I502708 B TWI502708 B TW I502708B TW 100109933 A TW100109933 A TW 100109933A TW 100109933 A TW100109933 A TW 100109933A TW I502708 B TWI502708 B TW I502708B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- chip package
- light shielding
- shielding layer
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 163
- 239000011241 protective layer Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 34
- 230000003287 optical effect Effects 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000007769 metal material Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
Description
本發明係有關於晶片封裝體，且特別是有關於光學感測晶片或發光晶片之封裝體。
光感測元件或發光元件等光電元件在擷取影像或照明的應用中扮演著重要的角色，這些光電元件均已廣泛地應用於例如是數位相機(digital camera)、數位攝錄像機(digital video recorder)、手機(mobile phone)、太陽能電池、螢幕、照明設備等的電子元件中。
隨著科技之演進，對於光感測元件之感測精準度或發光元件之發光精準度的需求亦隨之提高。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光學元件，設置於該第一表面上；一導電層，位於該第二表面上，且電性連接該光學元件；一保護層，設置於該第二表面及該導電層之上，該保護層具有一開口，露出該導電層；一導電凸塊，設置於該第二表面上，該導電凸塊具有一底部部分及一上部部分，該底部部分填充於該開口中而與露出的該導電層電性接觸，該上部部分位於該開口之外，並朝遠離該開口之方向延伸；一凹陷，自該導電凸塊之一表面朝向該導電凸塊之內部延伸；以及一遮光層，設置於該第二表面上，且延伸至該導電凸塊之該上部部分之下，並部分位於該凹陷之中而與部分的該導電凸塊重疊。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝光感測元件或發光元件。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、或功率模組(power modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
第1A-1C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100，其例如為半導體基底或陶瓷基底。在一實施例中，基底100為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。基底100具有表面100a與100b。表面100a與100b例如係彼此相對。
如第1A圖所示，在一實施例中，表面100b上設置有光學元件101。光學元件101可包括(但不限於)光學感測元件或發光元件。光學感測元件例如是CMOS影像感測元件，而發光元件例如是發光二極體元件。光學元件101例如可與形成於表面100b上之導電墊結構104電性連接，並可透過導電墊結構104而與其他導電通路連結。
雖然，第1A圖中僅顯示出單層的導電墊結構104。然而，多個導電墊可能係彼此堆疊及/或排列於基底100之上。例如，在一實施例中，導電墊結構104為多個彼此堆疊之導電墊、或至少一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。例如，請參照第5圖，其顯示一實施例之晶片封裝體之導電墊結構104。導電墊結構104具有複數個導電墊，且這些導電墊例如可形成於基底100上之介電層105之中，並藉由形成於介電層105之中的內連線而彼此電性接。在以下之實施例中，為方便說明，不於圖式中顯示介電層105及多個導電墊，圖式中僅顯示單層導電墊結構104以簡化圖式。
如第1A圖所示，基底100之另一表面100a上設置有導電層102。導電層102係與光學元件101電性連接。例如，導電層102可透過導電墊結構104而電性連接至光學元件101，其中導電層102與導電墊結構104之間的導電通路例如可以是穿基底導電結構或延伸於基底100之外側的線路重佈層。在第1A圖之實施例中，係以穿基底導電結構為例。基底100中包括孔洞132，其自基底100之表面100a朝表面100b延伸。在一實施例中，孔洞132露出部分的導電墊結構104。此外，導電層102係延伸於孔洞132之側壁與基底100之表面100a之上，並電性連接導電墊結構104。導電層102之材質例如為(但不限於)金屬材料，如銅、鋁、金、或前述之組合等。應注意的是，當基底100之材質具有導電性時，(例如是矽)，需於導電層102與基底100之間形成絕緣層以避免發生短路。例如，在第1A圖之實施例中，可選擇性於基底100與導電層102之間形成絕緣層130。相似地，亦可視情況於其他導電性結構與基底100之間形成絕緣層。
如第1A圖所示，在表面100a及導電層102上設置有保護層106。保護層106例如包括(但不限於)防銲材料、聚醯亞胺樹脂(polyimide)、或綠漆等。保護層106中定義有至少一開口108，其露出部分的導電層102。
接著，如第1B圖所示，於基底100之表面100a上形成遮光層110。在此實施例中，遮光層110係形成於保護層106之上。遮光層110之材質例如可為高分子材料，或金屬材料層與絕緣層之組合。該絕緣層至少介於該金屬材料層與凸塊下金屬層112a(詳述於後)之間，或至少介於該金屬材料層與導電層102之間。在一實施例中，遮光層110為一光阻層而可便於將之圖案化。例如，遮光層110可為一黑色的光阻層。在一實施例中，遮光層110為一負型光阻層。在一實施例中，可例如以塗佈之方式將遮光層110形成於基底100之上，並接著將之圖案化，例如圖案化為如第1B圖所示之結構。遮光層110可有助於阻擋來自晶片封裝體外部之光線，尤其是來自基底100之表面100a後之光線，因而可有利於光學元件101之運作。例如，當光學元件101為影像感測元件時，遮光層110可擋住來自基底100之表面100a之光線而避免造成影像雜訊。或者，當光學元件101為發光元件時，遮光層110可擋住來自基底100之表面100a之光線而避免晶片封裝體所發出之光線的波長及/或強度受到外界光線的影響。
接著，如第1C圖所示，於基底100之表面100a上設置導電凸塊112。在一實施例中，可選擇性於形成導電凸塊112之前，於導電層102之上形成凸塊下金屬層112a。凸塊下金屬層112a可沿著保護層106之開口108的側壁延伸，並進一步延伸至保護層106上的遮光層110之上。接著，可於保護層106之開口108上設置導電凸塊112。
如第1C圖所示，導電凸塊112包括底部部分113a及上部部分113b。底部部分113a填充於保護層106之開口108中而與露出的導電層102電性接觸。導電凸塊112之上部部分113b係位於保護層106之開口108之外，並且朝著遠離開口108之方向延伸。例如，導電凸塊112之上部部分113b由開口108之邊緣大抵水平地朝外延伸，因而至少部分位於遮光層110上而與凸塊下金屬層112a及下方之遮光層110重疊。
換言之，在一實施例中，晶片封裝體包括一凹陷114，其自導電凸塊112之一表面朝向導電凸塊112之內部延伸。設置於表面100a上之遮光層110延伸至導電凸塊112之上部部分113b之下而部分位於凹陷114中。由於遮光層110延伸進入導電凸塊112之凹陷114中，將能更為有效地阻擋來自表面100a上之外界光線，避免光線或雜訊傳至表面100b處之光學元件101。此外，在一實施例中，凹陷114具有一側壁114a，其具有大抵順應性平坦之表面，且大抵平行於基底100之表面100a。
在第1C圖之實施例中，保護層106延伸至導電凸塊112之上部部分113b之下而與部分的導電凸塊112重疊。在一實施例中，導電凸塊112與保護層106重疊之部分大於與遮光層110重疊之部分。
在第1C圖之實施例中，遮光層110與導電凸塊112之間可隔有其他材料層，例如是凸塊下金屬層112a。在此情形下，遮光層110直接接觸凸塊下金屬層112a。此外，在一實施例中，遮光層110不直接接觸導電層102，其間例如隔有保護層106。
第2A-2C圖顯示根據本發明另一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。再者，部分的元件及其材質與形成方法大抵相似於第1圖之實施例，因而不再重複說明。
如第2A圖所示，在一實施例中，在形成保護層之前，先於基底100之表面100a上形成遮光層110。遮光層110例如可延伸導電層102之上。在一實施例中，遮光層係與導電層直接接觸。然而，應注意的是，本發明實施例之實施方式不限於此。在其他實施例中，遮光層110可僅形成於表面100a之上，但不延伸至導電層102之上而不與之直接接觸。或者，遮光層110雖延伸至導電層102之上，但兩者之間可形成有其他材料層而彼此不直接接觸。在一實施例中，遮光層110係經圖案化而具有至少一開口，其使導電層102至少部分露出。
接著，如第2B圖所示，於基底100之表面100a上形成保護層106。保護層106係經圖案化而僅覆蓋部分的遮光層110與部分的導電層102。在第2B圖之實施例中，保護層106覆蓋部分的遮光層110，且保護層106之開口108使另一部分的遮光層110露出。
接著，如第2C圖所示，於保護層106之開口108所露出之導電層102上形成導電凸塊112，並可選擇性於導電凸塊112與導電層102之間形成凸塊下金屬層112a。導電凸塊112包括填充於保護層106之開口108中之底部部分113a及開口108外之上部部分113b。此外，導電凸塊112亦具有一凹陷114，其自導電凸塊112之一表面朝向導電凸塊112之內部延伸。遮光層110延伸至上部部分113b之下，並部分位於凹陷114之中，因而可有效阻擋光線或雜訊傳至光學元件101而影響其運作。
在第2C圖實施例中，保護層106延伸至導電凸塊112之上部部分113b之下而與部分的導電凸塊112重疊。在一實施例中，導電凸塊112與保護層106重疊之部分小於與遮光層110重疊之部分。
第3A-3B圖顯示根據本發明又一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。再者，部分的元件及其材質與形成方法大抵相似於第1圖之實施例，因而不再重複說明。
如第3A圖所示，在一實施例中，在形成保護層之前，先於基底100之表面100a上形成遮光層110。遮光層110例如可延伸導電層102之上。遮光層110係經圖案化而具有至少一開口而使導電層102至少部分露出。
接著，於基底100之表面100a上形成保護層106。保護層106係經圖案化而具有露出部分的導電層102之開口108。在第3A圖之實施例中，保護層106將導電層102上之遮光層110大抵完全覆蓋。
接著，如第3B圖所示，於保護層106之開口所露出之導電層102上形成導電凸塊112，並可選擇性於導電凸塊112與導電層102之間形成凸塊下金屬層112a。導電凸塊112包括填充於保護層106之開口108中之底部部分113a及開口108外之上部部分113b。此外，導電凸塊112亦具有一凹陷114，其自導電凸塊112之一表面朝向導電凸塊112之內部延伸。遮光層110延伸至上部部分113b之下，並部分位於凹陷114之中，因而可有效阻擋光線或雜訊傳至光學元件101而影響其運作。
在第3B圖實施例中，保護層106延伸至導電凸塊112之上部部分113b之下而與部分的導電凸塊112重疊。在一實施例中，導電凸塊112與保護層106重疊之部分大於與遮光層110重疊之部分。此外，由於保護層106完全覆蓋導電層102上之遮光層110而位於導電凸塊112與遮光層110之間。遮光層110不與導電凸塊直接接觸。在形成有凸塊下金屬層112a之情形下，遮光層110亦不與凸塊下金屬層112a直接接觸。
第4A-4C圖顯示根據本發明數個實施例之晶片封裝體的剖面圖，其中相同或相似之標號用以標示相同或相似之元件。再者，部分的元件及其材質與形成方法大抵相似於第1-3圖之實施例，因而不再重複說明。
在第4圖之晶片封裝體中，穿基底導電結構可有其他變化。在第4A-4C圖之實施例中，孔洞132係具有“倒角結構”。即，孔洞132之上開口(接近表面100a之開口)的口徑小於下開口(接近表面100b之開口)。在一些實施例中，形成具“倒角結構”之孔洞132將有利於後續各製程之進行。如第4A-4C圖之實施例所示，遮光層110皆不位於孔洞132中。如此，可增進晶片封裝體之可靠度。
第6A-6B圖分別顯示根據本發明實施例之晶片封裝體的剖面圖，其中相似或相同的標號用以標示相似或相同的元件。第7A-7B圖顯示根據本發明實施例之晶片封裝體的上視示意圖。
第6A圖顯示根據本發明一實施例之晶片封裝體，其相似於顯示於第2C圖之結構。然而，主要差別在於第6A圖實施例之遮光層110具有介於孔洞132與光學元件101之間的側邊緣(side edge)110a。在此實施例中，遮光層110之側邊緣110a係位於區域R之中，其為導電墊結構104於表面100a上之正投影區域。在此情形中，如第7A圖所示，遮光層110與部分的導電墊結構104重疊。遮光層110之側邊緣110a係位於光學元件101與孔洞132之間，且進一步位於區域R之中。
相似地，第6B圖顯示根據本發明一實施例之晶片封裝體，其相似於顯示於第4C圖之結構。主要差別在於第6B圖實施例之遮光層110具有介於孔洞132與光學元件101之間的側邊緣(side edge)110a。在此實施例中，遮光層110之側邊緣110a係位於區域R之中，其為導電墊結構104於表面100a上之正投影區域。在此情形中，如第7A圖所示，遮光層110與部分的導電墊結構104重疊。遮光層110之側邊緣110a係位於光學元件101與孔洞132之間，且進一步位於區域R之中。
然應注意的是，本發明實施例不限於此。在其他實施例中，遮光層110之側邊緣110a可不位於表面100a上之導電墊結構104之正投影區域之中。請參照第7B圖，在此實施例中，遮光層110之側邊緣110a係位於光學元件101與孔洞132之間，且不與其上之導電墊結構104重疊。
如上所述，在本發明實施例之晶片封裝體中，遮光層設置於基底之一表面上，並進一步延伸於導電凸塊之凹陷中而與導電凸塊之間具有較大的重疊部分。因此，晶片封裝體之光學元件可更為精確地運作而不受光線或雜訊之影響。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基底
100a、100b．．．表面
101．．．光學元件
102．．．導電層
104．．．導電墊結構
105．．．介電層
106．．．保護層
108．．．開口
110．．．遮光層
110a．．．側邊緣
112．．．導電凸塊
112a．．．凸塊下金屬層
113a、113b．．．部分
114．．．凹陷
114a．．．側壁
130．．．絕緣層
132、402．．．孔洞
R．．．區域
第1A-1C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3A-3B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第4A-4C圖顯示根據本發明數個實施例之晶片封裝體的剖面圖。
第5圖顯示根據本發明一實施例之晶片封裝體的導電墊結構示意剖面。
第6A-6B圖分別顯示根據本發明實施例之晶片封裝體的剖面圖。
第7A-7B圖顯示根據本發明實施例之晶片封裝體的上視示意圖。
100．．．基底
100a、100b．．．表面
101．．．光學元件
102．．．導電層
104．．．導電墊結構
106．．．保護層
108．．．開口
110．．．遮光層
112．．．導電凸塊
112a．．．凸塊下金屬層
113a、113b．．．部分
114．．．凹陷
114a．．．側壁
Claims (20)
- 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光學元件，設置於該第一表面上；一導電層，位於該第二表面上，且電性連接該光學元件；一保護層，設置於該第二表面及該導電層之上，該保護層具有一開口，露出該導電層；一導電凸塊，設置於該第二表面上，該導電凸塊具有一底部部分及一上部部分，該底部部分填充於該開口中而與露出的該導電層電性接觸，該上部部分位於該開口之外，並朝遠離該開口之方向延伸；一凹陷，自該導電凸塊之一表面朝向該導電凸塊之內部延伸；以及一遮光層，設置於該第二表面上，且延伸至該導電凸塊之該上部部分之下，並部分位於該凹陷之中而與部分的該導電凸塊重疊。
- 如申請專利範圍第1項所述之晶片封裝體，其中部份該遮光層位於該導電凸塊與該保護層之間。
- 如申請專利範圍第1項所述之晶片封裝體，其中部份該遮光層位於該導電凸塊與該導電層之間。
- 如申請專利範圍第1項所述之晶片封裝體，其中部份該保護層介於該導電凸塊與該遮光層之間。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層不與該導電凸塊直接接觸。
- 如申請專利範圍第1項所述之晶片封裝體，更包括一凸塊下金屬層，該凸塊下金屬層位於該導電凸塊與該導電層之間，且位於該導電凸塊與該遮光層之間。
- 如申請專利範圍第6項所述之晶片封裝體，其中部份該遮光層直接接觸該凸塊下金屬層。
- 如申請專利範圍第6項所述之晶片封裝體，其中該遮光層不直接接觸該凸塊下金屬層。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層包括一負型光阻。
- 如申請專利範圍第6項所述之晶片封裝體，其中該遮光層至少包括一金屬材料層與一絕緣層，該絕緣層至少介於該金屬材料層與該凸塊下金屬層之間，或至少介於該金屬材料層與該導電層之間。
- 如申請專利範圍第1項所述之晶片封裝體，更包括一孔洞，自該第二表面朝該第一表面延伸，且該導電層延伸於該孔洞之一側壁。
- 如申請專利範圍第11項所述之晶片封裝體，其中該遮光層不位於該孔洞之中。
- 如申請專利範圍第1項所述之晶片封裝體，其中該保護層延伸至該導電凸塊之該上部部分之下而與部分的該導電凸塊重疊。
- 如申請專利範圍第13項所述之晶片封裝體，其中該導電凸塊與該保護層重疊之部分大於該導電凸塊與該遮光層重疊之部分。
- 如申請專利範圍第13項所述之晶片封裝體，其中該導電凸塊與該保護層重疊之部分小於與該遮光層重疊之部分。
- 如申請專利範圍第1項所述之晶片封裝體，其中該凹陷之一側壁具有一大抵平坦表面，且大抵平行於該基底之該第二表面。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層不直接接觸該導電層。
- 如申請專利範圍第1項所述之晶片封裝體，其中該遮光層直接接觸該導電層。
- 如申請專利範圍第11項所述之晶片封裝體，其中該遮光層具有一側邊緣，位於該孔洞與該光學元件之間。
- 如申請專利範圍第19項所述之晶片封裝體，其中該遮光層之該側邊緣位於導電墊結構於該第二表面上之一正投影區域之中。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31666810P | 2010-03-23 | 2010-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201133749A TW201133749A (en) | 2011-10-01 |
| TWI502708B true TWI502708B (zh) | 2015-10-01 |
Family
ID=44655442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100109933A TWI502708B (zh) | 2010-03-23 | 2011-03-23 | 晶片封裝體 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8384174B2 (zh) |
| CN (1) | CN102201458B (zh) |
| TW (1) | TWI502708B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9711403B2 (en) * | 2011-01-17 | 2017-07-18 | Xintec Inc. | Method for forming chip package |
| US9640683B2 (en) | 2013-11-07 | 2017-05-02 | Xintec Inc. | Electrical contact structure with a redistribution layer connected to a stud |
| TWI540655B (zh) * | 2013-11-07 | 2016-07-01 | 精材科技股份有限公司 | 半導體結構及其製造方法 |
| CN103633038B (zh) * | 2013-11-29 | 2016-08-17 | 苏州晶方半导体科技股份有限公司 | 封装结构及其形成方法 |
| US20150187832A1 (en) * | 2013-12-26 | 2015-07-02 | United Microelectronics Corp. | Image sensor and method for fabricating the same |
| KR102161263B1 (ko) | 2014-04-04 | 2020-10-05 | 삼성전자주식회사 | 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법 |
| US11258162B1 (en) * | 2020-09-16 | 2022-02-22 | Infineon Technologies Ag | Antenna package and method of formation thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6036872A (en) * | 1998-03-31 | 2000-03-14 | Honeywell Inc. | Method for making a wafer-pair having sealed chambers |
| CN1437232A (zh) * | 2002-02-05 | 2003-08-20 | 亚太优势微***股份有限公司 | 晶片级封装的结构及其制作方法 |
| JP3888302B2 (ja) * | 2002-12-24 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置 |
| JP2009099591A (ja) * | 2007-10-12 | 2009-05-07 | Toshiba Corp | 固体撮像素子及びその製造方法 |
| US8431946B2 (en) * | 2010-05-26 | 2013-04-30 | Hsin-Chih CHIU | Chip package and method for forming the same |
| US8536671B2 (en) * | 2010-06-07 | 2013-09-17 | Tsang-Yu Liu | Chip package |
| US8779452B2 (en) * | 2010-09-02 | 2014-07-15 | Tzu-Hsiang HUNG | Chip package |
| US8604578B2 (en) * | 2010-10-25 | 2013-12-10 | Hsin-Chih CHIU | Chip package |
-
2011
- 2011-03-23 TW TW100109933A patent/TWI502708B/zh active
- 2011-03-23 CN CN2011100762035A patent/CN102201458B/zh active Active
- 2011-03-23 US US13/070,375 patent/US8384174B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102201458A (zh) | 2011-09-28 |
| US20110233770A1 (en) | 2011-09-29 |
| CN102201458B (zh) | 2013-11-13 |
| US8384174B2 (en) | 2013-02-26 |
| TW201133749A (en) | 2011-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI549247B (zh) | 晶片封裝體 | |
| US20210020679A1 (en) | Electronic device package and fabricating method thereof | |
| TWI473224B (zh) | 晶片封裝體 | |
| TWI523241B (zh) | 晶片封裝體及其形成方法 | |
| TWI474476B (zh) | 晶片封裝體及其形成方法 | |
| TWI502708B (zh) | 晶片封裝體 | |
| TWI525758B (zh) | 晶片封裝體及其製造方法 | |
| US10157875B2 (en) | Chip package and method for forming the same | |
| TWI536525B (zh) | 晶片封裝體 | |
| TWI529821B (zh) | 晶片封裝體及其形成方法 | |
| US9812413B2 (en) | Chip module and method for forming the same | |
| TWI502692B (zh) | 晶片封裝體及其形成方法 | |
| TWI525766B (zh) | 晶片封裝體 | |
| JP2009105459A (ja) | 光デバイス、光モジュール及び電子機器 |