TWI495144B

TWI495144B - 發光元件及其製造方法

Info

Publication number: TWI495144B
Application number: TW101137396A
Authority: TW
Inventors: Chiu Lin Yao; Ta Cheng Hsu
Original assignee: Epistar Corp
Priority date: 2007-08-23
Filing date: 2007-08-23
Publication date: 2015-08-01
Also published as: TW201322478A

Description

發光元件及其製造方法

本發明係關於一種發光元件，尤其關於一種具粗化表面之發光元件及其製造方法。

表面粗化為提高發光二極體光取出效率的有效方法之一。以基板或最上層半導體層之表面粗化為例，使其具有不規則之凸起及凹陷，以散射入射至該粗化表面之光線，進而增加光取出效率。傳統之粗化方式可用機械研磨方式或離子蝕刻方式隨機地在欲粗化之表面上形成。另一較簡便之作法為使用溼蝕刻方式，直接將晶片置於蝕刻液中一段時間，利用蝕刻液對不同晶格面的蝕刻速率差異，以形成粗化表面。圖1所示為以溼蝕刻方式所形成之具有粗化表面之發光元件，包括一成長基板11、一n型半導體層12、一活性層13、一p型半導體層14、一p電極15、以及一n電極16。其中該p型半導體層之表面係以溼蝕刻方式形成一粗化表面141。由於溼蝕刻屬於等向性蝕刻，故容易於p電極16與p型半導體層14之交界處形成側向蝕刻而造成底切(undercut)17，使p電極16與下層的接合面積不足，而容易造成元件的可靠性失效或因應力而造成電極剝落。此外，傳統溼蝕刻方式所形成之粗糙表面之均勻度不佳，無法提供穩定的產品品質，難應用量產製程上。

為避免底切造成元件之可靠性失效或電極剝落，另一傳統作法為先形成粗化表面之後再於其上形成電極，此一作法會造成電極與下層之接觸電阻變高而影響元件之效能，且造成電極表面不平整而影響後續之打線良率。

依本發明實施例之提供一發光元件，包括一基板；一半導體發光疊層，包含一第一導電型半導體層、一活性層、以及一第二導電型半導體層形成於該基板上；一電極層形成於該第二導電型半導體層上，其中該第一及/或該第二導電型半導體層具有一粗化表面，該粗化表面包含一第一表面型態及一第二表面型態。

本發明之另一方面提供一發光元件之製造方法，以形成一粗化表面於一發光元件之一半導體層上。其方法包括形成一半導體發光疊層於一基板上、形成一電極層於該半導體發光疊層上、對該半導體發光疊層及該電極層進行一熱處理步驟、以及溼蝕刻該半導體發光疊層表面使形成一粗化表面。

圖2A至圖2C揭示一符合本發明一實施例之發光元件2，其中圖2C為發光元件2之上視圖，圖2A及圖2B分別為沿AA’線及BB’線之剖視圖。如圖2A及圖2B所示，發光元件2包括一基板21，具有一上表面及一下表面；一第一導電型半導體層22，形成於基板21之上表面；一活性層23，形成於第一導電型半導體層22上；一第二導電型半導體層24，具有一粗化表面，形成於活性層23上；一延伸電極層25形成於第二導電型半導體層24上；一第一導線墊26形成於部份之延伸電極層25及第二導電型半導體層24上；以及一第二導線墊27形成於基板21之下表面。第一導電型半導體層22、活性層23、或第二導電型半導體層24之材料包含n型或p型之Al_p Ga_q In_(1-p-q) P或Al_x In_y Ga_(1-x-y) N，其中，0p,q1；p、q、x、y均為正數；(p+q)1；(x+y)1。第一導電型半導體層22包括一第一導電型束縛(cladding)層，第二導電型半導體層24包括一第二導電型束縛(cladding)層。延伸電極層25主要作為一電流分散層，並具有一圖案以形成一延伸部延伸至元件周圍，用以分散電流至元件表面各區域。該圖案例如為複數個指狀線自元件中心延伸至元件周圍，如圖2C所示。第一導線墊電極層26主要用以形成導線墊，並覆蓋部份之延伸電極層25以電性連接。延伸電極層25之材質包括金屬或金屬合金，例如為鍺金合金。第一導線墊26之材質例如為鉻/金之金屬疊層。於一實施例中，發光元件2更包括一歐姆接觸層28形成於第二導電型半導體層24及延伸式電極層25之間，歐姆接觸層28可為具有摻雜濃度較第二導電型半導體層24為高之半導體層，例如為GaAs摻雜大於10¹⁸ cm^-3 之Si雜質濃度，並具有與第二導電型半導體層24相同或相異之導電型態，以與第二導電型半導體層24形成良好之歐姆接觸。於一較佳之實施例中，為避免歐姆接觸層28因高摻雜而影響光穿透性，歐姆接觸層28可僅形成於延伸電極層25覆蓋區域之下。該第一導電型包括n型或p型，該第二導電型不同於該第一導電型。

該粗化表面包含一具有第一粗化表面型態之第一區域241；以及一具有第二粗化表面型態之第二區域242。其中，該第一粗化表面型態具有小於第二粗化表面型態之粗化尺寸。於本發明之一實施例中，第一粗化表面型態之相鄰凹陷或相鄰凸起之距離約介於0.1至0.5微米之間，凹陷深度或凸起高度約介於0.1至0.5微米之間；第二粗化表面型態之相鄰凹陷或相鄰凸起之距離約介於1微米至10微米之間，凹陷深度或凸起高度約介於0.5至2微米之間。再者，第一粗化表面型態如圖3A所示，約為隨機均勻分佈之凹凸表面；第二表面型態如圖3B所示，約為波浪表面。其中，位於第二區域242之第二粗化表面型態係鄰近地形成於延伸式電極層25周圍，且介於延伸式電極層25及具有第一粗化表面型態之第一區域241之間。第二區域242之水平高度較該第一區域低約0.5至2微米之間，且具有一圓弧之剖面形狀，使延伸式電極層25與粗化表面之交界具有一外斜之剖面，以避免形成底切，進而改善元件的可靠性失效或電極剝落的情形。

圖4揭示一形成前述實施例之發光元件2之製程方法，包含以下步驟：1.提供一成長基板21；2.於成長基板21上依序成長一第一導電型半導體層22、一活性層23、及一第二導電型半導體層24；3.形成一延伸式電極層25於第二導電型半導體層24上； 4.形成一第一導線墊26於部份之延伸電極層25及第二導電型半導體層24上；5.進行一熱處理，例如為一快速熱退火製程(RTA；Rapid Thermal Annealing)；6.溼蝕刻第二導電型半導體層24以形成一粗化表面，其步驟包含以氫氟酸、硝酸、醋酸、以及碘之混合溶液為蝕刻液，於一低溫環境中例如介於室溫至60℃進行蝕刻，以於第二導電型半導體層24形成一粗化表面。所形成之粗化表面型態如先前實施列所描述，不在此贅述；7.形成一第二導線墊27於基板之另一側。

依此製程方法所形成之結構如圖2A或圖2B所示。

圖5A揭示一符合本發明之另一實施例。圖5A所示之發光元件5a與前述之發光元件2類似，主要差異在於發光元件5a之基板51為一導電基板；基板51亦可為透光或不透光基板，較佳為具有高導熱係數之導電基板，其導熱係數較佳為不小於100W/cm．℃，例如為矽、銅、或鑽石。導電基板51藉由一導電連結層52與第一導電型半導體層22連結。導電連結層52包括透明導電層或導電黏結層，該透明導電層之材質例如為氧化銦錫或氧化鋅等透明導電氧化層或薄金屬層；該導電黏結層之材質例如為銀膠或金屬焊料(metal solder)。若導電基板51為不透光基板時，發光元件5a更包括一反射層53形成於導電連結層52及第一導電型半導體層22之間，以反射活性層23所發出之光線，避免被導電基板51吸收。

形成發光元件5a之製造方法包括以下步驟：1.提供一成長基板(未繪示)；2.於成長基板上依序成長一第一導電型半導體層22、一活性層23、及一第二導電型半導體層24；3.接合一暫時基板(未繪示)至第二導電型半導體層24；4.移除成長基板，並裸露出第一導電型半導體層22之一表面；5.於第一導電型半導體層22裸露之表面上形成一反射層53；6.於一導電基板51上形成一導電連結層52；7.將導電基板51藉由導電連結層52連結至反射層53；8.移除暫時基板，並裸露出第二導電型半導體層24之一表面；9.形成一延伸式電極層25於第二導電型半導體層24裸露之表面上；10.形成一第一導線墊26於部份之延伸電極層25及第二導電型半導體層24上；11.進行一熱處理，例如為一快速熱退火製程(RTA；Rapid Thermal Annealing)； 12.溼蝕刻第二導電型半導體層24以形成一粗化表面；13.形成一第二導線墊27於導電基板51之另一側。

圖5B揭示一符合本發明之另一實施例。圖5B所示之發光元件5b與前述之發光元件5a類似，主要差異在於粗化表面係形成於第一導電型半導體層22上。

形成發光元件5b之之製造方法包括以下步驟：1.提供一成長基板(未繪示)；2.於成長基板上依序成長一第一導電型半導體層22、一活性層23、及一第二導電型半導體層24；3.於第二導電型半導體層24上成長一反射層53；4.於一導電基板51上形成一導電連結層52；5.將導電基板51藉由導電連結層52連結至反射層53；6.移除成長基板，並裸露出第一導電型半導體層22之一表面；7.形成一延伸式電極層25於第一導電型半導體層22裸露之表面上；8.形成一第一導線墊26於部份之延伸電極層25及第一導電型半導體層22上；9.進行一熱處理，例如為一快速熱退火製程(RTA； Rapid Thermal Annealing)；10.溼蝕刻第一導電型半導體層22以形成一粗化表面，所形成之粗化表面型態如先前實施列所描述；11.形成一第二導線墊27於導電基板51之另一側。

圖5C揭示一符合本發明之另一實施例。圖5C所示之發光元件5c與前述之實施例之差別在於粗化表面係形成於發光元件內部，而非發光元件之上表面。

形成發光元件5c之製造方法包括以下步驟：1.提供一成長基板(未繪示)；2.於成長基板上依序成長一第一導電型半導體層22、一活性層23、及一第二導電型半導體層24；3.形成一延伸式電極層25於第二導電型半導體層24上；4.進行一熱處理，例如為一快速熱退火製程(RTA；Rapid Thermal Annealing)；5.溼蝕刻第二導電型半導體層24以形成一粗化表面，所形成之粗化表面型態如先前實施列所描述；6.於一導電基板51上形成一反射層53；7.形成一導電連結層52於反射層53上；8.以導電連結層52連結延伸式電極層25及第二導電型半導體層24至反射層53； 9.移除成長基板，並裸露出第一導電型半導體層22之一表面；10.形成一第一導線墊26於第一導電性半導體層22裸露之表面上；11.形成一第二導線墊27於導電基板51之另一側。

圖6揭示一符合本發明之一實施例，揭示一具有水平結構之發光元件。發光元件6與發光元件5c相同為將粗化表面形成於發光元件內部，不同處為發光元件6包含一透明導電層63，用以電性連接第一導線墊26及第二導線墊27，且透明導電層63藉由一透明黏著層62黏著於一透明基板61上；其中透明黏著層62及透明基板61至少二者之一為絶緣層或具有絶緣結構，例如於導電透明基板上形成一絶緣層以與上層絶緣。透明導電層63之材質例如為氧化銦錫或氧化鋅等透明導電氧化層或薄金屬層；黏著層62之材質例如為聚醯亞胺(PI)、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(epoxy resin)、或Silicone；透明基板之材質例如為sapphire、glass、GaP、SiC、或CVD鑽石。由於發光元件6具有一透明之結合結構及一透明基板，使得光線可由基板摘出，以提高光摘出效率。

形成發光元件6之製造方法包括以下步驟：1.提供一成長基板(未繪示)；2.於成長基板上依序成長一第一導電型半導體層 22、一活性層23、及一第二導電型半導體層24；3.形成一延伸式電極層25於第二導電型半導體層24上；4.進行一熱處理，例如為一快速熱退火製程(RTA；Rapid Thermal Annealing)；5.溼蝕刻第二導電型半導體層24以形成一粗化表面，所形成之粗化表面型態如先前實施列所描述；6.形成一透明導電層63於延伸式電極層25及第二導電型半導體層24之上；7.於一透明基板61上形成一透明黏著層62；8.以透明黏著層62連結透明導電層63及透明基板61；9.移除成長基板，並裸露出第一導電型半導體層22之一表面；10.自第一導電性半導體層22裸露之表面向下移除部份之第一導電型半導體層22、活性層23、第二導電型半導體層24、及透明導電層63，並裸露出部份之透明導電層63；11.形成一第一導線墊26於第一導電型半導體層22上；12.形成一第二導線墊27於裸露之透明導電層63上。

於另一實施例，上述形成發光元件6之製造方法，於步驟10至12亦可僅向下移除至第二導電型半導體層24並裸露出部份之第二導電型半導體層24，並形成第二導線墊27於裸露之第二導電型半導體層24上。

基於以上所揭露之各實施例，本發明更包含同時於該第一導電性半導體層及該第二導電性半導體層之外側表面均形成具有本發明特徵之粗化表面，以進一步提高光摘出效率。

本發明所列舉之各實施例僅為用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何修飾或變更皆不脫離本發明之申請專利範圍。

11、21‧‧‧成長基板

12、22‧‧‧第一導電型半導體層

13、23‧‧‧活性層

14、24‧‧‧第二導電型半導體層

141‧‧‧粗化表面

241‧‧‧第一區域

242‧‧‧第二區域

25‧‧‧延伸電極層

26‧‧‧第一導線墊

27‧‧‧第二導線墊

28‧‧‧歐姆接觸層

51‧‧‧導電基板

61‧‧‧透明基板

52‧‧‧導電連結層

62‧‧‧透明黏著層

53‧‧‧反射層

63‧‧‧透明導電層

圖1為一示意圖，顯示依先前技藝所示之一發光元件結構；圖2A至2B為示意圖，顯示依本發明一實施例之發光元件結構；圖2C為一示意圖，顯示依本發明一實施例之發光元件上視圖；圖3A為一電子顯微圖，顯示依本發明一實施例所形成之第一粗化表面型態；圖3B為一電子顯微圖，顯示依本發明一實施例所形成之第二粗化表面型態；圖4為一流程圖，顯示依本發明一實施例之製造流程；圖5A至5C為示意圖，顯示依本發明實施例之具有接合結構之發光元件；圖6為一示意圖，顯示依本發明實施例之具有水平結構之發光元件。

22‧‧‧第一導電型半導體層

23‧‧‧活性層

24‧‧‧第二導電型半導體層