TWI492691B - 多層電路板及其製作方法 - Google Patents
多層電路板及其製作方法 Download PDFInfo
- Publication number
- TWI492691B TWI492691B TW102131933A TW102131933A TWI492691B TW I492691 B TWI492691 B TW I492691B TW 102131933 A TW102131933 A TW 102131933A TW 102131933 A TW102131933 A TW 102131933A TW I492691 B TWI492691 B TW I492691B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- plating
- layer
- circuit board
- cover film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本發明涉及電路板製作技術,尤其涉及一種多層電路板及其製作方法。
目前,許多多層電路板藉由金手指與其他電子器件相電性連接,通常金手指採用在形成線路後的電路板的複數導電端子表面化學鍍金或電鍍金的方式形成,如果金手指採用電鍍金的方式形成,則在此電路板上形成線路時需在與該複數導電端子末端(即靠近產品邊緣的一端)同時形成多條與導電端子電性連接的電鍍連線,所述電鍍連線用於與電鍍裝置相電連接,電鍍完成後藉由沖型切斷該電鍍連線,從而形成成品電路板。在將電路板的金手指端與其他電子器件進行多次插拔時,殘留在導電端子末端的電鍍連線的表面的鍍金層容易發生翹起剝離,從而使電路板的金手指端不能順利插拔以及影響金手指與其他電子器件的電性連接性能。
有鑒於此,有必要提供一種多層電路板的製作方法以及由此方法所得到的多層電路板,以防止金手指末端的鍍金層發生翹起剝離。
一種多層電路板的製作方法,包括步驟:提供電路基板,所述電
路基板包括位於所述電路基板相對兩側的第一銅箔層及第二銅箔層,所述電路基板包括用於形成導電端子的第二區域。在所述電路基板上形成複數導電通孔,所述導電通孔位於所述第二區域內且電性連接所述第一銅箔層及所述第二銅箔層。將所述第一銅箔層製作形成第一導電線路圖形,將所述第二銅箔層製作形成第二導電線路圖形,其中,所述第一導電線路圖形包括位於所述第二區域的複數導電端子,所述第二導電線路圖形包括位於所述第二區域的多條電鍍連接線,每個所述導電端子藉由一個所述導電通孔與一條所述電鍍連接線相電性連接。在所述第一導電線路圖形表面形成第一覆蓋膜層,及在所述第二導電線路圖形表面形成第二覆蓋膜層,所述第一覆蓋膜層開設有第一開口,所述複數導電端子暴露於所述第一開口。使所述電鍍連接線與電鍍裝置電連接,從而電鍍以在所述複數導電端子表面形成鍍金層。藉由雷射燒蝕的方式斷開各條所述電鍍連接線,以使各個導電通孔在所述第二導電線路圖形側相互絕緣,從而形成多層電路板。
一種多層電路板,所述電路板包括依次排列的第一覆蓋膜層、鍍金層、第一導電線路圖形、第二導電線路圖形及第二覆蓋膜層。所述電路板包括第二區域。所述第一導電線路圖形包括位於所述第二區域的複數導電端子。所述第二導電線路圖形包括位於所述第二區域內的多條電鍍連接線。所述多條電鍍連接線彼此均相間隔。所述電路板包括複數導電通孔,一個所述導電通孔電性連接一條所述電鍍連接線及一個所述導電端子。所述第一覆蓋膜層開設有貫通所述第一覆蓋膜層的第一開口,每個所述導電端子均從所述第一開口中暴露出來。所述第二覆蓋膜層開設有貫通所述第二覆蓋膜層的切口。所述多條電鍍連接線均延伸至所述切口的邊
緣。所述鍍金層形成於所述導電端子的表面。
一種多層電路板,所述電路板包括依次排列的第一覆蓋膜層、鍍金層、第一導電線路圖形、第二導電線路圖形及第二覆蓋膜層。所述電路板包括第二區域。所述第一導電線路圖形包括位於所述第二區域的複數導電端子。所述電路板包括複數導電通孔。一個所述導電通孔電性連接一個所述導電端子,各個導電通孔在所述第二導電線路圖形側相互絕緣。所述第一覆蓋膜層開設有貫通所述第一覆蓋膜層的第一開口,每個所述導電端子均從所述第一開口中暴露出來。所述第二覆蓋膜層開設有貫通所述第二覆蓋膜層的切口,所述切口位於所述第二區域,其中一個切口形成於一個所述導電通孔一側,其他所述複數切口均形成於相鄰兩個所述導電通孔之間。所述鍍金層形成於所述導電端子的表面。
本技術方案提供的多層電路板及其製作方法,藉由在導電端子相對的一側形成電鍍連線,並在電鍍後藉由雷射燒蝕切斷個電鍍連線,從而,在導電端子末端不會殘留電鍍連線,進而不會發生導電端子末端的電鍍連線表面的鍍金層翹起剝離的現象,從而使電路板的金手指能順利插拔以及提高影響金手指與其他電子器件的電性連接性能。
10‧‧‧電路基板
11‧‧‧第一銅箔層
12‧‧‧第二銅箔層
101‧‧‧第一區域
102‧‧‧第二區域
13‧‧‧絕緣層
14‧‧‧導電通孔
111‧‧‧第一導電線路圖形
121‧‧‧第二導電線路圖形
112‧‧‧第一導電線路
113‧‧‧導電端子
122‧‧‧第二導電線路
123‧‧‧電鍍連接線
124‧‧‧電鍍線
125‧‧‧銅墊
15‧‧‧第一覆蓋膜層
16‧‧‧第二覆蓋膜層
151‧‧‧第一開口
162‧‧‧第二開口
17‧‧‧鍍金層
161‧‧‧切口
18‧‧‧補強板
20‧‧‧多層電路板
圖1係本技術方案實施例提供的電路基板的剖面示意圖。
圖2係本技術方案實施例提供的在圖1中的電路基板上形成導電通孔後的剖面示意圖。
圖3係本技術方案實施例提供的將圖2中的形成導電通孔的電路基
板的銅箔層製作形成導電線路圖形後的俯視示意圖。
圖4係本技術方案實施例提供的將圖2中的形成導電通孔的電路基板的銅箔層製作形成導電線路圖形後的仰視示意圖。
圖5係本技術方案實施例提供的將圖2中的形成導電通孔的電路基板的銅箔層製作形成導電線路圖形後的剖面示意圖。
圖6係本技術方案實施例提供的將圖5的形成導電線路圖形後的電路基板的兩側形成覆蓋膜層後的剖面示意圖。
圖7係本技術方案實施例提供的將圖6中的形成覆蓋膜層後的電路基板的導電端子表面形成鍍金層後的剖面示意圖。
圖8係本技術方案實施例提供的將圖7中的形成鍍金層後的電路基板的電鍍連接線燒斷後的仰視示意圖。
圖9係本技術方案實施例提供的將圖7中的形成鍍金層後的電路基板的電鍍連接線燒斷後的剖面示意圖。
圖10係本技術方案實施例提供的另一種方式將圖7中的形成鍍金層後的電路基板的電鍍連接線燒斷後的仰視示意圖。
圖11係本技術方案實施例提供的將圖9中的燒斷電鍍連接線後的電路基板表面貼合補強板後的仰視示意圖。
圖12係本技術方案另一種方式將圖2中形成導電通孔的電路基板的銅箔層製作形成導電線路圖形後的仰視示意圖。
圖13係本技術方案另一種方式將圖2中形成導電通孔的電路基板的銅箔層製作形成導電線路圖形後的剖面示意圖。
圖14係本技術方案另一種方式將圖13中的電鍍連接線燒斷後的電路基板的仰視示意圖。
下面將結合附圖及實施例對本技術方案提供的多層電路板及其製作方法作進一步的詳細說明。
本技術方案實施例提供的多層電路板的製作方法包括以下步驟:
第一步,請參閱圖1,提供一個電路基板10,所述電路基板10包括第一銅箔層11、第二銅箔層12及位於第一銅箔層11和第二銅箔層12之間的至少一層絕緣層13,所述第一銅箔層11及第二銅箔層12分別位於所述電路基板10的最外兩側。
所述電路基板10包括第一區域101及第二區域102,所述第一區域101為後續佈線的區域,所述第二區域102為後續設置導電端子的區域,本實施例中,第一區域101和第二區域102相互連接。
所述電路基板10可以包括位於所述第一銅箔層11及第二銅箔層12之間的導電線路層及絕緣層,所述電路基板10的所述第一銅箔層11及第二銅箔層12之間也可以僅包含絕緣層而不包含導電線路層。本實施例中,以所述第一銅箔層11及第二銅箔層12之間僅包含一絕緣層13為例進行說明,也就係說,本實施例中,所述電路基板10為一雙面覆銅基板,所述絕緣層13的材料為柔性材料,例如聚醯亞胺(Polyimide,PI)、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate,PEN)等。
第二步,請參閱圖2,在所述電路基板10內形成複數第一導電通
孔14及複數第二導電通孔(圖未示)。
本實施例中,藉由機械鑽孔以及電鍍的方式在所述電路基板10上形成所述第一導電通孔14及第二導電通孔。其中,所述第一導電通孔14及第二導電通孔均電性連接所述第一銅箔層11及所述第二銅箔層12。所述第一導電通孔14形成於所述電路基板10的第二區域102內。所述第二導電通孔形成於所述電路基板10的第一區域101內。本實施例中,所述複數第一導電通孔14的連線大致在同一條直線上。
第三步,請參閱圖3-5,將所述第一銅箔層11及第二銅箔層12分別製作形成第一導電線路圖形111及第二導電線路圖形121。
本實施例中,藉由影像轉移工藝及蝕刻工藝製作形成所述第一導電線路圖形111及第二導電線路圖形121。
所述第一導電線路圖形111包括位於所述第一區域101內的多條第一導電線路112及位於所述第二區域102內的複數導電端子113,每個所述導電端子113均與一條所述第一導電線路112相電性連接。每個所述導電端子113的與所述第一導電線路112相電性連接的一端均電性連接一個所述第一導電通孔14。
所述第二導電線路圖形121包括位於所述第一區域101內的多條第二導電線路122,位於所述第二區域102內的多條電鍍連接線123及位於所述第二區域102內的一條電鍍線124。所述多條第二導電線路122與所述多條第一導電線路112藉由複數第二導電孔相電性連接。每條所述電鍍連接線123的一端均與一個所述第一導電通孔14相電性連接,從而每條所述電鍍連接線123均藉由所述第一
導電通孔14與一個所述導電端子113相電性連接。所述電鍍連接線123的另一端與所述電鍍線124相電性連接。所述電鍍線124用於與一電鍍裝置的電鍍治具(圖未示)相電性連接,以對所述電路基板10進行電鍍。所述電鍍線124的寬度大於所述多條電鍍連接線123的寬度。所述多條電鍍連接線123及一條電鍍線124均與所述多條第二導電線路122相間隔,也即,所述多條電鍍連接線123及一條電鍍線124均不與所述第二導電線路122相電性連接。本實施例中,所述多條電鍍連接線123交匯於所述電鍍線124的一端,所述多條電鍍連接線123的交匯處形成一銅墊125,所述電鍍線124與所述銅墊125電性連接。
第四步,請參閱圖6,在所述第一導電線路圖形111表面形成第一覆蓋膜層15,及在所述第二導電線路圖形121表面形成第二覆蓋膜層16。
所述第一覆蓋膜層15開設有貫通所述第一覆蓋膜層15的第一開口151,所述第一開口151使所述複數導電端子113均從所述第一開口151中暴露出來即可。所述第二覆蓋膜層16開設有貫通所述第二覆蓋膜層16的第二開口162,所述第二開口162將所述電鍍線124暴露出來,以使所述電鍍線124能夠與電鍍裝置的電鍍治具進行電性連接。
當然,所述第二開口162也可以僅將部分所述電鍍線124暴露出來;所述第一覆蓋膜層15及所述第二覆蓋膜層16還可以形成有其他的開口,以使相應位置的銅箔暴露出來,用以貼裝零件。
第五步,請參閱圖7,電鍍從而在所述複數導電端子113表面形成一鍍金層17。
具體地,將形成覆蓋膜層後的電路基板10置於電鍍金液中,並將所述電鍍線124與電鍍裝置的電鍍治具相電性連接,因所述電鍍線124藉由所述第一導電通孔14與所述導電端子113相電性連接,故,通電後,即可在暴露於電鍍金液中的各個導電端子113的表面形成鍍金層17。表面形成鍍金層17的導電端子113即為通常所說的金手指。
第六步,請一併參閱圖8-9,藉由雷射燒蝕的方式斷開各條所述電鍍連接線123,以使各個第一導電通孔14在所述第二導電線路圖形121側相互絕緣。
本實施例中,因所述多條電鍍連接線123交匯處形成所述銅墊125,故,雷射去除所述銅墊125即可斷開各條所述電鍍連接線123,為防止各條所述電鍍連接線123距離太近而形成連線,故同時去除與所述銅墊125相連的一段電鍍連接線123,從而使各條所述電鍍連接線123及所述電鍍線124均相互間隔,從而使各個導電通孔14在所述第二導電線路圖形121側相互絕緣。
其中,燒蝕的方向為自所述第二覆蓋膜層16向所述絕緣層13的方向進行雷射燒蝕,從而去除所述銅墊125及與所述銅墊125相連的一段電鍍連接線123,並同時在所述第二覆蓋膜層16形成貫通所述第二覆蓋膜層16的切口161。所述切口161的位置與去除部分的電鍍連接線123位置大致相對應,因雷射能量在切割深度方向逐漸減弱,切割範圍逐漸縮小,故,所述切口161的尺寸大於去除部分的電鍍連接線123的尺寸。
當然,請參閱圖10,還可以在各個第一導電通孔14與該銅墊125之間的位置燒斷各條所述電鍍連接線123。
第七步,請一併參閱圖11,在所述第二覆蓋膜層16的表面的與所述第二區域102對應的位置貼合補強板18,從而形成多層電路板20。
所述補強板18用於增強所述第二區域102處的多層電路板20的強度,使所述多層電路板20的導電端子113在與插拔件配合時,所述多層電路板20不容易發生彎折。其中,因所述第二覆蓋膜層16與所述第二區域102對應的位置形成有切口161及第二開口162,為防止多層電路板20在所述切口161及第二開口162位置強度變差,還使所述補強板18完全覆蓋所述切口161及第二開口162。
所述多層電路板20包括依次相貼的第一覆蓋膜層15、鍍金層17、第一導電線路圖形111、絕緣層13、第二導電線路圖形121、第二覆蓋膜層16及補強板18。所述多層電路板20包括第一區域101及第二區域102。所述第一導電線路圖形111包括位於所述第一區域101的多條第一導電線路112及位於所述第二區域102的複數導電端子113,每個所述導電端子113均與一條所述第一導電線路112相電性連接。所述第二導電線路圖形121包括位於所述第一區域101內的多條第二導電線路122、位於第二區域102內的多條電鍍連接線123及位於第二區域102內的一條電鍍線124。所述電鍍線124的寬度大於所述電鍍連接線123的寬度。所述多條電鍍連接線123與一條電鍍線124彼此均相間隔,且所述多條電鍍連接線123及一條電鍍線124均與所述多條第二導電線路122相間隔。所述多層電路板20包括複數第一導電通孔14及至少一個第二導電通孔(圖未示),一個所述第一導電通孔14電性連接一條所述電鍍連接線123及一個所述導電端子113,所述第二導電孔電性連接所述多
條第二導電線路122與所述多條第一導電線路112。所述第一覆蓋膜層15開設有貫通所述第一覆蓋膜層15的第一開口151,所述導電端子113均從所述第一開口151中暴露出來。所述第二覆蓋膜層16開設有貫通所述第二覆蓋膜層16的第二開口162及切口161,所述第二開口162將所述電鍍線124暴露出來,所述多條電鍍連接線123均延伸至所述切口161的邊緣,本實施例中,所述電鍍線124也延伸至所述切口161的邊緣。所述鍍金層17形成於所述導電端子113的表面。所述補強板18形成於所述第二區域102的所述第二覆蓋膜層16的表面,且覆蓋所述切口161及第二開口162。
當然,請參閱圖12-13,第三步中,也可以多條電鍍連接線123的其中一條一端與所述電鍍線124相電性連接,另一端與一個所述第一導電通孔14相連,其他的多條電鍍連接線123分別電性連接於相鄰的兩個所述第一導電通孔14之間。此時,請參與圖14,在第六步中,沿所述多條電鍍連接線123的連線方向將各個電鍍連接線123全部燒蝕去除,從而同時在所述第二覆蓋膜層16形成貫通所述第二覆蓋膜層16的複數切口161,其中一個切口161形成於一個所述第一導電通孔一側,其他所述複數切口161均形成於相鄰兩個所述第一導電通孔14之間,從而,第七步中形成的所述多層電路板20中,在與所述第二區域102相對應的區域內不包括電鍍連接線123而僅包括一段電鍍線124。所述電鍍線124延伸至一個所述切口161的邊緣並與所述第一導電通孔14相間隔。當然,也可以僅燒斷每條電鍍連接線123,使各個第一導電通孔14在所述第二導電線路圖形121側相互絕緣。
相較於在導電端子113一端引出電鍍線並在電鍍後沖型切斷電鍍
線,從而殘留在導電端子末端的電鍍導線的表面的鍍金層容易發生翹起剝離,本技術方案提供的多層電路板及其製作方法,藉由在導電端子113相對的一側形成電鍍連線及電鍍線,並在電鍍後藉由雷射燒蝕切斷個電鍍連線,從而在導電端子末端不會殘留電鍍連線,進而不會發生導電端子末端的電鍍連線表面的鍍金層翹起剝離的現象,從而使電路板的金手指能順利插拔以及提高金手指與其他電子器件的電性連接性能。
惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之請求項。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下請求項內。
101‧‧‧第一區域
102‧‧‧第二區域
13‧‧‧絕緣層
14‧‧‧導電通孔
121‧‧‧第二導電線路圖形
113‧‧‧導電端子
162‧‧‧第二開口
17‧‧‧鍍金層
161‧‧‧切口
18‧‧‧補強板
20‧‧‧多層電路板
Claims (9)
- 一種多層電路板的製作方法,包括步驟:提供電路基板,所述電路基板包括位於所述電路基板相對兩側的第一銅箔層及第二銅箔層,所述電路基板包括用於形成導電端子的第二區域;在所述電路基板上形成複數導電通孔,所述導電通孔位於所述第二區域內且電性連接所述第一銅箔層及所述第二銅箔層;將所述第一銅箔層製作形成第一導電線路圖形,將所述第二銅箔層製作形成第二導電線路圖形,其中,所述第一導電線路圖形包括位於所述第二區域的複數導電端子,所述第二導電線路圖形包括位於所述第二區域的多條電鍍連接線及一條電鍍線,所述多條電鍍連接線交匯於所述電鍍線的一端,所述多條電鍍連接線的交匯處形成一銅墊,每個所述導電端子藉由一個所述導電通孔與一條所述電鍍連接線相電性連接;在所述第一導電線路圖形表面形成第一覆蓋膜層,及在所述第二導電線路圖形表面形成第二覆蓋膜層,所述第一覆蓋膜層開設有第一開口,所述複數導電端子暴露於所述第一開口;使所述電鍍連接線與電鍍裝置電連接,從而電鍍以在所述複數導電端子表面形成鍍金層;以及藉由雷射燒蝕的方式去除所述銅墊從而斷開各條所述電鍍連接線,以使各個導電通孔在所述第二導電線路圖形側相互絕緣,從而形成多層電路板。
- 如請求項第1項所述的多層電路板的製作方法,其中,藉由雷射燒蝕的方式燒斷各條所述電鍍連接線時,還在所述第二覆蓋膜層形成切口,所述切口的位置與所述各條所述電鍍連接線被雷射燒蝕掉的部分的位置相對 應,所述切口的尺寸大於所述各條所述電鍍連接線的被雷射燒蝕掉的部分的尺寸。
- 如請求項第2項所述的多層電路板的製作方法,其中,藉由雷射燒蝕的方式斷開各條所述電鍍連接線及在所述第二覆蓋膜層形成切口後,在所述第二區域的所述第二覆蓋膜層的表面貼合一補強板,並使所述補強板覆蓋所述切口。
- 一種多層電路板的製作方法,包括步驟:提供電路基板,所述電路基板包括位於所述電路基板相對兩側的第一銅箔層及第二銅箔層,所述電路基板包括用於形成導電端子的第二區域;在所述電路基板上形成複數導電通孔,所述導電通孔位於所述第二區域內且電性連接所述第一銅箔層及所述第二銅箔層;將所述第一銅箔層製作形成第一導電線路圖形,將所述第二銅箔層製作形成第二導電線路圖形,其中,所述第一導電線路圖形包括位於所述第二區域的複數導電端子,所述第二導電線路圖形包括位於所述第二區域的多條電鍍連接線及一條電鍍線,所述多條電鍍連接線中其中一條一端與一個所述導電通孔相電性連接,另一端與所述電鍍線相電性連接,其他的所述多條電鍍連接線分別電性連接於相鄰的兩個所述導電通孔之間,每個所述導電端子藉由一個所述導電通孔與一條所述電鍍連接線相電性連接;在所述第一導電線路圖形表面形成第一覆蓋膜層,及在所述第二導電線路圖形表面形成第二覆蓋膜層,所述第一覆蓋膜層開設有第一開口,所述複數導電端子暴露於所述第一開口;使所述電鍍連接線與電鍍裝置電連接,從而電鍍以在所述複數導電端子表面形成鍍金層;以及藉由雷射燒蝕的方式去除所有所述電鍍連接線,以使各個導電通孔在所 述第二導電線路圖形側相互絕緣,從而形成多層電路板。
- 如請求項第1項所述的多層電路板的製作方法,其中,所述電路基板還包括與所述第二區域相連的第一區域,所述第一導電線路圖形還包括位於所述第一區域內的多條第一導電線路,每個所述導電端子均與一條所述第一導電線路相電性連接;所述第二導電線路圖形還包括位於所述第一區域內的多條第二導電線路,所述第二導電線路與所述電鍍連接線相間隔。
- 如請求項第5項所述的多層電路板的製作方法,其中,每個所述導電端子與所述第一導電線路相電性連接的一端與所述導電通孔相電性連接。
- 一種多層電路板,所述電路板包括依次排列的第一覆蓋膜層、鍍金層、第一導電線路圖形、第二導電線路圖形及第二覆蓋膜層,所述電路板包括第二區域,所述第一導電線路圖形包括位於所述第二區域的複數導電端子,所述電路板包括複數導電通孔,一個所述導電通孔電性連接一個所述導電端子,各個導電通孔在所述第二導電線路圖形側相互絕緣,所述第一覆蓋膜層開設有貫通所述第一覆蓋膜層的第一開口,每個所述導電端子均從所述第一開口中暴露出來,所述第二覆蓋膜層開設有貫通所述第二覆蓋膜層的複數切口,所述切口位於所述第二區域,其中一個切口形成於一個所述導電通孔一側,其他所述複數切口均形成於相鄰兩個所述導電通孔之間,所述鍍金層形成於所述導電端子的表面。
- 如請求項第7項所述的多層電路板,其中,所述多層電路板還包括補強板,所述補強板形成於所述第二區域的所述第二覆蓋膜層的表面,且覆蓋所述切口。
- 如請求項第7項所述的多層電路板,其中,所述第二導電線路圖形還包括位於所述第二區域內的電鍍線,所述電鍍線與所述複數導電通孔相互間隔,所述電鍍線延伸至所述切口的邊緣。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310368435.7A CN104427789B (zh) | 2013-08-22 | 2013-08-22 | 多层电路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201509264A TW201509264A (zh) | 2015-03-01 |
TWI492691B true TWI492691B (zh) | 2015-07-11 |
Family
ID=52975393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102131933A TWI492691B (zh) | 2013-08-22 | 2013-09-05 | 多層電路板及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104427789B (zh) |
TW (1) | TWI492691B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104768321A (zh) * | 2015-03-19 | 2015-07-08 | 上海和辉光电有限公司 | 挠性印刷线路板结构及其电镀引线方法 |
KR102464321B1 (ko) * | 2015-07-15 | 2022-11-08 | 엘지이노텍 주식회사 | 카메라 모듈 |
CN112218437B (zh) * | 2020-10-19 | 2022-06-03 | 西安空间无线电技术研究所 | 一种薄膜电路图形电镀连线的去除方法 |
JPWO2022114078A1 (zh) * | 2020-11-27 | 2022-06-02 | ||
CN112629402B (zh) * | 2020-12-31 | 2022-08-23 | 厦门市诺盛测控技术有限公司 | 一种焊点镀膜的应变计制备方法及其制备模版 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102427682A (zh) * | 2011-12-05 | 2012-04-25 | 深圳市五株电路板有限公司 | 金手指电路板制作方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6632343B1 (en) * | 2000-08-30 | 2003-10-14 | Micron Technology, Inc. | Method and apparatus for electrolytic plating of surface metals |
TW479334B (en) * | 2001-03-06 | 2002-03-11 | Siliconware Precision Industries Co Ltd | Electroplated circuit process in the ball grid array chip package structure |
TWI237534B (en) * | 2004-05-07 | 2005-08-01 | Advanced Semiconductor Eng | Fabrication method of a printed circuit board |
TWI246380B (en) * | 2004-06-11 | 2005-12-21 | Advanced Semiconductor Eng | Fabrication method of a printed circuit board |
JP2007059693A (ja) * | 2005-08-25 | 2007-03-08 | Toshiba Corp | 半導体メモリカードおよび半導体メモリカードの製造方法 |
JP2009170561A (ja) * | 2008-01-15 | 2009-07-30 | Panasonic Corp | 配線基板およびその製造方法 |
CN100574569C (zh) * | 2008-07-08 | 2009-12-23 | 深圳崇达多层线路板有限公司 | 一种具有长短金手指电路板的生产方法 |
JP2011086681A (ja) * | 2009-10-13 | 2011-04-28 | Aica Kogyo Co Ltd | プリント基板の製造方法 |
CN102045960B (zh) * | 2010-12-28 | 2012-09-05 | 深南电路有限公司 | 等长金手指的镀金方法 |
CN102045961B (zh) * | 2010-12-28 | 2012-07-18 | 深南电路有限公司 | 等长金手指的镀金方法 |
CN102762040A (zh) * | 2012-07-20 | 2012-10-31 | 杭州华三通信技术有限公司 | 用于在pcb形成金手指的方法及pcb的加工方法 |
-
2013
- 2013-08-22 CN CN201310368435.7A patent/CN104427789B/zh active Active
- 2013-09-05 TW TW102131933A patent/TWI492691B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102427682A (zh) * | 2011-12-05 | 2012-04-25 | 深圳市五株电路板有限公司 | 金手指电路板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201509264A (zh) | 2015-03-01 |
CN104427789A (zh) | 2015-03-18 |
CN104427789B (zh) | 2017-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI492691B (zh) | 多層電路板及其製作方法 | |
TWI531288B (zh) | 具有金手指的柔性電路板及其製作方法 | |
TW201206276A (en) | Improved backdrilling of multilayer printed circuit boards | |
CN109769344B (zh) | 电路板及该电路板的制造方法 | |
US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
TWI606765B (zh) | 電路板及其製作方法 | |
TW200412205A (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
JP2012198189A (ja) | 電子部品検査装置用配線基板 | |
US10772220B2 (en) | Dummy core restrict resin process and structure | |
CN107645855B (zh) | 无导线电镀电路板及其制作方法 | |
TWI334325B (zh) | ||
CN106358369B (zh) | 电路板及其制作方法 | |
US20080308302A1 (en) | Printed circuit board with anti-oxidation layer | |
JP2017175085A (ja) | 両面配線フレキシブル基板 | |
KR20110074012A (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
CN108738240A (zh) | 柔性电路板及其制备方法 | |
TWI462660B (zh) | 電路板及其製作方法 | |
CN109757037A (zh) | 高密度电路板及其制作方法 | |
US20120279774A1 (en) | Circuit board | |
US20120234580A1 (en) | Circuit board | |
KR20210156005A (ko) | 연성인쇄회로기판의 제조 방법 | |
KR20150136914A (ko) | 인쇄회로기판의 제조방법 | |
KR20140055700A (ko) | 인쇄회로기판 및 그 제조방법 | |
TW201422080A (zh) | 電路板及其製作方法 | |
JP2018060925A (ja) | 配線基板およびその製造方法 |