TWI492521B - 放大電路以及其校正方法 - Google Patents

放大電路以及其校正方法 Download PDF

Info

Publication number
TWI492521B
TWI492521B TW101132120A TW101132120A TWI492521B TW I492521 B TWI492521 B TW I492521B TW 101132120 A TW101132120 A TW 101132120A TW 101132120 A TW101132120 A TW 101132120A TW I492521 B TWI492521 B TW I492521B
Authority
TW
Taiwan
Prior art keywords
signal
correction
voltage offset
polarity
detected
Prior art date
Application number
TW101132120A
Other languages
English (en)
Other versions
TW201332282A (zh
Inventor
Kuo Hsin Chen
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201332282A publication Critical patent/TW201332282A/zh
Application granted granted Critical
Publication of TWI492521B publication Critical patent/TWI492521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

放大電路以及其校正方法
本發明係有關於一種放大電路，特別是有關於一種具有校正操作以減少輸出電壓偏移之切換放大電路及其校正方法。
當一零直流(DC)電壓提供至放大器之輸入端時，在放大器之輸出端上出現的非零直流電壓偏移，定義為直流電壓偏移。換句話說，直流電壓偏移是發生在放大器上。一般而言，大多數的類比放大器，例如線性放大器以及切換放大器，可能會遭遇到直流電壓偏移的問題。在一系統內具有直流電壓偏移之放大器會在系統的操作上造成一些不利的影響。舉例來說，在一音頻系統中，假使放大器具有直流電壓偏移，當音頻系統改變其操作狀態時，例如進入或離開靜音狀態，直流電壓偏移會引起音頻系統揚聲器(speaker)傳送出可被查覺且不悅耳的卡嗒聲/砰聲等噪音，這降低了音頻系統之聲音品質。
因此，期望提供一種放大電路，其可降低發生在放大系統中的直流電壓偏移。
本發明提供一種放大電路，其包括一信號處理器、一信號緣偵測器、以及一校正控制器。信號處理器分別將一第一輸入信號以及一第二輸入信號之振幅資訊轉換至時間 域以提供一第一輸出信號以及一第二輸出信號。信號緣偵測器自第一輸出信號以及第二輸出信號之時間關係偵測一電壓偏移的極性。校正控制器根據被偵測之極性的改變來補償電壓偏移。
本發明又提供一種放大電路，其包括一處理模組、一數位處理電路鏈、一前級電路、一信號處理器、以及一信號緣偵測器。處理模組產生一第一數位信號以及一第二數位信號。數位處理電路鏈分別根據第一數位信號以及第二數位信號來產生一第一前端信號以及一第二前端信號。前級電路分別根據第一前端信號以及第二前端信號來產生處於電壓域之一第一輸入信號以及一第二輸入信號。信號處理器分別將第一輸入信號以及第二輸入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號。信號緣偵測器自第一輸出信號以及第二輸出信號之時間關係偵測一電壓偏移的極性。處理模組根據被偵測之極性的改變來補償電壓偏移。
本發明提供一種用於放大電路之校正方法。此校正方法包括以下步驟：分別將一第一輸入信號以及一第二輸入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號；自第一輸出信號以及第二輸出信號之時間關係偵測一電壓偏移的極性；以及根據被偵測之極性的改變來補償電壓偏移。
本發明又提供一種用於放大電路之校正方法。此校正方法包括以下步驟：產生一第一數位信號以及一第二數位信號：分別根據第一數位信號以及第二數位信號來產生一 第一前端信號以及一第二前端信號；分別根據第一前端信號以及第二前端信號來產生處於電壓域之一第一輸入信號以及一第二輸入信號；分別將第一輸入信號以及第二輸入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號；自第一輸出信號以及第二輸出信號之時間關係偵測一電壓偏移的極性；以及根據被偵測之極性的改變來補償電壓偏移。
以上所述放大電路及其校正方法可於閉迴路準確校正電壓偏移。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖係根據本發明一實施例之放大電路之示意圖。參閱第1圖，放大電路1在校正模式下可執行電壓偏移校正操作，且包括前級電路10、信號處理器11、輸出級電路12、信號緣偵測器13、校正控制器14、以及回授單元15。在此實施例中，信號處理器11、輸出級電路12、信號緣偵測器13、校正控制器14、以及回授單元15形成切換放大器。前級電路10接收來自校正控制器14之校正信號S14，且產生處於電壓域之輸入信號S10P與S10N。信號處理器11由輸入端IN11P與IN11N來分別接收輸入信號S10P與S10N，且對輸入信號S10P與S10N執行處理操作。根據此處理操作，信號處理器11將輸入信號S10P與S10N之振 幅資訊轉換至時間域，以分別根據輸入信號S10P與S10N而於輸出端OUT11P與OUT11N提供中間信號S11P與S11N。在此實施例中，中間信號S11P與S11N作為輸出信號，以用於信號緣偵測器13之信號緣偵測操作。此外，信號處理器11更提供中間信號S11P與S11N至輸出級電路12。輸出級電路12分別根據中間信號S11P與S11N而於放大電路1之輸出端OUTP與OUTN上產生放大信號S12P與S12N。在此實施例中，輸出級電路12係以緩衝器或放大器來實現。此外，校正控制器14包括用於電壓偏移校正之控制單元140以及數位類比轉換器(digital-analog converter，DAC)141。
參閱第1圖，回授單元15包括緩衝器150P與150N、開關151P與151N、以及電阻器152P與152N。緩衝器150P之輸入端耦接信號處理器11之輸出端OUT11P，而其輸出端耦接節點N150。電阻器152P耦接於節點N150與信號處理器11之輸入端IN11P之間。緩衝器150N之輸入端耦接信號處理器11之輸出端OUT11N，而其輸出端耦接節點N151。電阻器152N耦接於節點N151與信號處理器11之輸入端IN11N之間。因此，信號處理器11、回授單元15之緩衝器150P與510N、以及回授單元15之電阻器152P與152N形成一內部閉迴路。
參閱第1圖，開關151P耦接於放大電路1之輸出端OUTP與節點N150之間，而開關151N耦接於放大電路1之輸出端OUTN與節點N151之間。開關151P與151N係由來自校正控制器14之控制單元140的切換信號S142所 控制。當開關151P與151N根據切換信號S142而導通時，信號處理器11、輸出級電路12、回授單元15之導通開關151P與151N、以及回授單元15之電阻器152P與152N形成一外部閉迴路。
第2A圖係根據本發明實施例用以減少電壓偏移之校正方法的流程圖。第2B圖係第2A圖之校正方法的時序圖。參閱第1~2B圖，在電壓偏移校正操作(校正模式)開始之前，開關151P與151N根據切換信號S142而關閉，且外部閉迴路因而斷開。藉此，內部閉迴路之操作被致能(步驟S20)。在第2B圖中，參考符號20表示內部閉迴路之操作，且參考符號20之高位準係指示內部閉迴路之操作被致能。接著，電壓偏移校正操作開始，即是放大電路1進入校正模式(步驟S21)。因此，在校正模式下，校正控制器14重新配置放大電路1以運作在內部閉迴路。在電壓偏移校正操作期間，信號緣偵測器13偵測中間信號S11P與S11N每一者之上升緣與下降緣中的至少一者，以偵測在時間關係上中間信號S11P與S11N間電壓偏移的極性，並產生一偵測信號S130。控制單元140接收偵測信號S130，且根據偵測信號S130來判斷被偵測之電壓偏移的極性(步驟S22)。根據第3A圖，當中間信號S11P之上升緣領先中間信號S11N之上升緣時，偵測信號S130具有正脈波。根據具有正脈波之偵測信號S130，控制單元140判斷出在中間信號S11P與S11N之間的電壓偏移已發生，被偵測之電壓偏移的極性為正極性。根據第3B圖，當中間信號S11P之上升緣落後中間信號S11N之上升緣時，偵測信 號S130具有負脈波。根據具有負脈波之偵測信號S130，控制單元140判斷出在中間信號S11P與S11N之間的電壓偏移已發生，且被判斷之電壓偏移的極性為負極性。
控制單元140根據判斷結果產生一數位信號S140。數位類比轉換器141接收數位信號S140，且將數位信號S140轉換為類比型態之校正信號S14。數位信號S140指示校正信號S14之值的變化量。在控制單元140判斷出被偵測之電壓偏移的極性後，控制單元140改變數位信號S140之值。因此，校正信號S14之值隨著數位信號S140之改變而變化(步驟S23)。在此實施例中，前級電路10接著根據改變之校正信號S14來調整輸入信號S10P與S10N，以改變中間信號S11P與S11N之間被偵測之電壓偏移的極性。
在此實施例中，校正控制器14產生校正信號S14，以根據被偵測之極性的改變並透過前級電路10來補償電壓偏移。當控制單元140判斷出介於中間信號S11P與S11N間之電壓偏移具有正極性時，前級電路10根據改變之校正信號S14來產生彼此之間發生負極性電壓偏移之輸入信號S10P與S10N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性改變。相反地，當控制單元140判斷出介於中間信號S11P與S11N間之電壓偏移具有負極性時，前級電路10根據改變之校正信號S14來產生彼此之間發生正極性電壓偏移之輸入信號S10P與S10N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性改變。在輸入信號S10P與S10N之調整期間，控制單元140根據偵測信號S130來判斷被偵測之電壓偏移的極性是否改變(S24)。 被偵測之電壓偏移的極性是否改變係根據極性之符號來判斷。例如，極性由負(-)改變為正(+)或由正改變為負。在第2B圖中，參考符號21表示被偵測之電壓偏移的極性判斷，D與DB則表示判斷結果。參考符號22則表示電壓偏移。在電壓偏移校正操作期間，電壓偏移越來越小。當控制單元140判斷出被偵測之極性改變時，判斷結果由D改變為DB或由DB改變為D。在此時，電壓偏移最小，甚至是被消除。在步驟S24中，當控制單元140根據偵測信號S130而判斷出被偵測之電壓偏移的極性沒有改變時，此方法則回到步驟S23。前級電路10持續地根據校正信號S14來調整輸入信號S10P與S10N。當控制單元140根據偵測信號S130而判斷出被偵測之電壓偏移的極性改變時，電壓偏移校正操作完成，且校正控制器14結束補償電壓偏移(S25)。在電壓偏移校正操作之後，放大電路1切換為一般模式以執行一般操作(步驟S26)。
在另一實施例中，當於步驟S24中控制單元140根據偵測信號S130而判斷出被偵測之電壓偏移的極性改變時，校正控制器140可藉由細微地調整校正信號S14之值來持續地補償電壓偏移，直到被偵測之電壓偏移的極性再次改變。接著，校正控制器140可藉由細微地調整校正信號S14之值來持續地補償電壓偏移。透過多次細微地調整校正信號S14之值，可更完全地補償電壓偏移。
在此實施例中，在步驟S26之前，於電壓偏移校正操作期間所獲得之數位信號S140的值可儲存在校正控制器14內的暫存器。因此，當放大電路1再次開啟或致能時， 可不需再次執行上述的信號緣偵測程序。儲存在暫存器內之數位信號S140之值可使用來控制數位類比轉換器140，以改變校正信號S14之值。
在此實施例中，在電壓偏移校正操作期間，控制單元140產生控制信號S141。信號處理器11根據控制信號S141來停止提供中間信號S11P與S11N至輸出級電路12，藉此避免配置在輸出級電路12之後的後端裝置執行不正常的操作。
在此實施例中，前級電路10為一增益級電路。例如，前級電路10包括類比緩衝器以及可變增益放大器中至少一者。當前級電路10包括可變增益放大器時，此可變增益放大器接收校正信號S14。可變增益放大器之轉導係數(transconductance parameter)根據校正信號S14的改變而調整。根據此調整，在輸入信號S10P與S10N之間具有電壓偏移，且在輸入信號S10P與S10N之間的電壓偏移之極性相反於由控制單元140所判斷出介於中間信號S11P與S11N間被偵測之電壓偏移的極性。
在一些實施例中，不具有內部閉迴路。參閱第1與4圖，相同之參考符號表示相同之元件。放大電路4包括回授單元40，其取代第1圖之回授單元15。回授單元40包括電阻器40P與40N。電阻器40P耦接於放大電路4之輸出端OUTP與信號處理器11之輸入端IN11P之間，而電阻器40N耦接於放大電路4之輸出端OUTN與信號處理器11之輸入端IN11N之間。因此，不具有由信號處理器11與回授單元40所形成之內部閉迴路。在此例子中，輸出級電 路12與信號緣偵測器13都耦接信號處理器11之輸出端OUT11P與OUT11N，以接收中間信號S11P與S11N。藉此，信號處理器11、輸出級電路12、以及回授單元40之電阻器40P與40N形成外部閉迴路。此外，放大電路4更包括校正控制器41，其取代第1圖之校正控制器14。校正控制器41包括取代第1圖之控制單元140之控制單元410，且更包括第1圖之數位類比轉換器141。第1圖之控制單元140與第4圖之控制單元410間的差異在於，控制單元410僅產生數位信號S140而沒有產生控制信號S141與切換信號S142。參閱第4圖，由於回授單元40不包括第1圖之閉關151P與151N，因此，控制單元410可不產生切換信號S142，且在電壓偏移校正操作(校正模式)期間內外部閉迴路不會被控制單元410所斷開。此外，由於不具有關於電壓偏移校正操之內部閉迴路而電壓偏移校正操作係透過外部閉迴路所執行，因此信號處理器11必須提供中間信號S11P與S11N至輸出級電路12。因此，控制單元410可不產生用來控制信號處理器11停止提供中間信號S11P與S11N至輸出級電路12的控制信號S141。
在一些其他實施例中，如第5圖所示，放大信號S12P與S12N作為輸出信號，以用於信號緣偵測器13之信號緣偵測操作。參閱第4與5圖，相同之參考符號表示相同之元件。放大電路5包括信號緣偵測器50，其取代第4圖之信號緣偵測器13。信號緣偵測器50用來偵測放大信號S12P與S12N每一者之上升緣與下降緣中的至少一者，以偵測在時間關係上中間信號S11P與S11N間電壓偏移的極性， 並根據關於放大信號S12P與S12N的偵測結果來產生一偵測信號S50。即是，信號緣偵測器50擷取出產生在輸出級電路12之後的放大信號S12P與S12N的時間關係以產生偵測信號S50。校正控制器41接收偵測信號S50以進行電壓偏移校正。
第6圖系根據本發明另一實施例之放大電路之示意圖。參閱第1與6圖，相同之參考符號表示相同之元件。如第6圖所示，放大電路6包括校正控制器60，其取代第1圖之校正控制器14。第1圖之校正控制器14與第6圖之校正控制器60間的差異在於，校正控制器60之數位類比轉換器141所產生之校正信號S14係提供至信號處理器11而不是提供至前級電路10。如上所述，當校正控制器60根據來自信號緣偵測器13之偵測信號S130而判斷出中間信號S11P與S11N間的電壓偏移已發生時，校正控制器60改變校正信號S140之值。信號處理器11接收校正信號S14，且接著根據改變之校正信號S14來調整中間信號S11P與S11N，以改變中間信號S11P與S11N間被偵測之電壓偏移的極性。在此實施例中，校正控制器60產生校正信號S14，以透過信號處理器11來補償電壓偏移已改變被偵測之極性。當校正控制器60判斷出介於中間信號S11P與S11N間之電壓偏移具有正極性時，信號處理器11根據改變之校正信號S14來調整中間信號S11P與S11N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性變為負極性。相反地，當校正控制器60判斷出介於中間信號S11P與S11N間之電壓偏移具有負極性時，信號處理器11根據 改變之校正信號S14來調整中間信號S11P與S11N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性變為正極性。
在一些實施例中，可不具有內部閉迴路。參閱第6與7圖，相同之參考符號表示相同之元件。放大電路7包括回授單元70，其取代第6圖之回授單元15。回授單元70包括電阻器70P與70N。電阻器70P耦接於放大電路7之輸出端OUTP與信號處理器11之輸入端IN11P之間，而電阻器70N耦接於放大電路7之輸出端OUTN與信號處理器11之輸入端IN11N之間。因此，不具有由信號處理器11與回授單元70所形成之內部閉迴路。在此例子中，輸出級電路12與信號緣偵測器13都耦接信號處理器11之輸出端OUT11P與OUT11N，以接收中間信號S11P與S11N。藉此，信號處理器11、輸出級電路12、以及回授單元70之電阻器70P與70N形成外部閉迴路。此外，放大電路7更包括校正控制器71，其取代第6圖之校正控制器60。校正控制器71包括取代第6圖之控制單元140之控制單元710，且更包括第6圖之數位類比轉換器141。第6圖之控制單元140與第7圖之控制單元710間的差異在於，控制單元710僅產生數位信號S140而沒有產生控制信號S141與切換信號S142。參閱第7圖，由於回授單元70不包括第6圖之開關151P與151N，因此，控制單元710可不產生切換信號S142，且在電壓偏移校正操作(校正模式)期間內外部閉迴路不會被控制單元710所斷開。此外，由於不具有關於電壓偏移校正操之內部閉迴路而電壓偏移校正 操作係透過外部閉迴路所執行，因此信號處理器11必須提供中間信號S11P與S11N至輸出級電路12。因此，控制單元710可不產生用來控制信號處理器11停止提供中間信號S11P與S11N至輸出級電路12的控制信號S141。
在一些其他實施例中，如第8圖所示，放大信號S12P與S12N作為輸出信號，以用於信號緣偵測器13之信號緣偵測操作。參閱第7與8圖，相同之參考符號表示相同之元件。放大電路8包括信號緣偵測器80，其取代第7圖之信號緣偵測器13。信號緣偵測器80用來偵測放大信號S12P與S12N每一者之上升緣與下降緣中的至少一者，以偵測在時間關係上中間信號S11P與S11N間電壓偏移的極性，並根據關於放大信號S12P與S12N的偵測結果來產生一偵測信號S80。即是，信號緣偵測器80擷取出產生在輸出級電路12之後的放大信號S12P與S12N的時間關係，以產生偵測信號S80。校正控制器71接收偵測信號S50以進行電壓偏移校正。
第9圖係根據本發明又一實施例之放大電路之示意圖。參閱第1與9圖，相同之元件以相同之參考符號來標示。第1與9圖之實施例間的差異在於，在第9圖中，放大電路9更包括數位處理電路鏈(digital processing chain)90。此外，放大電路9包括校正控制器91，其取代第1圖之校正控制器14。由於數位處理電路鏈90處理數位信號，因此校正控制器71不需要數位類比轉換器以將數位信號S140轉換為類比型態。因此，在第9圖之實施例中，校正控制器91不包括第1圖之數位類比轉換器141。在此 例子中，來自控制單元140之數位信號S140作為一校正信號，且數位處理電路鏈90接收此校正信號。數位處理電路鏈90產生前端信號S90P與S90N給前級電路10。前級電路10接收前端信號S90P與S90N，且分別根據前端信號S90P與S90N來產生輸入信號S10P與S10N。當校正控制器91根據來自信號緣偵測器13之偵測信號S130而判斷出在中間信號S11P與S11N之間的電壓偏移已發生。校正控制器91改變校正信號S140。數位處理電路鏈90接收校正信號S140，且接著根據改變之校正信號S140來調整前端信號S90P與S90N，以改變介於中間信號S11P與S11N間被偵測之電壓偏移的極性。在此實施例中，校正控制器91產生校正信號S140，以透過數位處理電路鏈90來補償電壓偏移已改變被偵測之極性。當校正控制器91判斷出介於中間信號S11P與S11N間之電壓偏移具有正極性時，數位處理電路鏈90根據改變之校正信號S140來產生彼此之間發生負極性電壓偏移之前端信號S90P與S90N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性改變。當校正控制器91判斷出介於中間信號S11P與S11N間之電壓偏移具有負極性時，數位處理電路鏈90根據改變之校正信號S140來產生彼此之間發生正極性電壓偏移之前端信號S90P與S90N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性改變。
在一些實施例中，可不具有內部閉迴路。參閱第9與10圖，相同之參考符號表示相同之元件。放大電路100包括回授單元101，其取代第9圖之回授單元15。回授單元 101包括電阻器101P與101N。電阻器101P耦接於放大電路100之輸出端OUTP與信號處理器11之輸入端IN11P之間，而電阻器101N耦接於放大電路100之輸出端OUTN與信號處理器11之輸入端IN11N之間。因此，不具有由信號處理器11與回授單元101所形成之內部閉迴路。在此例子中，輸出級電路12與信號緣偵測器13都耦接信號處理器11之輸出端OUT11P與OUT11N，以接收中間信號S11P與S11N。藉此，信號處理器11、輸出級電路12、以及回授單元101之電阻器101P與101N形成外部閉迴路。此外，放大電路100更包括校正控制器102，其取代第9圖之校正控制器91。校正控制器102包括取代第9圖之控制單元140之控制單元1020。第9圖之控制單元140與第10圖之控制單元1020間的差異在於，控制單元1020僅產生數位信號S140而沒有產生控制信號S141與切換信號S142。參閱第10圖，由於回授單元101不包括第9圖之開關151P與151N，因此，控制單元1020可不產生切換信號S142，且在電壓偏移校正操作(校正模式)期間內外部閉迴路不會被控制單元1020所斷開。此外，由於不具有關於電壓偏移校正操之內部閉迴路而電壓偏移校正操作係透過外部閉迴路所執行，因此信號處理器11必須提供中間信號S11P與S11N至輸出級電路12。因此，控制單元1020可不產生用來控制信號處理器11停止提供中間信號S11P與S11N至輸出級電路12的控制信號S141。
在一些其他實施例中，如第11圖所示，放大信號S12P與S12N作為輸出信號，以用於信號緣偵測器13之信號緣 偵測操作。參閱第10與11圖，相同之參考符號表示相同之元件。放大電路110包括信號緣偵測器111，其取代第10圖之信號緣偵測器13。信號緣偵測器111用來偵測放大信號S12P與S12N每一者之上升緣與下降緣中的至少一者，以偵測在時間關係上中間信號S11P與S11N間電壓偏移的極性，並根據關於放大信號S12P與S12N的偵測結果來產生一偵測信號S111。即是，信號緣偵測器111擷取出產生在輸出級電路12之後的放大信號S12P與S12N的時間關係，以產生偵測信號S111。校正控制器102接收偵測信號S111以進行電壓偏移校正。
第12圖係根據本發明另一實施例之放大電路之示意圖。參閱第1與12圖，相同之元件以相同之參考符號來標示。第1與12圖之實施例間的差異在於，在第12圖中，放大電路120包括處理模組121，其取代了第1圖之校正控制器14，且放大電路120更包括數位處理電路鏈122。在此實施例中，信號處理器11、輸出級電路12、信號緣偵測器13、以及回授單元15形成切換放大器，處理模組121產生數位信號S121P與S121N。數位處理電路鏈122接收數位信號S121P與S121N，且分別根據數位信號S121P與S121N來產生前端信號S122P與S122N。前級電路10接收前端信號S122P與S122N，且分別根據前端信號S122P與S122N來產生輸入信號S10P與S10N。處理模組121更接收來自信號緣偵測器13之偵測信號S130，且根據偵測信號S130來判斷被偵測之電壓偏移的極性。在電壓偏移校正操作(校正模式)期間，開關151P與151N根據由處理模 組121所產生之切換信號S1210而關閉，因此，由信號處理器11、輸出級電路12、以及回授單元15所形成之外部閉迴路被斷開。當處理模組121判斷出介於中間信號S11P與S11N間之電壓偏移已發生且被偵測之電壓偏移的極性為正時，處理模組121調整數位信號S121P與S121N，以改變介於中間信號S11P與S11N間被偵測之電壓偏移的極性。在此實施利中處理模組121係根據被偵測之極性的改變來補償電壓偏移。當處理模組121根據偵測信號S13判斷出介於中間信號S11P與S11N間之電壓偏移具有正極性時，處理模組121產生彼此之間發生負極性電壓偏移之數位信號S121P與S121N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性改變。相反地，當處理模組121判斷出介於中間信號S11P與S11N間之電壓偏移具有負極性時，處理模組121產生彼此之間發生正極性電壓偏移之數位信號S121P與S121N，以使得中間信號S11P與S11N間被偵測之電壓偏移的極性改變。在此實施利中，處理模組121係以軟體或韌體來實施。
在此實施利中，於電壓偏移校正操作期間，處理模組121產生控制信號S1211。信號處理器11根據來自處理模組121之控制信號S1211來停止提供中間信號S11P與S11N至輸出級電路12，藉此避免配置在輸出級電路12之後的後端裝置執行不正常的操作。
在一些實施例中，可不具有內部閉迴路。參閱第12與13圖，相同之參考符號表示相同之元件。放大電路130包括回授單元131，其取代第12圖之回授單元15。回授單元 131包括電阻器131P與131N。電阻器131P耦接於放大電路130之輸出端OUTP與信號處理器11之輸入端IN11P之間，而電阻器101N耦接於放大電路130之輸出端OUTN與信號處理器11之輸入端IN11N之間。因此，不具有由信號處理器11與回授單元131所形成之內部閉迴路。在此例子中，輸出級電路12與信號緣偵測器13都耦接信號處理器11之輸出端OUT11P與OUT11N，以接收中間信號S11P與S11N。藉此，信號處理器11、輸出級電路12、以及回授單元131之電阻器131P與131N形成外部閉迴路。此外，放大電路130更包括處理模組132，其取代第12圖之處理模組121。第12圖之處理模組121與第13圖之處理模組132間的差異在於，處理模組132僅產生數位信號S121P與S121N而沒有產生切換信號S1210以及控制信號S1211。參閱第13圖，由於回授單元131不包括第12圖之開關151P與151N，因此，處理模組132可不產生切換信號S1210，且在電壓偏移校正操作(校正模式)期間內外部閉迴路不會被處理模組132所斷開。此外，由於不具有關於電壓偏移校正操之內部閉迴路而電壓偏移校正操作係透過外部閉迴路所執行，因此信號處理器11必須提供中間信號S11P與S11N至輸出級電路12。因此，處理模組132可不產生用來控制信號處理器11停止提供中間信號S11P與S11N至輸出級電路12的控制信號S1211。
在一些其他實施例中，如第14圖所示，放大信號S12P與S12N作為輸出信號，以用於信號緣偵測器13之信號緣偵測操作。參閱第13與14圖，相同之參考符號表示相同 之元件。放大電路1400包括信號緣偵測器1401，其取代第13圖之信號緣偵測器13。信號緣偵測器1404用來偵測放大信號S12P與S12N每一者之上升緣與下降緣中的至少一者，以偵測在時間關係上中間信號S11P與S11N間電壓偏移的極性，並根據關於放大信號S12P與S12N的偵測結果來產生一偵測信號S1401。即是，信號緣偵測器1401擷取出產生在輸出級電路12之後的放大信號S12P與S12N的時間關係，以產生偵測信號S1401。處理模組132接收偵測信號S1401以進行電壓偏移校正。
在一些習知技術中，電壓偏移校正操作係在開迴路中完成，使得電壓偏移校正的準確度受到一些後端裝置元件的影響。根據本發明之上述實施例，電壓偏移校正操作係在閉迴路(內部閉迴路或外部閉迴路)中完成，因此電壓偏移校正之準確率提高。此外，輸入信號S10P與S10N之振幅資訊轉換至時間域，以獲得電壓偏移極性資訊而不需破壞在閉迴路中的電壓偏移校正操作。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧放大電路
10‧‧‧前級電路
11‧‧‧信號處理器
12‧‧‧輸出級電路
14‧‧‧校正控制器
15‧‧‧回授單元
140‧‧‧控制單元
141‧‧‧數位類比轉換器
150P、150N‧‧‧緩衝器
151P、151N‧‧‧開關
152P、152N‧‧‧電阻器
IN11P、IN11N‧‧‧輸入端
N150、N151‧‧‧節點
OUT11P、OUT11N、OUTP、OUTN‧‧‧輸出端
S10P、S10N‧‧‧輸入信號
S11P、S11N‧‧‧中間信號
S12P、S12N‧‧‧放大信號
S14‧‧‧校正信號
S130‧‧‧偵測信號
S140‧‧‧數位信號
S141‧‧‧控制信號
S142‧‧‧切換信號
S20...S26‧‧‧方法步驟
20‧‧‧內部閉迴路之操作
21‧‧‧被偵測之電壓偏移的極性判斷
22‧‧‧電壓偏移
D、DB‧‧‧極性之判斷結果
4、5‧‧‧放大電路
13、50‧‧‧信號緣偵測器
41‧‧‧校正控制器
40‧‧‧回授單元
40P、40N‧‧‧電阻器
410‧‧‧控制單元
141‧‧‧數位類比轉換器
S50、S130‧‧‧偵測信號
6、7、8‧‧‧放大電路
60‧‧‧校正控制器
70‧‧‧回授單元
70P、70N‧‧‧電阻器
71‧‧‧校正控制器
80‧‧‧信號緣偵測器
710‧‧‧控制單元
S80、S130‧‧‧偵測信號
9‧‧‧放大電路
90‧‧‧數位處理電路鏈
91‧‧‧校正控制器
100‧‧‧放大電路
101‧‧‧回授單元
101P、101N‧‧‧電阻器
102‧‧‧校正控制器
110‧‧‧放大電路
111‧‧‧信號緣偵測器
1020‧‧‧控制單元
S90P、S90N‧‧‧前端信號
S111、S130‧‧‧偵測信號
120‧‧‧放大電路
121‧‧‧處理模組
122‧‧‧數位處理電路鏈
130‧‧‧放大電路
131‧‧‧回授單元
132‧‧‧處理模組
1400‧‧‧放大電路
1401‧‧‧信號緣偵測器
S121P、S121N‧‧‧數位信號
S122P、S122N‧‧‧前端信號
S1210‧‧‧切換信號
S1211‧‧‧控制信號
S1401‧‧‧偵測信號
第1圖是根據本發明一實施例之放大電路之示意圖，其透過配置在切換放大器之前的前級電路來執行電壓偏移 校正；第2A圖是根據本發明實施例用以減少電壓偏移之校正方法的流程圖；第2B圖是第2A圖中校正方法之時序圖；第3A與3B圖是第1圖之放大電路中中間信號與偵測信號間之關係之示意圖；第4圖是根據本發明另一實施例之放大電路之示意圖，其透過配置在切換放大器之前的前級電路來執行電壓偏移校正；第5圖是根據本發明又一實施例之放大電路，其透過配置在切換放大器之前的前級電路來執行電壓偏移校正；第6圖是根據本發明一實施例之放大電路之示意圖，其透過在切換放大器內之信號處理器來執行電壓偏移校正；第7圖是根據本發明另一實施例之放大電路之示意圖，其透過在切換放大器內之信號處理器來執行電壓偏移校正；第8圖是根據本發明又一實施例之放大電路之示意圖，其透過在切換放大器內之信號處理器來執行電壓偏移校正；第9圖是根據本發明一實施例之放大電路之示意圖，其透過在切換放大器之前的數位處理電路鏈來執行電壓偏移校正；第10圖是根據本發明另一實施例之放大電路之示意圖，其透過在切換放大器之前的數位處理電路鏈來執行電 壓偏移校正；第11圖是根據本發明又一實施例之放大電路之示意圖，其透過在切換放大器之前的數位處理電路鏈來執行電壓偏移校正；第12圖是根據本發明一實施例之放大電路之示意圖，其透過在切換放大器之前的處理模組來執行電壓偏移校正；第13圖是根據本發明另一實施例之放大電路之示意圖，其透過在切換放大器之前的處理模組來執行電壓偏移校正；以及第14圖是根據本發明又一實施例之放大電路之示意圖，其透過在切換放大器之前的處理模組來執行電壓偏移校正。
1‧‧‧放大電路
10‧‧‧前級電路
11‧‧‧信號處理器
12‧‧‧輸出級電路
13‧‧‧信號緣偵測器
14‧‧‧校正控制器
15‧‧‧回授單元
140‧‧‧控制單元
141‧‧‧數位類比轉換器
150P、150N‧‧‧緩衝器
151P、151N‧‧‧開關
152P、152N‧‧‧電阻器
IN11P、IN11N‧‧‧輸入端
N150、N151‧‧‧節點
OUT11P、OUT11N、OUTP、OUTN‧‧‧輸出端
S10P、S10N‧‧‧輸入信號
S11P、S11N‧‧‧中間信號
S12P、S12N‧‧‧放大信號
S14‧‧‧校正信號
S130‧‧‧偵測信號
S140‧‧‧數位信號
S141‧‧‧控制信號
S142‧‧‧切換信號

Claims (27)

  1. 一種放大電路，包括：一信號處理器，分別將一第一輸入信號以及一第二輸入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號；一信號緣偵測器，自該第一輸出信號以及該第二輸出信號之一時間關係偵測一電壓偏移的一極性；以及一校正控制器，根據被偵測之該極性的改變來補償該電壓偏移。
  2. 如申請專利範圍第1項所述之放大電路，其中，當被偵測之該極性改變時，該校正控制器結束補償該電壓偏移。
  3. 如申請專利範圍第1項所述之放大電路，其中，在一校正模式下，該校正控制器重新配置該放大電路以操作在一內部閉迴路中；以及其中，該放大器更包括耦接該信號處理器之一回授單元，且該信號處理器與該回授單元形成該內部閉迴路。
  4. 如申請專利範圍第1項所述之放大電路，其中，該校正控制器包括：一控制單元，根據被偵測之該電壓偏移的該極性來產生一數位信號；以及一數位類比轉換器，將該數位信號轉換為具有一類比型態之一校正信號；其中，該校正控制器藉由改變該校正信號之值來補償該電壓偏移。
  5. 如申請專利範圍第4項所述之放大電路，其中，當被偵測之該極性改變時，該校正控制器將該數位信號儲存至一暫存器，且該放大電路切換為操作在一一般模式下。
  6. 如申請專利範圍第1項所述之放大電路，其中，該校正控制器根據被偵測之該電壓偏移的該極性來產生一校正信號，且該放大電路更包括：一前級電路，接收該校正信號且產生該第一輸入信號以及該第二輸入信號；其中，當該校正控制器在一校正模式下補償該電壓偏移時，該校正控制器改變該校正信號之值以改變被偵測之該極性，且該前級電路根據改變之該校正信號來調整該第一輸入信號以及該第二輸入信號。
  7. 如申請專利範圍第6項所述之放大電路，其中，該前級電路包括一可變增益放大器，該可變增益放大器接收該校正信號，且該可變增益放大器之一轉導係數根據改變之該校正信號而被調整。
  8. 如申請專利範圍第1項所述之放大電路，更包括：一輸出級電路，耦接該信號處理器；其中，該信號緣偵測器擷取在該輸出級電路之前或之後的該第一輸出信號以及該第二輸出信號之該時間關係。
  9. 如申請專利範圍第1項所述之放大電路，其中，該校正控制器根據被偵測之該電壓偏移的該極性來產生一校正信號，以及當該校正控制器在一校正模式下補償該電壓偏移時，該校正控制器改變該校正信號之值以改變被偵測之該極性，且該信號處理器根據改變之該校正信號來調整 該第一輸出信號以及該第二輸出信號。
  10. 如申請專利範圍第1項所述之放大電路，其中，該校正控制器根據被偵測之該電壓偏移的該極性來產生一校正信號，且該放大電路更包括：一數位處理電路鏈，接收該校正信號，且產生一第一前端信號以及一第二前端信號；以及一前級電路，接收該第一前端信號以及該第二前端信號，且分別根據該第一前端信號以及該第二前端信號來產生該第一輸入信號以及該第二輸入信號；其中，當該校正控制器在一校正模式下補償該電壓偏移時，該校正控制器改變該校正信號之值以改變被偵測之該極性，且該數位處理電路鏈根據改變之該校正信號來調整該第一前端信號以及該第二前端信號。
  11. 如申請專利範圍第10項所述之放大電路，其中，該校正控制器產生具有一數位型態之該校正信號。
  12. 一種放大電路，包括：一處理模組，產生一第一數位信號以及一第二數位信號：一數位處理電路鏈，分別根據該第一數位信號以及該第二數位信號來產生一第一前端信號以及一第二前端信號；一前級電路，分別根據該第一前端信號以及該第二前端信號來產生處於一電壓域之一第一輸入信號以及一第二輸入信號；一信號處理器，分別將該第一輸入信號以及該第二輸 入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號；以及一信號緣偵測器，自該第一輸出信號以及該第二輸出信號之一時間關係偵測一電壓偏移的一極性；其中，該處理模組根據被偵測之該極性的改變來補償該電壓偏移。
  13. 如申請專利範圍第12項所述之放大電路，其中，當被偵測之該極性改變時，該處理模組結束補償該電壓偏移。
  14. 如申請專利範圍第12項所述之放大電路，其中，在一校正模式下，該處理模組重新配置該放大電路以操作在一內部閉迴路中；以及其中，該放大器更包括耦接該信號處理器之一回授單元，且該信號處理器與該回授單元形成該內部閉迴路。
  15. 如申請專利範圍第12項所述之放大電路，更包括：一輸出級電路，耦接該信號處理器；其中，該信號緣偵測器擷取在該輸出級電路之前或之後的該第一輸出信號以及該第二輸出信號之該時間關係。
  16. 一種校正方法，用於一放大電路，該校正方法包括：分別將一第一輸入信號以及一第二輸入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號；自該第一輸出信號以及該第二輸出信號之一時間關係偵測一電壓偏移的一極性；以及根據被偵測之該極性的改變來補償該電壓偏移。
  17. 如申請專利範圍第16項所述之校正方法，更包括：當被偵測之該極性改變時，結束補償該電壓偏移。
  18. 如申請專利範圍第16項所述之校正方法，其中，根據被偵測之該極性的改變來補償該電壓偏移之步驟係在該放大電路處於一校正模式下時於一內部閉迴路中執行。
  19. 如申請專利範圍第16項所述之校正方法，其中，根據被偵測之該極性的改變來補償該電壓偏移之步驟包括：根據被偵測之該電壓偏移的該極性來產生一數位信號；將該數位信號轉換為具有一類比型態之一校正信號；以及藉由改變該校正信號之值來補償該電壓偏移。
  20. 如申請專利範圍第19項所述之校正方法，更包括：當被偵測之該極性改變時，儲存該數位信號，且將該放大電路切換為操作在一一般模式下。
  21. 如申請專利範圍第16項所述之校正方法，其中，根據被偵測之該極性的改變來補償該電壓偏移之步驟包括：根據被偵測之該電壓偏移的該極性來產生一校正信號；在一校正模式下改變該校正信號之值以改變被偵測之該極性；以及根據改變之該校正信號來調整該第一輸入信號以及該第二輸入信號。
  22. 如申請專利範圍第16項所述之校正方法，其中，根據被偵測之該極性的改變來補償該電壓偏移之步驟包括：根據被偵測之該電壓偏移的該極性來產生一校正信號；在一校正模式下改變該校正信號之值以改變被偵測之該極性；以及根據改變之該校正信號來調整該第一輸出信號以及該第二輸出信號。
  23. 如申請專利範圍第16項所述之校正方法，其中，根據被偵測之該極性的改變來補償該電壓偏移之步驟包括：根據被偵測之該電壓偏移的該極性來產生一校正信號；根據該校正信號產生一第一前端信號以及一第二前端信號：分別根據該第一前端信號以及該第二前端信號來產生該第一輸入信號以及該第二輸入信號；在一校正模式下改變該校正信號之值；以及根據改變之該校正信號來調整該第一前端信號以及該第二前端信號。
  24. 如申請專利範圍第23項所述之校正方法，其中，該校正信號具有一數位型態。
  25. 一種校正方法，用於一放大電路，該校正方法包括：產生一第一數位信號以及一第二數位信號： 分別根據該第一數位信號以及該第二數位信號來產生一第一前端信號以及一第二前端信號；分別根據該第一前端信號以及該第二前端信號來產生處於一電壓域之一第一輸入信號以及一第二輸入信號；分別將該第一輸入信號以及該第二輸入信號之振幅資訊轉換至時間域以提供一第一輸出信號以及一第二輸出信號；自該第一輸出信號以及該第二輸出信號之一時間關係偵測一電壓偏移的一極性；以及根據被偵測之該極性的改變來補償該電壓偏移。
  26. 如申請專利範圍第25項所述之校正方法，更包括：當被偵測之該極性改變時，結束補償該電壓偏移。
  27. 如申請專利範圍第25項所述之校正方法，其中，根據被偵測之該極性的改變來補償該電壓偏移之步驟係在該放大電路處於一校正模式下時於一內部閉迴路中執行。
TW101132120A 2012-01-20 2012-09-04 放大電路以及其校正方法 TWI492521B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/354,940 US8760224B2 (en) 2012-01-20 2012-01-20 Amplifying circuits and calibration methods therefor

Publications (2)

Publication Number Publication Date
TW201332282A TW201332282A (zh) 2013-08-01
TWI492521B true TWI492521B (zh) 2015-07-11

Family

ID=48796740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132120A TWI492521B (zh) 2012-01-20 2012-09-04 放大電路以及其校正方法

Country Status (3)

Country Link
US (1) US8760224B2 (zh)
CN (1) CN103219959B (zh)
TW (1) TWI492521B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236827B2 (en) * 2017-01-20 2019-03-19 Cirrus Logic, Inc. Offset calibration for amplifier and preceding circuit
US10224877B2 (en) 2017-01-20 2019-03-05 Cirrus Logic, Inc. Closed-loop digital compensation scheme

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692488B2 (en) * 2008-02-28 2010-04-06 Panasonic Corporation Output DC offset protection for class D amplifiers
TW201025830A (en) * 2008-12-17 2010-07-01 Modiotek Co Ltd Amplifier circuit and method of signal amplification
US7755423B2 (en) * 2008-10-30 2010-07-13 Industrial Technology Research Institute Sigma delta class D power amplifier and method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316992B1 (en) 1999-07-29 2001-11-13 Tripath Technology, Inc. DC offset calibration for a digital switching amplifier
JP2004527179A (ja) 2001-04-24 2004-09-02 トリパス テクノロジー インコーポレイテッド ディジタルスイッチングアンプのための改良されたｄｃオフセットセルフキャリブレーションシステム
US6664840B2 (en) * 2001-12-20 2003-12-16 Analog Devices, Inc. Offset calibration system and method for a high gain signal channel
US7026866B2 (en) 2003-03-28 2006-04-11 Tripath Technology, Inc. DC offset self-calibration system for a switching amplifier
CN100444517C (zh) * 2004-10-19 2008-12-17 联发科技股份有限公司 直流偏移校正装置
US7142047B2 (en) * 2004-11-29 2006-11-28 Tripath Technology, Inc. Offset cancellation in a switching amplifier
CN101059940A (zh) * 2006-04-18 2007-10-24 凌阳科技股份有限公司 消除运算放大器偏移电压的运算放大器驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692488B2 (en) * 2008-02-28 2010-04-06 Panasonic Corporation Output DC offset protection for class D amplifiers
US7755423B2 (en) * 2008-10-30 2010-07-13 Industrial Technology Research Institute Sigma delta class D power amplifier and method thereof
TW201025830A (en) * 2008-12-17 2010-07-01 Modiotek Co Ltd Amplifier circuit and method of signal amplification

Also Published As

Publication number Publication date
US20130187709A1 (en) 2013-07-25
CN103219959A (zh) 2013-07-24
TW201332282A (zh) 2013-08-01
US8760224B2 (en) 2014-06-24
CN103219959B (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
JP4236814B2 (ja) ディジタル相互変調制御フィード・フォワード増幅器
US20040028242A1 (en) Audio reproducing apparatus and method
US10102167B2 (en) Data processing circuit and data processing method
JP2007174669A (ja) 差動クロック信号のデューティサイクル歪みを補正する回路および方法
JP2007221244A (ja) 歪補償装置及び歪補償方法
KR20150069936A (ko) 차동 증폭기의 오프셋 보정장치 및 방법
JP2007221245A (ja) 歪補償装置及び歪補償方法
JP4274204B2 (ja) Ｄ級増幅器
US20140050260A1 (en) Switched continuous time linear equalizer with integrated sampler
US9154098B2 (en) Amplifier circuit and amplification method
CN101534131A (zh) 校准电路以及相应方法
CN100555845C (zh) 用于校正放大设备中的信号失真的方法和设备
TWI492521B (zh) 放大電路以及其校正方法
JP2014138323A (ja) 増幅装置、歪補償装置および歪補償方法
KR100956784B1 (ko) 오프셋 조정회로 및 방법
JP2010514285A (ja) 特に増幅のための、低歪み信号変換装置
JP4792855B2 (ja) 信号増幅装置及び信号増幅方法
US8339917B1 (en) Supplementary timing recovery
JP2009278426A (ja) 振幅制限増幅回路
KR100770747B1 (ko) 디지털 앰프 및 음성 재생 방법
JP2008278117A (ja) デジタル／アナログ変換器のオフセットキャンセル回路
JP2002111398A (ja) 歪補償装置及び歪補償方法
US8451884B2 (en) Offset calibration methods and radio frequency data path circuits
TW202034663A (zh) 決策回授等化器
TW201429198A (zh) 訊號接收裝置與訊號接收方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees