JP4236814B2 - ディジタル相互変調制御フィード・フォワード増幅器 - Google Patents
ディジタル相互変調制御フィード・フォワード増幅器 Download PDFInfo
- Publication number
- JP4236814B2 JP4236814B2 JP2000525967A JP2000525967A JP4236814B2 JP 4236814 B2 JP4236814 B2 JP 4236814B2 JP 2000525967 A JP2000525967 A JP 2000525967A JP 2000525967 A JP2000525967 A JP 2000525967A JP 4236814 B2 JP4236814 B2 JP 4236814B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- input
- feed
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
（発明の分野）
本発明は、一般的に、フィード・フォワード増幅器に関し、特に、フィード・フォワード増幅器においてエラー信号の利得および位相をディジタル的に制御する方法および装置に関するものである。
（発明の背景）
ＲＦ電力増幅器は、多種多様な通信およびその他の電子的用途において用いられている。これらの増幅器は、１つ以上のカスケード状増幅段で構成され、増幅段の各々が、当該段の入力に印加される信号のレベルを、カスケード利得として知られている量だけ上昇させる。理想的には、各段の入力／出力伝達は線形であり、振幅が増大した入力信号の完全な複製が、増幅器の出力において現れることである。しかしながら、実際には、全てのＲＦ電力増幅器は、その伝達特性にある程度の非線形性を有する。この非線形性のために、出力信号に歪みが生ずるので、出力信号はもはや入力信号の完全な複製ではなくなってしまう。この歪みは、相互変調（ＩＭ）成分として知られる、スプリアス信号成分を生成する。相互変調成分は、干渉，クロス・トーク，およびＲＦ電力増幅器を用いるシステムの性能に対するその他の有害な影響の原因となるので、望ましくない。これを受けて、従来技術にはＲＦ電力増幅動作の間に生成される歪みを低減するように設計された種々の方法およびデバイスがある。予備歪み(predistortion)およびフィード・フォワード(feed forward)という２つの方法が、一般に提案されている。
【０００１】
予備歪みは、補助歪み源を利用し、電力増幅器が発生する歪みと同様の補助歪み信号を生成する。正しい利得および位相で、補助歪み信号を電力増幅器の入力に加え、電力増幅器の出力における歪みの相殺を行う。この方法は、２つの異なる根源の歪み特性を一致させる必要があり、したがって、生成可能な補正量に限度がある。
【０００２】
フィード・フォワード増幅回路自体は、当技術分野では公知である。フィード・フォワード増幅回路は、フィード・フォワード技法を利用し、電力増幅器において発生した歪みのサンプルを抜き出し(couple off)、分離し、増幅し、１８０°位相をずらして再結合し、出力信号における残りの歪みを相殺する。通常、フィード・フォワード増幅回路は、電力増幅器が発生する歪みおよび相互変調成分を分離し、エラー信号を形成する。次に、利得，位相シフト，および遅延と共に、このエラー信号を電力増幅器の出力に加える。歪みのない増幅出力信号を生成する場合において、利得，位相シフト，および遅延は、電力増幅器が発生する相互変調および歪みを最大限相殺するように調節する。要するに、電力増幅器によって生ずるエラー成分を、増幅信号から実質的に減算する。フィード・フォワード技術を用いて得られる歪み低減量は、エラー信号の利得および位相調節の精度によって制限される。従来技術のフィード・フォワード増幅器の中には、検査信号即ちパイロットを主信号内に注入することによって、利得よび位相調節の精度を高めようとしたものがある。更に、検査信号を利用して、エラー相殺信号の利得および位相を調節する。パイロット・トーンを利用してエラー信号の利得および位相を制御する場合に伴う問題は、パイロット・トーン発生器の追加によって、かなりのコスト，ボード空間，および全てのフィード・フォワード増幅器に対する分離要件が加わることである。
【０００３】
典型的な従来技術のフィード・フォワード増幅器は、連続で非常に精度が高い利得および位相調節を行なう、歪み最小化回路を要する。広い範囲の周波数および振幅に及ぶフィード・フォワード増幅器の精度は、パイロット・トーンの注入によるのではなく、キャリアおよび相互変調双方の相殺を利用し、相互変調コントローラを用いて相互変調歪みの総電力を検出することによって制御して得られるものである。この回路は従来技術のフィード・フォワード回路に対して大幅な改善をもたらすが、その相互変調コントローラに嵩張るＲＦハードウエアを利用する。このように嵩張るＲＦハードウエアは、アナログの用途に共通して用いられる遅延線およびカプラを含むことが多い。使用可能な空間が狭いことや、仕様に対する許容度が厳しいことのためにディジタルによる実施態様を必要とする用途では、ディジタル信号プロセッサ（ＤＳＰ）の利用が望ましい。加えて、ＤＳＰによって相互変調コントローラを実現することができたならば、部品数も少なくなり、したがってコストも低下するであろう。また、従来技術のアナログで実施したＩＭコントローラの代わりに、ディジタルで実施したＩＭコントローラを利用すると、キャリア相殺の改善，および相互変調歪みの全電力推定値の高精度化のために、エラー信号に対する利得および位相調節の制御を高精度化することができる。
【０００４】
したがって、従来技術の問題を克服する、フィード・フォワード増幅回路におけるエラー信号の利得および位相をディジタル的に制御する方法および装置が求められている。
（図面の詳細な説明）
概して言えば、ディジタル相互変調制御フィード・フォワード増幅器は、アップ・コンバータ，フィード・フォワード増幅器，ダウン・コンバータ，およびディジタル相互変調コントローラを含む。アップ・コンバータは、第１ディジタル入力を受信し、アナログ複合信号および基準周波数信号を発生する。フィード・フォワード増幅器は、アナログ複合信号を受信し、増幅アナログ複合信号および増幅アナログ複合信号サンプルを生成する。ダウン・コンバータは、ミキサにおいて増幅アナログ複合信号サンプルを基準周波数信号と混成し、調節増幅アナログ複合信号サンプルを生成し、次いでアナログ／ディジタル変換器によって調節増幅アナログ複合信号サンプルを第２ディジタル入力に変換する。ディジタル相互変調コントローラは、第１ディジタル入力および第２ディジタル入力２２６を受信し、続いてフィード・フォワード増幅器を調節するための位相および利得調節入力を発生する。
【０００５】
本発明は、フィード・フォワード増幅器に対してディジタル相互変調制御を行なう方法を含む。フィード・フォワード増幅器は、増幅信号経路およびフィード・フォワード信号経路を含む。この方法は、アップ・コンバータおよびディジタルＩＭコントローラにおいて第１ディジタル入力を受信する段階と、アップ・コンバータにおいて第１ディジタル入力をアナログ複合信号に変換する段階と、増幅信号経路においてアナログ複合信号を増幅し、キャリアおよびエラー成分から成る増幅アナログ信号を生成する段階とから成る。この方法は、第１利得および位相調節器においてアナログ複合信号のサンプルの利得および位相を調節し、フィード・フォワード信号を形成し、次いで方向性カプラにおいてフィード・フォワード信号を増幅アナログ信号のサンプルと結合してエラー信号を形成することを更に含む。加えて、この方法は、第２利得および位相調節器においてエラー信号の利得および位相を調節し調節エラー信号を生成し、調節エラー信号を増幅しエラー成分から成る増幅エラー信号を生成し、第２方向性カプラにおいて増幅アナログ信号から増幅エラー信号を減算して増幅アナログ複合信号を生成することを含む。最後に、この方法は、ダウン・コンバータにおいて増幅アナログ複合信号のサンプルを変換して第２ディジタル入力を形成し、ディジタルＩＭコントローラにおいて第１および第２ディジタル入力を受信し、ディジタルＩＭコントローラによって、第１および第２ディジタル入力間の差に基づいて、第２利得および位相調節器が受信する利得調節入力および位相調節入力を発生することを含む。
【０００６】
また、本発明は、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生するディジタルＩＭコントローラについて記載する。このディジタルＩＭコントローラは、第１ディジタル入力の振幅および周波数応答を受信し、複数の多タップ入力に応答してこれらを調節し、整合第１ディジタル信号を形成する適応ＲＩＦフィルタを含む。更に、ディジタルＩＭコントローラは、第２ディジタル入力を受信し、この第２ディジタル入力から整合第１ディジタル信号を減算して減算器出力を形成する減算器も含む。減算器出力は、残留エラー成分から成る。加えて、ディジタルＩＭコントローラは、更に、第１ディジタル入力を減算器出力と相関付け、複数の多タップ入力を調節し、指示信号を与えるキャリア相殺コントローラと、減算器出力の電力レベルをディジタル値に変換する全電力検出器と、最後に、指示信号を受信し、ディジタル値を全電力検出器が発生した直前のディジタル値と比較して比較値を形成し、比較値に応答して位相および利得調節入力を発生する相互変調相殺コントローラとを含む。
【０００７】
加えて、本発明は、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生する方法も含む。この方法は、適応ＦＩＲフィルタにおいて、複数の理想的ディジタル合計信号から成る第１ディジタル入力を受信する段階と、複数の多タップ入力に応答して、適応ＦＩＲフィルタによって第１ディジタル入力の振幅および周波数応答を調節し整合第１ディジタル信号を形成する段階とを含む。更に、この方法は、減算器において、整合第１ディジタル信号およびエラー成分を含む複数の実ディジタル合計信号から成る第２ディジタル入力を受信し、減算器において第２ディジタル入力から整合第１ディジタル信号を減算し複数の残留エラー成分から成る減算器出力を形成することを含む。加えて、この方法は、キャリア相殺コントローラにおいて、第１ディジタル入力を減算器出力と相関付け、複数の多タップ入力を調節し、更に指示信号を相互変調相殺コントローラに供給し、全電力検出器（３０４）によって、減算器出力の電力をディジタル値に変換することを含む。最後に、この方法は、相互変調相殺コントローラによって、ディジタル値を全電力検出器が発生した直前のディジタル値と比較して比較値を形成し、比較値に応答して相互変調相殺コントローラによって位相および利得調節入力を発生し、フィード・フォワード増幅器においてエラー信号の利得および位相を制御することを含む。
【０００８】
第１図は、フィード・フォワード増幅回路１００のブロック図を示す。アナログ複合信号１４０は、１つ以上のキャリアを含む場合もあり、方向性カプラ１０１によって導出される。方向性カプラ１０１は、アナログ複合信号１４０を２本の信号経路に導く。２本の信号経路、即ち、増幅信号経路１５０およびフィード・フォワード信号経路１６０は、全体的に、フィード・フォワード増幅器の既知の構成素子から成る。増幅信号経路１５０において、アナログ複合信号１４０を主増幅器１０２において増幅し、方向性カプラ１０３，遅延１０４，および方向性カプラ１０５，１０６を介して、増幅アナログ複合信号１４７として、主増幅経路の出力に導く。前述のように、主増幅器１０２の非線形性のために、歪みおよび相互変調、即ち、エラー成分が、方向性カプラ１０３の入力に現れる信号に混入される場合がある。したがって、方向性カプラ１０３の出力に現れる増幅アナログ信号１１８は、キャリア成分およびエラー成分によって特徴付けられる。主増幅器１０２が発生する歪みはこれらエラー成分の根源であり、フィード・フォワード信号経路１６０からの出力を用いて、フィード・フォワード信号経路によって後に相殺する。
【０００９】
他方の信号経路であるフィード・フォワード信号経路１６０は、増幅信号経路１５０によって混入されるエラー成分を再生するように機能する。この動作のために、方向性カプラ１０１によって抜き出されたアナログ複合信号１４０のサンプルを、遅延回路１０７において遅延させ、第１利得および位相調節器１０８によって、検知され得る歪みを混入することなく、利得および位相を調節する。遅延回路１０７の時間遅延は、主増幅器１０２および方向性カプラ１０３によって混入される信号遅延を補償するように設定される。
【００１０】
主増幅器１０２の出力において、ここでは（エラー成分を有する）増幅アナログ信号サンプル１２７と呼ぶ歪み増幅アナログ信号のサンプルを、方向性カプラ１０３を介して、方向性カプラ１０９に結合し、１８０°位相をずらしてフィード・フォワード信号１１９と再結合させる。フィード・フォワード信号１１９の振幅および位相を、第１利得および位相調節器１０８によって適正に調節すれば、増幅アナログ信号サンプル１２７のキャリア成分は、フィード・フォワード信号１１９のキャリア成分を相殺することによって歪みを分離させる。その結果得られた信号を全体的にエラー信号１１６として示す。エラー信号１１６は、エラー成分によって特徴付けられる。したがって、方向性カプラ１０９の出力に現れるエラー信号１１６は、主増幅器１０２によって混入された歪みおよび相互変調成分を表わす。このプロセスは、多くの場合キャリア相殺と呼ばれている。
【００１１】
その後、エラー信号１１６の振幅および位相を第２利得および位相調節器１１０によって修正し、エラー増幅器１１１において増幅し、増幅エラー信号１２３を得る。加えて、エラー増幅器１１１は、検出器１１３（以下で論ずる）による受信に適したエラー信号サンプル１３３を生成する。増幅エラー信号１２３を方向性カプラ１０５に導出し、ここで、方向性カプラ１０５および遅延回路１０４を経由して来た増幅アナログ信号１１８から減算する。遅延回路１０４の時間遅延は、方向性カプラ１０９，第２位相および利得調節器１１０，ならびにエラー増幅器１１１によって生ずる信号遅延を補償するように設定する。第２利得および位相調節器１１０によってエラー信号１１６の振幅および位相が適正に調節されれば、主信号経路のエラー成分は相殺され、「正しい」増幅アナログ複合信号１４７が、主増幅経路の出力に現れる。
【００１２】
エラー成分を最大限除去するためには、第１利得および位相調節器１０８を制御して、正しいエラー信号１１６、即ち、主増幅器１０２が生ずる歪みを実質的に表わす信号を生成しなければならない。エラー増幅器１１１，検出器１１３，コントローラ１１２および第１位相および利得調節器１０８を用いたフィードバック回路を利用して、エラー信号１１６のキャリア対歪み比を低下させる。フィードバック回路は、キャリア相殺処理能力を監視し、次いでコントローラ１１２を介して第１位相および利得調節器１０８に動的調節値を与え、エラー信号１１６が、主増幅器１０２によって混入されるエラー成分を表わすことを実質的に保証する。
【００１３】
動作の間、検出器１１３によってエラー信号サンプル１３３を検出する。検出器１１３は、エラー増幅器１１１によって引き出されるＤＣ電流を検出する、ＤＣ電流検出器とすることができる。エラー増幅器１１１によって引き出される電流は、エラー増幅器１１１に入力する無線周波数（ＲＦ）エネルギ量の関数であり、エラー信号のパスバンド内の全キャリア・エネルギに比例する。エラー増幅器１１１に入力するＲＦエネルギが大きい程、当該増幅器によって動作の間に引き出される電流量は大きくなる。検出されたＤＣ電流がエラー信号サンプル１３３内における十分なキャリア・エネルギを示す場合、検出器１１３は、コントローラ１１２に指示を与える。この指示に応答して、コントローラ１１２は、制御ライン１２０，１２１を通じて、利得および位相調節器１０８の振幅および位相パラメータを変更することにより、フィード・フォワード信号経路における信号の振幅および位相を調節し、方向性カプラ１０９の出力におけるキャリア相殺を改善する。同様に、検出器１１３は、ＲＦ電圧検出器として実施し、エラー増幅器１１１の入力または出力からサンプルされたＲＦ電圧のレベルを検出することも可能である。
【００１４】
エラー増幅器１１１，方向性カプラ１０５，１０６，ＩＭコントローラ１１４，ならびに第２利得および位相調節器１１０を用いる相互変調相殺回路は、フィード・フォワード回路の相互変調処理能力を監視することによって、最大の歪み相殺を得るためにも利用される。また、相互変調回路は、それに応答して、制御ライン１２４，１２５を介して第２利得および位相調節器１１０の動的な制御も行なう。
【００１５】
動作の間、エラー信号１１６の振幅および位相を第２利得よび位相調節器１１０によって修正し、エラー増幅器１１１によって増幅し、方向性カプラ１０５に導出し、ここで、方向性カプラ１０５を介して、増幅アナログ信号１１８から減算し、増幅アナログ複合信号１４７からエラー成分を除去する。最大の歪み相殺を確保するために、ここでは増幅アナログ複合信号サンプル１２６と呼ぶ、増幅アナログ複合信号１４７のサンプルを、方向性カプラ１０６から逆側に結合し、ＩＭコントローラ１１４に導出する。加えて、アナログ複合信号１４０の一部を、遅延回路１１５によって遅延し、次いでＩＭコントローラ１１４に導出する。エラー信号１１６の振幅および位相を適正に調節すれば、ＩＭコントローラは、増幅アナログ複合信号サンプル１２６において歪みを検出しない。しかしながら、増幅アナログ複合信号サンプル１２６が十分なエネルギのエラー成分を有する場合、ＩＭコントローラ１１４は、制御ライン１２４，１２５を通じて、第２利得および位相調節器１１０の振幅および位相パラメータを修正することにより、増幅エラー信号１２３の振幅および位相を調節し、増幅アナログ複合信号サンプル１２６の歪みを最小に持っていく。
【００１６】
前述のように、フィード・フォワード増幅回路１００は、フィード・フォワード信号経路におけるエラー信号の位相および利得調節を改善するものである。この改善は有効であるが、ＩＭコントローラ１１４の入力に現れる可能性のある残留キャリア成分の相殺に完全に対処する訳ではない。主増幅器１０２の歪んだ周波数応答に起因する可能な残留キャリア成分が、ＩＭコントローラ１１４の残留エラー成分を精度高く検出する能力を妨害する虞れがある。ＩＭコントローラ１１４の残留エラー成分を検出する能力が低下すると、フィード・フォワード信号経路におけるエラー信号の位相および利得調節に対する制御の低下に至る可能性がある。
【００１７】
第２図を参照すると、本発明によるフィード・フォワード増幅回路の好適実施例がブロック図で示されている。第１図に示したフィード・フォワード増幅器と同様、フィード・フォワード増幅回路の好適実施例は、増幅信号経路１５０およびフィード・フォワード信号経路１６０を含む。可能な場合はいつでも、各経路における同様の構成素子は、同じ材料で作り、単一ボード増幅器における同一ボード上に実装することが好ましい。
【００１８】
また、第２図は、アップ・コンバータ２１９およびダウン・コンバータ２３０も備えていることは明らかである。更に、アップ・コンバータ２１９の入力に現れるディジタル信号は、第１ディジタル入力２１８をＩＭコントローラ２１４に供給する。第１ディジタル入力２１８は、複数の理想的ディジタル合計信号を表わす。続いて、これらをアップ・コンバータ２１９によってより高い周波数にシフトし、増幅し、フィード・フォワード信号経路１６０からの出力と結合し、主増幅経路の出力において送信する。好適実施例では、第１ディジタル入力２１８は、送信機／コンバイナ・カード（図示せず）によって与えられるが、いずれの適切なソースによって与えることも可能である。また同様に明らかであろうが、方向性カプラ１０６から増幅アナログ複合信号サンプル１２６を受信すると、ダウン・コンバータ２３０は第２ディジタル入力２２６をＩＭコントローラ２１４に供給する。ダウン・コンバータ２３０は、アナログ／ディジタル変換器２１５および第１ミキサ２１６を含む。第１ミキサ２１６は、増幅アナログ複合信号サンプル１２６の周波数をダウン・シフトするように動作し、その周波数がディジタルＩＭコントローラ２１４への入力に適するように、調節複合アナログ信号サンプル１２８を生成する。更に、アナログ／ディジタル変換器２１５は、調節複合アナログ信号サンプル１２８を、小振幅ディジタル信号ストリームに変換する。これは、ディジタルＩＭコントローラ２１４への第２ディジタル入力２２６として現れる。第２ディジタル入力２２６は、複数の実ディジタル合計信号を表わし、主増幅経路の出力に現れる増幅アナログ複合信号１４７の低電力サンプルから得られる。
【００１９】
加えて、第１ディジタル入力２１８をアナログ信号に変換し、アップ・コンバータ２１９によって周波数シフトする。アップ・コンバータ２１９は、第１ディジタル入力２１８をアナログ信号２３１に変換するディジタル／アナログ変換器２１２，第２ミキサ２１３，スプリッタ２２０，および局部発振器２１７を含む。局部発振器２１７は、基準周波数信号２２１を発生し、第２ミキサ２１３によってアナログ信号２３１と混成されると、主増幅器１０２による受信に適したアナログ複合入力信号１４０を生成する。基準周波数信号２２１を第２ミキサ２１３に供給することに加えて、スプリッタ２２０は基準周波数信号２２１を第１ミキサ２１６に供給する。これによって、ディジタルＩＭコントローラ２１４の適正な機能に必要とされる、第２ディジタル入力２２６が第１ディジタル入力２１８と同じ周波数であることを確保する。
【００２０】
第２図と関連付けて論じたように、第１ディジタル入力２１８は、複数の理想的ディジタル合計信号を表わす。これらは主増幅器１０２によって増幅されておらず、キャリア成分のみからなるという意味で「理想的」である。逆に、第２ディジタル入力２２６は、アナログ信号に変換され主増幅器１０２によって増幅されてエラー成分が追加された複数のディジタル信号を表わす。理論的には、エラー成分の全てが、フィード・フォワード増幅動作の結果として除去され、正しい歪みのない（即ち、エラー成分のない）増幅出力信号が生成される。エラー成分の大部分は除去されるが、実際には、キャリア成分および残留エラー成分を含む「実」アナログ信号が、方向性カプラ１０５の出力において生成される。本発明の好適実施例によれば、ディジタルＩＭコントローラ２１４のような、ディジタル的にイネーブルされたＩＭコントローラの使用によって、残留エラー成分の低減をディジタル・ドメインにおいて行なう。第２利得および位相調節器１１０への利得調節器の入力２２４および位相調節器の入力２２５を通じて行われる、エラー信号１１６の利得および位相の操作は、したがって、第１ディジタル信号２１８および第２ディジタル信号２２６間の差の測定の結果として、ディジタルＩＭコントローラ２１４によって行われる（以下で論ずる）。
【００２１】
ディジタルＩＭコントローラ２１４は、第３図に示すように構成されている。ディジタルＩＭコントローラ２１４は、第１ディジタル入力２１８を受信する適応有限インパルス応答（ＦＩＲ）フィルタ３１０，キャリア相殺コントローラ３０８，減算器３０６，全電力検出器３０４ならびに利得および位相調節入力（２２４，２２５）を第２利得および位相調節器１１０に供給するＩＭ相殺コントローラ３０２を含む。
【００２２】
適応ＦＩＲフィルタ３１０は、第１ディジタル入力２１８を第２ディジタル入力２２６と整合するように動作する。適応フィルタの動作および構成は、当技術分野では既知である。整合を行なうには、キャリア相殺コントローラ３０８から受信した多タップ入力３１５（以下で論ずる）に基づいて、第１ディジタル信号２１８の増幅および周波数応答を遅延させ次いで調節する。減算器３０６において、適応ＦＩＲフィルタ３１０から得られた整合第１ディジタル信号３１１を、第２ディジタル入力２２６から減算し、減算器出力３１３を得る。
【００２３】
既に述べたように、整合第１ディジタル入力３１１は、キャリア成分を含む複数のディジタル信号から得られ、一方第２ディジタル入力２２６は、キャリア成分および残留エラー成分双方を含む複数のディジタル信号を表わす。したがって、減算器３０６は、残留エラー成分および可能な残留キャリア成分を表わす減算器出力３１３を与える。
【００２４】
キャリア相殺コントローラ３０８は、多タップ入力３１５の使用により、適応ＦＩＲフィルタ３１０の調節を行なうように動作する。キャリア相殺コントローラ３０８は、２つの入力、即ち、第１ディジタル入力２１８および減算器出力３１３を受信する。多タップ入力３１５による適応ＦＩＲフィルタ３１０に対する調節を行なうには、第１ディジタル入力２１８を減算器出力３１３と相関付ける。次いで、キャリア相殺回路３０８は、適応フィルタ３１０におけるタップと関連する遅延値の各々において、この相関を最小化するように、多タップ入力３１５を調節する。この繰り返しフィードバック技法によって、整合第１ディジタル入力３１１および第２ディジタル信号２２６の周波数応答利得，位相および遅延がほぼ同一となるので、後に減算器出力３１３に現れる残留キャリア成分が除去される。加えて、キャリア相殺回路３０８は、多タップ入力３１５を調節するために用いた相関計算が、ある所定の閾値未満の値を生成することを検知すると、指示信号３２１をＩＭ相殺コントローラ３０２に供給する（以下で論ずる）。キャリア相殺コントローラ３０８は、ディジタル信号プロセッサまたはカスタム集積回路によって実施することも可能である。
【００２５】
キャリア相殺コントローラ３０８に入力を供給することに加えて、減算器出力３１３は、全電力検出器３０４にも入力を供給する。減算器出力３１３は、全電力検出器３０４の入力において、第２ディジタル入力２２６内に存在する残留エラー成分を表わすディジタル歪み信号として現れる。全電力検出器３０４は、減算器出力３１３をその複素共役と乗算する乗算器，およびロー・パス・ディジタル・フィルタよって与えられるディジタル検出エンベロープ機能を有する。全電力検出器３０４は、平均化機能を備え、第２ディジタル入力２２６にある残留エラー成分の電力を表わすディジタル値３１６を生成する。ディジタル値３１６は、多数の方法を用いて形成可能である。かかる方法に含むことができるのは、既定数の減算器出力３１３を合計すること、またはバッファ出力のスタック上で最も古い以前の減算器出力を現減算器出力と置換し、次いでバッファ出力を合計することである。次に、ＩＭ相殺コントローラ３０２によって、ディジタル値３１６を全電力検出器３０４が直前に発生したディジタル値と比較し、比較値を形成する。比較値に基づいて、利得調節入力２２４および位相調節入力２２５を修正する。
【００２６】
ＩＭ相殺コントローラ３０２は、キャリア相殺コントローラ３０８におけるキャリア相殺プロセスが収束したことを示す指示信号３２１をキャリア相殺コントローラ３０８から受信するまでは、アイドル状態のままである。キャリア相殺コントローラ３０８が収束したとは、多タップ入力３１５を調節するために用いた全ての相関計算によって、所定の閾値未満の値が得られた場合のことを言う。指示信号３２１の利用によって、起動時にＩＭ相殺コントローラ３０２が不適当な調整を行なうのを防止する。起動の間、全電力検出器３０４の出力は、キャリア相殺コントローラ３０８の作用により劇的に変動する。
【００２７】
ＩＭ相殺コントローラ３０２は、以下のように動作する。キャリア相殺コントローラ３０８から適当な指示信号３２１を受信すると、ＩＭ相殺コントローラ３０２は、そのＩＭ相殺プロセスを開始する。最初に、少なくとも全電力検出器３０４において用いられる平均間隔に等しい時間期間だけ待った後、ディジタル値３１６を測定する。次に、利得調節入力２２４に小さな変化ｄＶを一時的に加える。再度全電力検出器３０４における平均化プロセスが完了するのを待った後、ディジタル値３１６を再度測定し、新たなレベルを形成する。この新たなレベルが前回のレベルよりも著しく低い場合、利得調節入力２２４をＱ*ｄＶだけ変化させる。ここで、Ｑは０および１間のある数値である。この新たなレベルが前回の値よりも著しく高い場合、利得調節入力２２４を−Ｑ*ｄＶだけ変化させる。この新しいレベルが前回のレベルから余り違わない場合、利得調節入力２２４を変化させない。次に、利得調節入力２２４の代わりに位相調節入力２２５を用いて、ＩＭ相殺プロセスを繰り返す。次いで、第２利得および位相調節器１１０への利得調節入力２２４および位相調節入力２２５を調節するサイクル全体を連続的に繰り返す。この調節は、後に、増幅アナログ複合信号サンプル１２６、したがって第２ディジタル入力２２６に影響を与える。
【００２８】
第４図は、本発明の好適実施例による第３図のディジタルＩＭコントローラ２１４が、フィード・フォワード増幅器１００への位相調節入力２２４および利得調節入力２２５を発生するために必要なステップを示すフロー・チャートである。論理フローはステップ４２において開始し、ここで適応ＦＩＲフィルタ３１０は、複数の理想的ディジタル合計信号から成る第１ディジタル入力２１８を受信する。次に、ステップ４４において、適応ＦＩＲフィルタ３１０は、複数の多タップ入力３１５に応答して、第１ディジタル入力２１８の振幅および周波数応答を調節し、整合第１ディジタル信号３１１を形成する。次に、ステップ４６において、減算器３０６が整合第１ディジタル信号３１１および第２ディジタル入力２２６を受信する。第２ディジタル入力２２６は、エラー成分を含む複数の実ディジタル合計信号から成る。ステップ４８において、減算器３０６は、整合第１ディジタル信号３１１を第２ディジタル入力２２６から減算し、減算器出力３１３を生成する。減算器出力３１３は、残留エラー成分および可能な残留キャリア成分から成る。次に、ステップ５０において、キャリア相殺コントローラ３０８は、第１ディジタル値２１８を減算器出力３１３と相関付け、相互変調相殺コントローラ３０２が受信する指示信号３２１を発生する。加えて、相関の結果が、多タップ入力３１５に対する調節値を与える。減算器出力３１３は、全電力検出器３０４への入力も与え、ステップ５２において、減算器出力３１３の電力をディジタル値３１６に変換する。次に、ブロック５４において、相互変調相殺コントローラ３０２がディジタル値３１６を受信し、このディジタル値３１６を、全電力検出器３０４が発生した直前のディジタル値と比較する。この比較によって、比較値を得る。ステップ５６において、比較値に応答して、相互変調相殺コントローラ３０２は、フィード・フォワード増幅器１００が受信する、利得調節入力２２４および位相調節入力２２５を発生する。最後に、ステップ５８において、ステップ５４で用いた直前のディジタル値をディジタル値３１６と置換し、フローはステップ５２に戻る。その後、新たなディジタル値を発生し、ディジタル値３１６と置換する。ステップ５２，５４，５６を連続的に繰り返し、増幅アナログ複合信号１４７におけるエラー成分を最小に抑えるのに必要なレベルに設定した利得調節入力２２４および位相調節入力２２５を維持する。
【００２９】
以上、特定実施例を参照しながら本発明を特定的に示しかつ説明したが、本発明の精神および範囲から逸脱することなく、形態および詳細において種々の変更が可能であることは、当業者には理解されよう。
【図面の簡単な説明】
【図１】 従来技術のフィード・フォワード増幅器。
【図２】 本発明の好適実施例によるフィード・フォワード増幅器のブロック図。
【図３】 本発明の好適実施例による、図２に示すディジタルＩＭコントローラのブロック図。
【図４】 本発明の好適実施例にしたがって、第３図のディジタルＩＭコントローラによる、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生するために必要なステップを示すフロー・チャート。
本発明は、一般的に、フィード・フォワード増幅器に関し、特に、フィード・フォワード増幅器においてエラー信号の利得および位相をディジタル的に制御する方法および装置に関するものである。
（発明の背景）
ＲＦ電力増幅器は、多種多様な通信およびその他の電子的用途において用いられている。これらの増幅器は、１つ以上のカスケード状増幅段で構成され、増幅段の各々が、当該段の入力に印加される信号のレベルを、カスケード利得として知られている量だけ上昇させる。理想的には、各段の入力／出力伝達は線形であり、振幅が増大した入力信号の完全な複製が、増幅器の出力において現れることである。しかしながら、実際には、全てのＲＦ電力増幅器は、その伝達特性にある程度の非線形性を有する。この非線形性のために、出力信号に歪みが生ずるので、出力信号はもはや入力信号の完全な複製ではなくなってしまう。この歪みは、相互変調（ＩＭ）成分として知られる、スプリアス信号成分を生成する。相互変調成分は、干渉，クロス・トーク，およびＲＦ電力増幅器を用いるシステムの性能に対するその他の有害な影響の原因となるので、望ましくない。これを受けて、従来技術にはＲＦ電力増幅動作の間に生成される歪みを低減するように設計された種々の方法およびデバイスがある。予備歪み(predistortion)およびフィード・フォワード(feed forward)という２つの方法が、一般に提案されている。
【０００１】
予備歪みは、補助歪み源を利用し、電力増幅器が発生する歪みと同様の補助歪み信号を生成する。正しい利得および位相で、補助歪み信号を電力増幅器の入力に加え、電力増幅器の出力における歪みの相殺を行う。この方法は、２つの異なる根源の歪み特性を一致させる必要があり、したがって、生成可能な補正量に限度がある。
【０００２】
フィード・フォワード増幅回路自体は、当技術分野では公知である。フィード・フォワード増幅回路は、フィード・フォワード技法を利用し、電力増幅器において発生した歪みのサンプルを抜き出し(couple off)、分離し、増幅し、１８０°位相をずらして再結合し、出力信号における残りの歪みを相殺する。通常、フィード・フォワード増幅回路は、電力増幅器が発生する歪みおよび相互変調成分を分離し、エラー信号を形成する。次に、利得，位相シフト，および遅延と共に、このエラー信号を電力増幅器の出力に加える。歪みのない増幅出力信号を生成する場合において、利得，位相シフト，および遅延は、電力増幅器が発生する相互変調および歪みを最大限相殺するように調節する。要するに、電力増幅器によって生ずるエラー成分を、増幅信号から実質的に減算する。フィード・フォワード技術を用いて得られる歪み低減量は、エラー信号の利得および位相調節の精度によって制限される。従来技術のフィード・フォワード増幅器の中には、検査信号即ちパイロットを主信号内に注入することによって、利得よび位相調節の精度を高めようとしたものがある。更に、検査信号を利用して、エラー相殺信号の利得および位相を調節する。パイロット・トーンを利用してエラー信号の利得および位相を制御する場合に伴う問題は、パイロット・トーン発生器の追加によって、かなりのコスト，ボード空間，および全てのフィード・フォワード増幅器に対する分離要件が加わることである。
【０００３】
典型的な従来技術のフィード・フォワード増幅器は、連続で非常に精度が高い利得および位相調節を行なう、歪み最小化回路を要する。広い範囲の周波数および振幅に及ぶフィード・フォワード増幅器の精度は、パイロット・トーンの注入によるのではなく、キャリアおよび相互変調双方の相殺を利用し、相互変調コントローラを用いて相互変調歪みの総電力を検出することによって制御して得られるものである。この回路は従来技術のフィード・フォワード回路に対して大幅な改善をもたらすが、その相互変調コントローラに嵩張るＲＦハードウエアを利用する。このように嵩張るＲＦハードウエアは、アナログの用途に共通して用いられる遅延線およびカプラを含むことが多い。使用可能な空間が狭いことや、仕様に対する許容度が厳しいことのためにディジタルによる実施態様を必要とする用途では、ディジタル信号プロセッサ（ＤＳＰ）の利用が望ましい。加えて、ＤＳＰによって相互変調コントローラを実現することができたならば、部品数も少なくなり、したがってコストも低下するであろう。また、従来技術のアナログで実施したＩＭコントローラの代わりに、ディジタルで実施したＩＭコントローラを利用すると、キャリア相殺の改善，および相互変調歪みの全電力推定値の高精度化のために、エラー信号に対する利得および位相調節の制御を高精度化することができる。
【０００４】
したがって、従来技術の問題を克服する、フィード・フォワード増幅回路におけるエラー信号の利得および位相をディジタル的に制御する方法および装置が求められている。
（図面の詳細な説明）
概して言えば、ディジタル相互変調制御フィード・フォワード増幅器は、アップ・コンバータ，フィード・フォワード増幅器，ダウン・コンバータ，およびディジタル相互変調コントローラを含む。アップ・コンバータは、第１ディジタル入力を受信し、アナログ複合信号および基準周波数信号を発生する。フィード・フォワード増幅器は、アナログ複合信号を受信し、増幅アナログ複合信号および増幅アナログ複合信号サンプルを生成する。ダウン・コンバータは、ミキサにおいて増幅アナログ複合信号サンプルを基準周波数信号と混成し、調節増幅アナログ複合信号サンプルを生成し、次いでアナログ／ディジタル変換器によって調節増幅アナログ複合信号サンプルを第２ディジタル入力に変換する。ディジタル相互変調コントローラは、第１ディジタル入力および第２ディジタル入力２２６を受信し、続いてフィード・フォワード増幅器を調節するための位相および利得調節入力を発生する。
【０００５】
本発明は、フィード・フォワード増幅器に対してディジタル相互変調制御を行なう方法を含む。フィード・フォワード増幅器は、増幅信号経路およびフィード・フォワード信号経路を含む。この方法は、アップ・コンバータおよびディジタルＩＭコントローラにおいて第１ディジタル入力を受信する段階と、アップ・コンバータにおいて第１ディジタル入力をアナログ複合信号に変換する段階と、増幅信号経路においてアナログ複合信号を増幅し、キャリアおよびエラー成分から成る増幅アナログ信号を生成する段階とから成る。この方法は、第１利得および位相調節器においてアナログ複合信号のサンプルの利得および位相を調節し、フィード・フォワード信号を形成し、次いで方向性カプラにおいてフィード・フォワード信号を増幅アナログ信号のサンプルと結合してエラー信号を形成することを更に含む。加えて、この方法は、第２利得および位相調節器においてエラー信号の利得および位相を調節し調節エラー信号を生成し、調節エラー信号を増幅しエラー成分から成る増幅エラー信号を生成し、第２方向性カプラにおいて増幅アナログ信号から増幅エラー信号を減算して増幅アナログ複合信号を生成することを含む。最後に、この方法は、ダウン・コンバータにおいて増幅アナログ複合信号のサンプルを変換して第２ディジタル入力を形成し、ディジタルＩＭコントローラにおいて第１および第２ディジタル入力を受信し、ディジタルＩＭコントローラによって、第１および第２ディジタル入力間の差に基づいて、第２利得および位相調節器が受信する利得調節入力および位相調節入力を発生することを含む。
【０００６】
また、本発明は、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生するディジタルＩＭコントローラについて記載する。このディジタルＩＭコントローラは、第１ディジタル入力の振幅および周波数応答を受信し、複数の多タップ入力に応答してこれらを調節し、整合第１ディジタル信号を形成する適応ＲＩＦフィルタを含む。更に、ディジタルＩＭコントローラは、第２ディジタル入力を受信し、この第２ディジタル入力から整合第１ディジタル信号を減算して減算器出力を形成する減算器も含む。減算器出力は、残留エラー成分から成る。加えて、ディジタルＩＭコントローラは、更に、第１ディジタル入力を減算器出力と相関付け、複数の多タップ入力を調節し、指示信号を与えるキャリア相殺コントローラと、減算器出力の電力レベルをディジタル値に変換する全電力検出器と、最後に、指示信号を受信し、ディジタル値を全電力検出器が発生した直前のディジタル値と比較して比較値を形成し、比較値に応答して位相および利得調節入力を発生する相互変調相殺コントローラとを含む。
【０００７】
加えて、本発明は、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生する方法も含む。この方法は、適応ＦＩＲフィルタにおいて、複数の理想的ディジタル合計信号から成る第１ディジタル入力を受信する段階と、複数の多タップ入力に応答して、適応ＦＩＲフィルタによって第１ディジタル入力の振幅および周波数応答を調節し整合第１ディジタル信号を形成する段階とを含む。更に、この方法は、減算器において、整合第１ディジタル信号およびエラー成分を含む複数の実ディジタル合計信号から成る第２ディジタル入力を受信し、減算器において第２ディジタル入力から整合第１ディジタル信号を減算し複数の残留エラー成分から成る減算器出力を形成することを含む。加えて、この方法は、キャリア相殺コントローラにおいて、第１ディジタル入力を減算器出力と相関付け、複数の多タップ入力を調節し、更に指示信号を相互変調相殺コントローラに供給し、全電力検出器（３０４）によって、減算器出力の電力をディジタル値に変換することを含む。最後に、この方法は、相互変調相殺コントローラによって、ディジタル値を全電力検出器が発生した直前のディジタル値と比較して比較値を形成し、比較値に応答して相互変調相殺コントローラによって位相および利得調節入力を発生し、フィード・フォワード増幅器においてエラー信号の利得および位相を制御することを含む。
【０００８】
第１図は、フィード・フォワード増幅回路１００のブロック図を示す。アナログ複合信号１４０は、１つ以上のキャリアを含む場合もあり、方向性カプラ１０１によって導出される。方向性カプラ１０１は、アナログ複合信号１４０を２本の信号経路に導く。２本の信号経路、即ち、増幅信号経路１５０およびフィード・フォワード信号経路１６０は、全体的に、フィード・フォワード増幅器の既知の構成素子から成る。増幅信号経路１５０において、アナログ複合信号１４０を主増幅器１０２において増幅し、方向性カプラ１０３，遅延１０４，および方向性カプラ１０５，１０６を介して、増幅アナログ複合信号１４７として、主増幅経路の出力に導く。前述のように、主増幅器１０２の非線形性のために、歪みおよび相互変調、即ち、エラー成分が、方向性カプラ１０３の入力に現れる信号に混入される場合がある。したがって、方向性カプラ１０３の出力に現れる増幅アナログ信号１１８は、キャリア成分およびエラー成分によって特徴付けられる。主増幅器１０２が発生する歪みはこれらエラー成分の根源であり、フィード・フォワード信号経路１６０からの出力を用いて、フィード・フォワード信号経路によって後に相殺する。
【０００９】
他方の信号経路であるフィード・フォワード信号経路１６０は、増幅信号経路１５０によって混入されるエラー成分を再生するように機能する。この動作のために、方向性カプラ１０１によって抜き出されたアナログ複合信号１４０のサンプルを、遅延回路１０７において遅延させ、第１利得および位相調節器１０８によって、検知され得る歪みを混入することなく、利得および位相を調節する。遅延回路１０７の時間遅延は、主増幅器１０２および方向性カプラ１０３によって混入される信号遅延を補償するように設定される。
【００１０】
主増幅器１０２の出力において、ここでは（エラー成分を有する）増幅アナログ信号サンプル１２７と呼ぶ歪み増幅アナログ信号のサンプルを、方向性カプラ１０３を介して、方向性カプラ１０９に結合し、１８０°位相をずらしてフィード・フォワード信号１１９と再結合させる。フィード・フォワード信号１１９の振幅および位相を、第１利得および位相調節器１０８によって適正に調節すれば、増幅アナログ信号サンプル１２７のキャリア成分は、フィード・フォワード信号１１９のキャリア成分を相殺することによって歪みを分離させる。その結果得られた信号を全体的にエラー信号１１６として示す。エラー信号１１６は、エラー成分によって特徴付けられる。したがって、方向性カプラ１０９の出力に現れるエラー信号１１６は、主増幅器１０２によって混入された歪みおよび相互変調成分を表わす。このプロセスは、多くの場合キャリア相殺と呼ばれている。
【００１１】
その後、エラー信号１１６の振幅および位相を第２利得および位相調節器１１０によって修正し、エラー増幅器１１１において増幅し、増幅エラー信号１２３を得る。加えて、エラー増幅器１１１は、検出器１１３（以下で論ずる）による受信に適したエラー信号サンプル１３３を生成する。増幅エラー信号１２３を方向性カプラ１０５に導出し、ここで、方向性カプラ１０５および遅延回路１０４を経由して来た増幅アナログ信号１１８から減算する。遅延回路１０４の時間遅延は、方向性カプラ１０９，第２位相および利得調節器１１０，ならびにエラー増幅器１１１によって生ずる信号遅延を補償するように設定する。第２利得および位相調節器１１０によってエラー信号１１６の振幅および位相が適正に調節されれば、主信号経路のエラー成分は相殺され、「正しい」増幅アナログ複合信号１４７が、主増幅経路の出力に現れる。
【００１２】
エラー成分を最大限除去するためには、第１利得および位相調節器１０８を制御して、正しいエラー信号１１６、即ち、主増幅器１０２が生ずる歪みを実質的に表わす信号を生成しなければならない。エラー増幅器１１１，検出器１１３，コントローラ１１２および第１位相および利得調節器１０８を用いたフィードバック回路を利用して、エラー信号１１６のキャリア対歪み比を低下させる。フィードバック回路は、キャリア相殺処理能力を監視し、次いでコントローラ１１２を介して第１位相および利得調節器１０８に動的調節値を与え、エラー信号１１６が、主増幅器１０２によって混入されるエラー成分を表わすことを実質的に保証する。
【００１３】
動作の間、検出器１１３によってエラー信号サンプル１３３を検出する。検出器１１３は、エラー増幅器１１１によって引き出されるＤＣ電流を検出する、ＤＣ電流検出器とすることができる。エラー増幅器１１１によって引き出される電流は、エラー増幅器１１１に入力する無線周波数（ＲＦ）エネルギ量の関数であり、エラー信号のパスバンド内の全キャリア・エネルギに比例する。エラー増幅器１１１に入力するＲＦエネルギが大きい程、当該増幅器によって動作の間に引き出される電流量は大きくなる。検出されたＤＣ電流がエラー信号サンプル１３３内における十分なキャリア・エネルギを示す場合、検出器１１３は、コントローラ１１２に指示を与える。この指示に応答して、コントローラ１１２は、制御ライン１２０，１２１を通じて、利得および位相調節器１０８の振幅および位相パラメータを変更することにより、フィード・フォワード信号経路における信号の振幅および位相を調節し、方向性カプラ１０９の出力におけるキャリア相殺を改善する。同様に、検出器１１３は、ＲＦ電圧検出器として実施し、エラー増幅器１１１の入力または出力からサンプルされたＲＦ電圧のレベルを検出することも可能である。
【００１４】
エラー増幅器１１１，方向性カプラ１０５，１０６，ＩＭコントローラ１１４，ならびに第２利得および位相調節器１１０を用いる相互変調相殺回路は、フィード・フォワード回路の相互変調処理能力を監視することによって、最大の歪み相殺を得るためにも利用される。また、相互変調回路は、それに応答して、制御ライン１２４，１２５を介して第２利得および位相調節器１１０の動的な制御も行なう。
【００１５】
動作の間、エラー信号１１６の振幅および位相を第２利得よび位相調節器１１０によって修正し、エラー増幅器１１１によって増幅し、方向性カプラ１０５に導出し、ここで、方向性カプラ１０５を介して、増幅アナログ信号１１８から減算し、増幅アナログ複合信号１４７からエラー成分を除去する。最大の歪み相殺を確保するために、ここでは増幅アナログ複合信号サンプル１２６と呼ぶ、増幅アナログ複合信号１４７のサンプルを、方向性カプラ１０６から逆側に結合し、ＩＭコントローラ１１４に導出する。加えて、アナログ複合信号１４０の一部を、遅延回路１１５によって遅延し、次いでＩＭコントローラ１１４に導出する。エラー信号１１６の振幅および位相を適正に調節すれば、ＩＭコントローラは、増幅アナログ複合信号サンプル１２６において歪みを検出しない。しかしながら、増幅アナログ複合信号サンプル１２６が十分なエネルギのエラー成分を有する場合、ＩＭコントローラ１１４は、制御ライン１２４，１２５を通じて、第２利得および位相調節器１１０の振幅および位相パラメータを修正することにより、増幅エラー信号１２３の振幅および位相を調節し、増幅アナログ複合信号サンプル１２６の歪みを最小に持っていく。
【００１６】
前述のように、フィード・フォワード増幅回路１００は、フィード・フォワード信号経路におけるエラー信号の位相および利得調節を改善するものである。この改善は有効であるが、ＩＭコントローラ１１４の入力に現れる可能性のある残留キャリア成分の相殺に完全に対処する訳ではない。主増幅器１０２の歪んだ周波数応答に起因する可能な残留キャリア成分が、ＩＭコントローラ１１４の残留エラー成分を精度高く検出する能力を妨害する虞れがある。ＩＭコントローラ１１４の残留エラー成分を検出する能力が低下すると、フィード・フォワード信号経路におけるエラー信号の位相および利得調節に対する制御の低下に至る可能性がある。
【００１７】
第２図を参照すると、本発明によるフィード・フォワード増幅回路の好適実施例がブロック図で示されている。第１図に示したフィード・フォワード増幅器と同様、フィード・フォワード増幅回路の好適実施例は、増幅信号経路１５０およびフィード・フォワード信号経路１６０を含む。可能な場合はいつでも、各経路における同様の構成素子は、同じ材料で作り、単一ボード増幅器における同一ボード上に実装することが好ましい。
【００１８】
また、第２図は、アップ・コンバータ２１９およびダウン・コンバータ２３０も備えていることは明らかである。更に、アップ・コンバータ２１９の入力に現れるディジタル信号は、第１ディジタル入力２１８をＩＭコントローラ２１４に供給する。第１ディジタル入力２１８は、複数の理想的ディジタル合計信号を表わす。続いて、これらをアップ・コンバータ２１９によってより高い周波数にシフトし、増幅し、フィード・フォワード信号経路１６０からの出力と結合し、主増幅経路の出力において送信する。好適実施例では、第１ディジタル入力２１８は、送信機／コンバイナ・カード（図示せず）によって与えられるが、いずれの適切なソースによって与えることも可能である。また同様に明らかであろうが、方向性カプラ１０６から増幅アナログ複合信号サンプル１２６を受信すると、ダウン・コンバータ２３０は第２ディジタル入力２２６をＩＭコントローラ２１４に供給する。ダウン・コンバータ２３０は、アナログ／ディジタル変換器２１５および第１ミキサ２１６を含む。第１ミキサ２１６は、増幅アナログ複合信号サンプル１２６の周波数をダウン・シフトするように動作し、その周波数がディジタルＩＭコントローラ２１４への入力に適するように、調節複合アナログ信号サンプル１２８を生成する。更に、アナログ／ディジタル変換器２１５は、調節複合アナログ信号サンプル１２８を、小振幅ディジタル信号ストリームに変換する。これは、ディジタルＩＭコントローラ２１４への第２ディジタル入力２２６として現れる。第２ディジタル入力２２６は、複数の実ディジタル合計信号を表わし、主増幅経路の出力に現れる増幅アナログ複合信号１４７の低電力サンプルから得られる。
【００１９】
加えて、第１ディジタル入力２１８をアナログ信号に変換し、アップ・コンバータ２１９によって周波数シフトする。アップ・コンバータ２１９は、第１ディジタル入力２１８をアナログ信号２３１に変換するディジタル／アナログ変換器２１２，第２ミキサ２１３，スプリッタ２２０，および局部発振器２１７を含む。局部発振器２１７は、基準周波数信号２２１を発生し、第２ミキサ２１３によってアナログ信号２３１と混成されると、主増幅器１０２による受信に適したアナログ複合入力信号１４０を生成する。基準周波数信号２２１を第２ミキサ２１３に供給することに加えて、スプリッタ２２０は基準周波数信号２２１を第１ミキサ２１６に供給する。これによって、ディジタルＩＭコントローラ２１４の適正な機能に必要とされる、第２ディジタル入力２２６が第１ディジタル入力２１８と同じ周波数であることを確保する。
【００２０】
第２図と関連付けて論じたように、第１ディジタル入力２１８は、複数の理想的ディジタル合計信号を表わす。これらは主増幅器１０２によって増幅されておらず、キャリア成分のみからなるという意味で「理想的」である。逆に、第２ディジタル入力２２６は、アナログ信号に変換され主増幅器１０２によって増幅されてエラー成分が追加された複数のディジタル信号を表わす。理論的には、エラー成分の全てが、フィード・フォワード増幅動作の結果として除去され、正しい歪みのない（即ち、エラー成分のない）増幅出力信号が生成される。エラー成分の大部分は除去されるが、実際には、キャリア成分および残留エラー成分を含む「実」アナログ信号が、方向性カプラ１０５の出力において生成される。本発明の好適実施例によれば、ディジタルＩＭコントローラ２１４のような、ディジタル的にイネーブルされたＩＭコントローラの使用によって、残留エラー成分の低減をディジタル・ドメインにおいて行なう。第２利得および位相調節器１１０への利得調節器の入力２２４および位相調節器の入力２２５を通じて行われる、エラー信号１１６の利得および位相の操作は、したがって、第１ディジタル信号２１８および第２ディジタル信号２２６間の差の測定の結果として、ディジタルＩＭコントローラ２１４によって行われる（以下で論ずる）。
【００２１】
ディジタルＩＭコントローラ２１４は、第３図に示すように構成されている。ディジタルＩＭコントローラ２１４は、第１ディジタル入力２１８を受信する適応有限インパルス応答（ＦＩＲ）フィルタ３１０，キャリア相殺コントローラ３０８，減算器３０６，全電力検出器３０４ならびに利得および位相調節入力（２２４，２２５）を第２利得および位相調節器１１０に供給するＩＭ相殺コントローラ３０２を含む。
【００２２】
適応ＦＩＲフィルタ３１０は、第１ディジタル入力２１８を第２ディジタル入力２２６と整合するように動作する。適応フィルタの動作および構成は、当技術分野では既知である。整合を行なうには、キャリア相殺コントローラ３０８から受信した多タップ入力３１５（以下で論ずる）に基づいて、第１ディジタル信号２１８の増幅および周波数応答を遅延させ次いで調節する。減算器３０６において、適応ＦＩＲフィルタ３１０から得られた整合第１ディジタル信号３１１を、第２ディジタル入力２２６から減算し、減算器出力３１３を得る。
【００２３】
既に述べたように、整合第１ディジタル入力３１１は、キャリア成分を含む複数のディジタル信号から得られ、一方第２ディジタル入力２２６は、キャリア成分および残留エラー成分双方を含む複数のディジタル信号を表わす。したがって、減算器３０６は、残留エラー成分および可能な残留キャリア成分を表わす減算器出力３１３を与える。
【００２４】
キャリア相殺コントローラ３０８は、多タップ入力３１５の使用により、適応ＦＩＲフィルタ３１０の調節を行なうように動作する。キャリア相殺コントローラ３０８は、２つの入力、即ち、第１ディジタル入力２１８および減算器出力３１３を受信する。多タップ入力３１５による適応ＦＩＲフィルタ３１０に対する調節を行なうには、第１ディジタル入力２１８を減算器出力３１３と相関付ける。次いで、キャリア相殺回路３０８は、適応フィルタ３１０におけるタップと関連する遅延値の各々において、この相関を最小化するように、多タップ入力３１５を調節する。この繰り返しフィードバック技法によって、整合第１ディジタル入力３１１および第２ディジタル信号２２６の周波数応答利得，位相および遅延がほぼ同一となるので、後に減算器出力３１３に現れる残留キャリア成分が除去される。加えて、キャリア相殺回路３０８は、多タップ入力３１５を調節するために用いた相関計算が、ある所定の閾値未満の値を生成することを検知すると、指示信号３２１をＩＭ相殺コントローラ３０２に供給する（以下で論ずる）。キャリア相殺コントローラ３０８は、ディジタル信号プロセッサまたはカスタム集積回路によって実施することも可能である。
【００２５】
キャリア相殺コントローラ３０８に入力を供給することに加えて、減算器出力３１３は、全電力検出器３０４にも入力を供給する。減算器出力３１３は、全電力検出器３０４の入力において、第２ディジタル入力２２６内に存在する残留エラー成分を表わすディジタル歪み信号として現れる。全電力検出器３０４は、減算器出力３１３をその複素共役と乗算する乗算器，およびロー・パス・ディジタル・フィルタよって与えられるディジタル検出エンベロープ機能を有する。全電力検出器３０４は、平均化機能を備え、第２ディジタル入力２２６にある残留エラー成分の電力を表わすディジタル値３１６を生成する。ディジタル値３１６は、多数の方法を用いて形成可能である。かかる方法に含むことができるのは、既定数の減算器出力３１３を合計すること、またはバッファ出力のスタック上で最も古い以前の減算器出力を現減算器出力と置換し、次いでバッファ出力を合計することである。次に、ＩＭ相殺コントローラ３０２によって、ディジタル値３１６を全電力検出器３０４が直前に発生したディジタル値と比較し、比較値を形成する。比較値に基づいて、利得調節入力２２４および位相調節入力２２５を修正する。
【００２６】
ＩＭ相殺コントローラ３０２は、キャリア相殺コントローラ３０８におけるキャリア相殺プロセスが収束したことを示す指示信号３２１をキャリア相殺コントローラ３０８から受信するまでは、アイドル状態のままである。キャリア相殺コントローラ３０８が収束したとは、多タップ入力３１５を調節するために用いた全ての相関計算によって、所定の閾値未満の値が得られた場合のことを言う。指示信号３２１の利用によって、起動時にＩＭ相殺コントローラ３０２が不適当な調整を行なうのを防止する。起動の間、全電力検出器３０４の出力は、キャリア相殺コントローラ３０８の作用により劇的に変動する。
【００２７】
ＩＭ相殺コントローラ３０２は、以下のように動作する。キャリア相殺コントローラ３０８から適当な指示信号３２１を受信すると、ＩＭ相殺コントローラ３０２は、そのＩＭ相殺プロセスを開始する。最初に、少なくとも全電力検出器３０４において用いられる平均間隔に等しい時間期間だけ待った後、ディジタル値３１６を測定する。次に、利得調節入力２２４に小さな変化ｄＶを一時的に加える。再度全電力検出器３０４における平均化プロセスが完了するのを待った後、ディジタル値３１６を再度測定し、新たなレベルを形成する。この新たなレベルが前回のレベルよりも著しく低い場合、利得調節入力２２４をＱ*ｄＶだけ変化させる。ここで、Ｑは０および１間のある数値である。この新たなレベルが前回の値よりも著しく高い場合、利得調節入力２２４を−Ｑ*ｄＶだけ変化させる。この新しいレベルが前回のレベルから余り違わない場合、利得調節入力２２４を変化させない。次に、利得調節入力２２４の代わりに位相調節入力２２５を用いて、ＩＭ相殺プロセスを繰り返す。次いで、第２利得および位相調節器１１０への利得調節入力２２４および位相調節入力２２５を調節するサイクル全体を連続的に繰り返す。この調節は、後に、増幅アナログ複合信号サンプル１２６、したがって第２ディジタル入力２２６に影響を与える。
【００２８】
第４図は、本発明の好適実施例による第３図のディジタルＩＭコントローラ２１４が、フィード・フォワード増幅器１００への位相調節入力２２４および利得調節入力２２５を発生するために必要なステップを示すフロー・チャートである。論理フローはステップ４２において開始し、ここで適応ＦＩＲフィルタ３１０は、複数の理想的ディジタル合計信号から成る第１ディジタル入力２１８を受信する。次に、ステップ４４において、適応ＦＩＲフィルタ３１０は、複数の多タップ入力３１５に応答して、第１ディジタル入力２１８の振幅および周波数応答を調節し、整合第１ディジタル信号３１１を形成する。次に、ステップ４６において、減算器３０６が整合第１ディジタル信号３１１および第２ディジタル入力２２６を受信する。第２ディジタル入力２２６は、エラー成分を含む複数の実ディジタル合計信号から成る。ステップ４８において、減算器３０６は、整合第１ディジタル信号３１１を第２ディジタル入力２２６から減算し、減算器出力３１３を生成する。減算器出力３１３は、残留エラー成分および可能な残留キャリア成分から成る。次に、ステップ５０において、キャリア相殺コントローラ３０８は、第１ディジタル値２１８を減算器出力３１３と相関付け、相互変調相殺コントローラ３０２が受信する指示信号３２１を発生する。加えて、相関の結果が、多タップ入力３１５に対する調節値を与える。減算器出力３１３は、全電力検出器３０４への入力も与え、ステップ５２において、減算器出力３１３の電力をディジタル値３１６に変換する。次に、ブロック５４において、相互変調相殺コントローラ３０２がディジタル値３１６を受信し、このディジタル値３１６を、全電力検出器３０４が発生した直前のディジタル値と比較する。この比較によって、比較値を得る。ステップ５６において、比較値に応答して、相互変調相殺コントローラ３０２は、フィード・フォワード増幅器１００が受信する、利得調節入力２２４および位相調節入力２２５を発生する。最後に、ステップ５８において、ステップ５４で用いた直前のディジタル値をディジタル値３１６と置換し、フローはステップ５２に戻る。その後、新たなディジタル値を発生し、ディジタル値３１６と置換する。ステップ５２，５４，５６を連続的に繰り返し、増幅アナログ複合信号１４７におけるエラー成分を最小に抑えるのに必要なレベルに設定した利得調節入力２２４および位相調節入力２２５を維持する。
【００２９】
以上、特定実施例を参照しながら本発明を特定的に示しかつ説明したが、本発明の精神および範囲から逸脱することなく、形態および詳細において種々の変更が可能であることは、当業者には理解されよう。
【図面の簡単な説明】
【図１】 従来技術のフィード・フォワード増幅器。
【図２】 本発明の好適実施例によるフィード・フォワード増幅器のブロック図。
【図３】 本発明の好適実施例による、図２に示すディジタルＩＭコントローラのブロック図。
【図４】 本発明の好適実施例にしたがって、第３図のディジタルＩＭコントローラによる、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生するために必要なステップを示すフロー・チャート。
Claims (7)
- ディジタル相互変調制御を行うフィード・フォワード増幅器であって：
第１ディジタル入力を有し、基準周波数信号、および、基準周波数信号とディジタル信号を変換したアナログ信号とを混成して生成されたアナログ複合信号を出力するアップ・コンバータ；
アナログ複合信号を受信し、増幅されたアナログ複合信号および増幅されたアナログ複合信号のサンプルを出力するフィード・フォワード増幅部；
前記増幅されたアナログ複合信号のサンプルを受信し、第２ディジタル入力を出力するダウン・コンバータ；および
入力として、第１ディジタル入力および第２ディジタル入力を有し、前記フィード・フォワード増幅器を調節するための位相および利得調節入力を出力するディジタル相互変調コントローラ；
から成り、
前記ディジタル相互変調コントローラは：
２以上の複数タップ入力に応答する適応ＦＩＲフィルタであって、前記第１ディジタル入力の振幅および周波数応答を調節し、調節された第１ディジタル信号を形成する適応ＦＩＲフィルタ；
前記調整された第１ディジタル信号および前記第２ディジタル入力に応答する減算器であって、残留エラー成分を表わす減算器出力を生成する減算器；
前記第１ディジタル入力の前記減算器出力との相関性に応じて、前記複数のタップ入力を調節し、指示信号を与えるキャリア相殺コントローラ；
前記減算器出力に応答する全電力検出器であって、前記減算器出力の電力レベルをディジタル表現に変換し、ディジタル値を形成する全電力検出器；および
前記指示信号および前記ディジタル値に応答する相互変調相殺コントローラであって、 前記ディジタル値を、前記全電力検出器が発生した旧ディジタル値と比較して比較値を形成し、前記比較値に基づいて、前記位相利得調節器の入力を生成する相互変調相殺コントローラ；
から成ることを特徴とするディジタル相互変調制御フィード・フォワード増幅器。 - 前記アップ・コンバータは：
第１ディジタル入力信号をアナログ信号に変換するディジタル／アナログ変換器；
前記基準周波数信号に応答してアナログ信号の周波数を調節し、前記アナログ複合信号を出力する第１ミキサ；および
スプリッタに結合された局部発振器であって、前記スプリッタが前記基準周波数信号を第１ミキサおよび第２ミキサに供給するところの局部発振器；
から成ることを特徴とする請求項１記載のディジタル相互変調制御を行うフィード・フォワード増幅器。 - 前記フィード・フォワード増幅器は、更に、増幅信号経路およびフィード・フォワード信号経路を備えることを特徴とする請求項１記載のディジタル相互変調制御を行うフィード・フォワード増幅器。
- 前記増幅信号経路において：
前記アナログ複合信号を増幅して、複数のキャリアおよびエラー成分から成る増幅されたアナログ信号を形成する主増幅器；および
増幅されたアナログ信号のサンプルを前記フィード・フォワード信号経路に結合する第１方向性カプラ；
を備えることを特徴とする請求項３記載のディジタル相互変調制御を行うフィード・フォワード増幅器。 - 前記フィード・フォワード信号経路において：
コントローラに応答してアナログ複合信号の位相および利得を調節し、フィード・フォワード信号を形成する第１利得位相調節器；
前記フィード・フォワード信号を前記増幅されたアナログ信号のサンプルと結合し、エラー信号を形成する方向性カプラ；
前記利得位相調節器の入力に応答して前記エラー信号を調節し、調節されたエラー信号を形成する第２利得位相調節器；および
前記調節されたエラー信号を増幅し、増幅エラー信号を形成するエラー増幅器；
を備えることを特徴とする請求項４記載のディジタル相互変調制御を行うフィード・フォワード増幅器。 - 前記増幅信号経路において、遅延要素と，前記増幅されたアナログ信号から前記増幅されたエラー信号を減算して増幅されたアナログ複合信号を形成する第２方向性カプラとを更に備えることを特徴とする請求項５記載のディジタル相互変調制御を行うフィード・フォワード増幅器。
- 前記ダウン・コンバータは：
前記基準周波数信号を前記増幅されたアナログ複合信号のサンプルと混成し、調節された複合アナログ信号のサンプルを生成する第２ミキサ；および
前記調節された複合アナログ信号のサンプルを第２ディジタル入力に変換するアナログ／ディジタル変換器；
から成ることを特徴とする請求項１記載のディジタル相互変調制御フィード・フォワード増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/996,754 | 1997-12-23 | ||
| US08/996,754 US5912586A (en) | 1997-12-23 | 1997-12-23 | Feed forward amplifier with digital intermodulation control |
| PCT/US1998/016657 WO1999033167A1 (en) | 1997-12-23 | 1998-08-10 | Feed forward amplifier with digital intermodulation control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001527311A JP2001527311A (ja) | 2001-12-25 |
| JP4236814B2 true JP4236814B2 (ja) | 2009-03-11 |
Family
ID=25543268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000525967A Expired - Fee Related JP4236814B2 (ja) | 1997-12-23 | 1998-08-10 | ディジタル相互変調制御フィード・フォワード増幅器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5912586A (ja) |
| EP (1) | EP1040569A4 (ja) |
| JP (1) | JP4236814B2 (ja) |
| KR (1) | KR100356250B1 (ja) |
| CN (1) | CN1156072C (ja) |
| CA (1) | CA2314108C (ja) |
| WO (1) | WO1999033167A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261343A (ja) * | 1998-03-10 | 1999-09-24 | Fujitsu Ltd | フィードフォーワード増幅器 |
| US6339701B1 (en) * | 1998-06-17 | 2002-01-15 | Lucent Technologies, Inc. | Method and apparatus for extending the dynamic range of a frequency mixer |
| US6144255A (en) * | 1998-10-19 | 2000-11-07 | Powerwave Technologies, Inc. | Feedforward amplification system having mask detection compensation |
| US6493543B1 (en) * | 1998-10-19 | 2002-12-10 | Powerwave Technologies, Inc. | Multichannel amplification system using mask detection |
| US6140874A (en) * | 1998-10-19 | 2000-10-31 | Powerwave Technologies, Inc. | Amplification system having mask detection and bias compensation |
| US6198346B1 (en) * | 1998-11-18 | 2001-03-06 | At&T Corp. | Adaptive linear amplifier without output power loss |
| US6111462A (en) * | 1998-11-18 | 2000-08-29 | Mucenieks; Lance T. | RF power amplifier linearization using parallel RF power amplifiers having intermod-complementing predistortion paths |
| US6104241A (en) * | 1998-11-18 | 2000-08-15 | Spectrian | High efficiency feed-forward RF power amplifier with predistoration enchancement |
| US6348838B1 (en) | 1999-04-29 | 2002-02-19 | Netcom, Inc. | Optimal power combining for balanced error correction amplifier |
| US6359509B1 (en) | 1999-04-29 | 2002-03-19 | Netcom, Inc. | Balanced error correction amplifier and method of removing distortion from an amplified signal |
| US6172564B1 (en) * | 1999-07-30 | 2001-01-09 | Eugene Rzyski | Intermodulation product cancellation circuit |
| JP3949322B2 (ja) * | 1999-09-01 | 2007-07-25 | 三菱電機株式会社 | フィードフォワード増幅器 |
| JP4256057B2 (ja) | 1999-09-30 | 2009-04-22 | 株式会社東芝 | 非線形補償器 |
| DE69932723T2 (de) * | 1999-09-30 | 2007-09-06 | Kabushiki Kaisha Toshiba, Kawasaki | Nichtlineare Korrekturvorrichtung |
| US6424213B1 (en) | 2000-04-22 | 2002-07-23 | Netcom, Inc. | Loss reduction using multiple amplifiers identically divided |
| US7053702B2 (en) * | 2000-11-20 | 2006-05-30 | Soma Networks, Inc. | Feed forward amplifier |
| US6677823B2 (en) | 2001-02-28 | 2004-01-13 | Andrew Corporation | Gain compensation circuit using a variable offset voltage |
| US20020146996A1 (en) * | 2001-03-06 | 2002-10-10 | Bachman Thomas A. | Scanning receiver for use in power amplifier linearization |
| US6829471B2 (en) | 2001-03-07 | 2004-12-07 | Andrew Corporation | Digital baseband receiver in a multi-carrier power amplifier |
| US7436900B2 (en) * | 2001-03-28 | 2008-10-14 | Lucent Technologies Inc. | Intermodulation distortion identification and quantization circuit for a linear amplifier system |
| US7015751B2 (en) | 2001-06-28 | 2006-03-21 | Simon Fraser University | Decorrelated power amplifier linearizers |
| KR100442537B1 (ko) * | 2001-11-16 | 2004-08-04 | 주식회사 썬웨이브텍 | Ｐｉｍｄ 신호 제거 장치 및 이를 이용한 이동통신용 중계기 |
| US7657241B2 (en) * | 2002-02-01 | 2010-02-02 | Qualcomm, Incorporated | Distortion reduction calibration |
| US6850115B2 (en) * | 2002-08-26 | 2005-02-01 | Powerwave Technologies, Inc. | Enhanced efficiency LDMOS based feed forward amplifier |
| US7403573B2 (en) * | 2003-01-15 | 2008-07-22 | Andrew Corporation | Uncorrelated adaptive predistorter |
| US7729668B2 (en) | 2003-04-03 | 2010-06-01 | Andrew Llc | Independence between paths that predistort for memory and memory-less distortion in power amplifiers |
| US6972622B2 (en) * | 2003-05-12 | 2005-12-06 | Andrew Corporation | Optimization of error loops in distributed power amplifiers |
| US7259630B2 (en) * | 2003-07-23 | 2007-08-21 | Andrew Corporation | Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter |
| US6963242B2 (en) * | 2003-07-31 | 2005-11-08 | Andrew Corporation | Predistorter for phase modulated signals with low peak to average ratios |
| US7023273B2 (en) * | 2003-10-06 | 2006-04-04 | Andrew Corporation | Architecture and implementation methods of digital predistortion circuitry |
| US20050200408A1 (en) * | 2004-03-15 | 2005-09-15 | Benjamin James A. | Method and apparatus for feed forward linearization of wideband RF amplifiers |
| EP1717949A1 (en) * | 2005-04-21 | 2006-11-02 | Siemens Aktiengesellschaft | Method and apparatus for reducing nonlinear distortions in generating a high frequency signal |
| KR100803032B1 (ko) * | 2006-10-19 | 2008-02-18 | 지씨티 세미컨덕터 인코포레이티드 | 과도 신호를 보상하기 위한 수신기, 디지털 신호 처리부 및 디지털 신호 처리 방법 |
| US20080102773A1 (en) * | 2006-10-31 | 2008-05-01 | Motorola, Inc. | Method and apparatus to facilitate use of intermodulation product results to control gain for a received wireless signal |
| US7605660B1 (en) * | 2007-11-12 | 2009-10-20 | Rf Micro Devices, Inc. | Linear multi-stage transimpedance amplifier |
| DE102009024548B4 (de) * | 2008-06-16 | 2013-10-31 | Dev Systemtechnik Gmbh & Co. Kg | Verfahren und Vorrichtung zur Überwachung einer elektronischen Schaltung |
| US9191172B2 (en) * | 2011-03-25 | 2015-11-17 | Lg Electronics Inc. | Method wherein a base station transmits and receives TDD configuration information regarding a plurality of CCs in a wireless communication system supporting a plurality of the CCs, and apparatus for same |
| EP2582043A1 (en) | 2011-10-10 | 2013-04-17 | Astrium Limited | Control system for a power amplifier |
| CN103312274B (zh) * | 2012-03-16 | 2016-03-16 | 京信通信***（中国）有限公司 | 一种前馈放大器的数字控制方法及数字化前馈放大器 |
| CN104779969B (zh) * | 2015-05-07 | 2017-03-29 | 电子科技大学 | 一种具有高动态接收机的全双工***及其使用方法 |
| US9998158B2 (en) | 2015-05-27 | 2018-06-12 | Finesse Wireless, Inc. | Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals |
| US9831835B2 (en) * | 2016-02-26 | 2017-11-28 | Nxp Usa, Inc. | Multiple path amplifier with pre-cancellation |
| WO2019047041A1 (zh) * | 2017-09-05 | 2019-03-14 | 鹤壁天海电子信息***有限公司 | 一种前馈放大器及其互调分量的检测方法 |
| CN110208674B (zh) * | 2019-05-08 | 2021-05-25 | 天津大学 | 一种用于非线性辐射信号检测的定向耦合近场探针及*** |
| US11451366B2 (en) * | 2020-01-16 | 2022-09-20 | Mediatek Inc. | Lead-on detection circuitry of biopotential acquisition system |
| US11456760B1 (en) * | 2021-03-05 | 2022-09-27 | Motorola Solutions, Inc. | Linearizing narrowband carriers with low resolution predistorters |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4361892A (en) * | 1980-11-03 | 1982-11-30 | Bell Telephone Laboratories, Incorporated | Adaptive equalizer |
| US4879519A (en) * | 1988-10-31 | 1989-11-07 | American Telephone And Telegraph Company, At&T Bell Labs | Predistortion compensated linear amplifier |
| JPH03188738A (ja) * | 1989-12-19 | 1991-08-16 | Kokusai Denshin Denwa Co Ltd <Kdd> | Ｐｓｋ信号復調方式及び装置 |
| CA2046413C (en) * | 1990-07-11 | 1994-01-04 | Shoichi Narahashi | Feed-forward amplifier |
| US5119040A (en) * | 1991-01-04 | 1992-06-02 | Motorola, Inc. | Method and apparatus for optimizing the performance of a power amplifier circuit |
| US5130663A (en) * | 1991-04-15 | 1992-07-14 | Motorola, Inc. | Feed forward amplifier network with frequency swept pilot tone |
| US5386198A (en) * | 1993-01-28 | 1995-01-31 | Telefonaktiebolaget L M Ericsson | Linear amplifier control |
-
1997
- 1997-12-23 US US08/996,754 patent/US5912586A/en not_active Expired - Lifetime
-
1998
- 1998-08-10 EP EP98943185A patent/EP1040569A4/en not_active Withdrawn
- 1998-08-10 KR KR1020007007044A patent/KR100356250B1/ko not_active IP Right Cessation
- 1998-08-10 CN CNB988125315A patent/CN1156072C/zh not_active Expired - Fee Related
- 1998-08-10 JP JP2000525967A patent/JP4236814B2/ja not_active Expired - Fee Related
- 1998-08-10 WO PCT/US1998/016657 patent/WO1999033167A1/en active IP Right Grant
- 1998-08-10 CA CA002314108A patent/CA2314108C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2314108A1 (en) | 1999-07-01 |
| EP1040569A4 (en) | 2004-05-26 |
| CN1156072C (zh) | 2004-06-30 |
| EP1040569A1 (en) | 2000-10-04 |
| JP2001527311A (ja) | 2001-12-25 |
| KR20010033536A (ko) | 2001-04-25 |
| WO1999033167A1 (en) | 1999-07-01 |
| CA2314108C (en) | 2002-09-24 |
| US5912586A (en) | 1999-06-15 |
| CN1283326A (zh) | 2001-02-07 |
| KR100356250B1 (ko) | 2002-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4236814B2 (ja) | ディジタル相互変調制御フィード・フォワード増幅器 | |
| US6437644B1 (en) | Predistorter | |
| EP1293039B1 (en) | High linearity multicarrier rf amplifier | |
| JP3342018B2 (ja) | 適応型予歪付与回路を有するｒｆアンプ | |
| EP1505723B1 (en) | Hybrid distortion compensation method and hybrid distortion compensation apparatus | |
| US5789976A (en) | Digital adaptive control of feedforward amplifier using frequency domain cancellation | |
| JPH05504457A (ja) | フイードフォーワード歪み低減回路 | |
| KR100279948B1 (ko) | 선형화된 전력 증폭 장치 및 방법 | |
| CA2170894A1 (en) | Method and apparatus for multi-loop feedforward power amplifying | |
| US6275105B1 (en) | Adaptive linearization of a feedforward amplifier by complex gain stabilization of the error amplifier | |
| US6194964B1 (en) | Predistorter having an automatic gain control circuit and method therefor | |
| US6429738B1 (en) | Feed forward amplifier | |
| CA2284333C (en) | Nested feed forward distortion reduction system | |
| EP1066680B1 (en) | Predistorter | |
| US6400223B1 (en) | Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier | |
| US6392481B1 (en) | Method and apparatus for improved fed forward amplification | |
| US20030179043A1 (en) | Method and apparatus for providing carrier cancellation in a feed forward amplifier circuit | |
| KR19980069488A (ko) | 선형증폭 장치 및 방법 | |
| KR20000046231A (ko) | 두 개의 파일럿 신호를 이용한 전력 증폭기의 피드포워드 선형화 방법 및 그 회로 | |
| GB2335813A (en) | A cubic and higher order predistorter for linearizing an amplifier | |
| JPH11154829A (ja) | 共通増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070927 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| LAPS | Cancellation because of no payment of annual fees |