TWI482433B - 振盪電路、計時裝置以及電子系統 - Google Patents

Description

振盪電路、計時裝置以及電子系統

本發明係有關於一種振盪電路，特別是有關於一種具有低功率損耗的振盪電路。

即時時鐘(real time clock；RTC)通常係與一振盪電路相結合。藉由振盪電路所產生的振盪信號，便可更新即時時鐘的時間。一般而言，振盪電路具有反相器，用以產生振盪信號。在提供操作電壓予反相器後，反相器便可開始動作。然而，當操作電壓變化時，例如電源電壓改變或溫度變化時，將導致振盪電路的消耗功率產生極遽變化。再者，上述亦會影響反相器之直流工作點之操作。反相器之參考直流工作點會因電源電壓改變產生偏移，造成下一級的邏輯電路設計困難。

本發明提供一種振盪電路包括，一第一電晶體、一第二電晶體、一電流源、一第一反相器以及一阻抗單元。第一電晶體，具有一第一源極，一第一汲極以及一第一閘極。第一源極接收一第一操作電壓。第一汲極耦接第一閘極。第二電晶體具有一第二源極，一第二汲極以及一第二閘極。第二源極接收第一操作電壓。第二閘極耦接第一閘極。電流源耦接第一汲極與接地電壓之間。第一反相器產生一振盪信號，並具有一第一輸入端，一第一輸出端以及一第一電源端。第一電源端耦接第二汲極。阻抗單元耦接於第一輸入端以及第一輸出端之間。

本發明另提供一種計時裝置包括，一邏輯電路以及一振盪電路。邏輯電路計數一振盪信號的脈衝數量，並根據計數後的結果，更新一即時時鐘的時間。振盪電路包括，一第一電晶體、一第二電晶體、一電流源、一第一反相器以及一阻抗單元。第一電晶體，具有一第一源極，一第一汲極以及一第一閘極。第一源極接收一第一操作電壓。第一汲極耦接第一閘極。第二電晶體具有一第二源極，一第二汲極以及一第二閘極。第二源極接收第一操作電壓。第二閘極耦接第一閘極。電流源耦接第一汲極與接地電壓之間。第一反相器產生一振盪信號，並具有一第一輸入端，一第一輸出端以及一第一電源端。第一電源端耦接第二汲極。阻抗單元耦接於第一輸入端以及第一輸出端之間。

本發明更提供一種電子系統包括，一即時時鐘以及一計時裝置。計時裝置控制即時時鐘，並包括一邏輯電路以及一振盪電路。邏輯電路計數一振盪信號的脈衝數量，並根據計數後的結果，更新即時時鐘的時間。振盪電路包括，一第一電晶體、一第二電晶體、一電流源、一第一反相器以及一阻抗單元。第一電晶體，具有一第一源極，一第一汲極以及一第一閘極。第一源極接收一第一操作電壓。第一汲極耦接第一閘極。第二電晶體具有一第二源極，一第二汲極以及一第二閘極。第二源極接收第一操作電壓。第二閘極耦接第一閘極。電流源耦接第一汲極與接地電壓之間。第一反相器產生一振盪信號，並具有一第一輸入端，一第一輸出端以及一第一電源端。第一電源端耦接第二汲極。阻抗單元耦接於第一輸入端以及第一輸出端之間。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

第1圖為本發明之電子系統之示意圖。如圖所示，電子系統100包括，即時時鐘110以及計時裝置130。計時裝置130控制即時時鐘110的時間。在本實施例中，計時裝置130包括，振盪電路150以及邏輯電路170。振盪電路150產生振盪信號S_OSC 。邏輯電路170計數振盪信號S_OSC 的脈衝數量，並根據計數後的結果，更新即時時鐘110的時間。

本發明並不限制邏輯電路170的實施架構。在本實施例中，邏輯電路170具有除頻器171以及173。由第1圖可知，即時時鐘110的時間係由除頻器173所產生的處理信號S_CON2 的脈衝數量所決定。

邏輯電路170的除頻器171處理振盪信號S_OSC ，以產生處理信號S_CON1 。除頻器173處理處理信號S_CON1 ，以產生處理信號S_CON2 。在本實施例中，除頻器171及173的係數均為2(即除頻器171及173為÷2除頻器)，故處理信號S_CON1 的脈衝數量係為振盪信號S_OSC 的脈衝數量的一半，處理信號S_CON2 的脈衝數量係為處理信號S_CON1 的脈衝數量的一半。

本發明並不限制除頻器的係數與數目。在其它實施例中，除頻器的係數可為任意數值，且本發明亦不限制除頻器的數量。在一可能實施例中，邏輯電路170的除頻器的數量大於2。

第2A圖為本發明之振盪電路之一可能實施例。如圖所示，振盪電路150包括，電晶體T1、T2、電流源210、反相器INV1以及阻抗單元230。在本實施例中，電晶體T1、T2均為PMOS電晶體，但並非用以限制本發明。在其它實施例中，本領域之技術人員可利用NMOS電晶體取代電晶體T1及T2。由於NMOS電晶體與PMOS電晶體之間的替換關係係為本領域人士所深知，故不再贅述。

電晶體T1的源極接收操作電壓V_OP1 ，其汲極耦接閘極以及電流源210，電晶體T2的源極接收操作電壓V_OP1 ，其閘極耦接電晶體T1之閘極，其汲極耦接反相器INV1之電源端。電流源210耦接於電晶體T1之汲極與接地電壓V_SS 之間，用以提供一固定的電流。反相器INV1並聯阻抗單元230，並產生振盪信號S_OSC 。在本實施例中，阻抗單元230係由一電阻器所構成。在其它實施例中，本領域之技術人員可利用其它元件取代阻抗單元230。

由於振盪電路具有電流源210，故可使反相器INV1的電源端的電流維持在一固定範圍內。因此，就算操作電壓V_OP1 變化時，也不會增加反相器INV1功率損耗。

第2B圖為本發明之振盪電路之另一可能實施例。第2B圖相似第2A圖，不同之處在於，第2B圖多了波形整形單元250以及電晶體T3。波形整形單元250處理(如放大)反相器INV1的輸出信號。波形整形單元250處理後的信號即作為第1圖所示之振盪信號S_OSC 。在一可能實施例中，波形整形單元250可放大反相器INV1的輸出信號，並可將反相器INV1的輸出信號由弦波形式轉換成方波形式。

在本實施例中，波形整形單元250係由放大器251所構成。放大器251串聯反相器INV1，用以放大並反相反相器INV1的輸出信號。在本實施例中，放大器251所產生的輸出信號作為第1圖所示的振盪信號S_OSC 。另外，放大器251的電源端耦接電晶體T3的汲極。電晶體T3的源極接收操作電壓V_OP1 ，其閘極耦接電晶體T2及T1的閘極。在本實施例中，電晶體T1~T3均為PMOS電晶體。

本發明並不限制波形整形單元250的內部架構。在一可能實施例中，波形整形單元250可由複數反相器所構成。第2C圖為本發明之振盪電路之另一可能實施例。第2C圖相似第2B圖，不同之處在於，第2C圖多了電晶體T4、放大器253及處理模組255。

在本實施例中，波形整形單元250係由放大器251及253以及處理模組255所構成。放大器251串聯放大器253。由於放大器253與放大器251的功能相似，故不再贅述放大器253的功能。另外，放大器253的電源端耦接到電晶體T4的汲極。由於電晶體T4與放大器253的連接關係與電晶體T3與放大器251的連接關係相似，故亦不再贅述。在本實施例中，電晶體T4亦為PMOS電晶體。

在其它實施例中，波形整形單元250可包括兩個以上的放大器，並且每一放大器均具有一相對應的電晶體。每一放大器的相對應電晶體係耦接於操作電壓V_OP1 與放大器的電源端之間。在一可能實施例中，每一放大器所對應的電晶體均為PMOS電晶體。在其它可能實施例中，放大器可被反相器所取代。例如，第2D圖所示之電路。第2D圖與第2C圖相似，不同之處在於，第2D圖以反相器241及242取代第2C圖之放大器251及253。

在本實施例中，波形整形單元250更包括處理模組255。處理模組255產生具有方波形式的輸出信號S_OUT 。由於處理模組255具有位準轉換(level shift)功能，故可增加輸出信號S_OUT 的位準。如圖所示，處理模組255接收放大器251的輸出信號S_IN1 以及放大器253的輸出信號S_IN2 ，用以產生輸出信號S_OUT 。輸出信號S_OUT 可作為第1圖所示之振盪信號S_OSC 。

由於放大器251及253接收到操作電壓V_OP1 ，故放大器251及253的輸出信號S_IN1 及S_IN2 的最大位準等於操作電壓V_OP1 。然而，由於處理模組255接收操作電壓V_OP2 ，並且具有位準轉換的功能，故處理模組255所產生輸出信號S_OUT 的最大位準等於操作電壓V_OP2 ，其中操作電壓V_OP2 大於操作電壓V_OP1 。

第3A圖為處理模組255之一可能實施例。如圖所示，處理模組255具有電晶體T5~T8。在本實施例中，電晶體T5及T6為NMOS電晶體，電晶體T7及T8為PMOS電晶體。在其它實施例中，電晶體T5及T6可被置換成PMOS電晶體，電晶體T7及T8被置換成NMOS電晶體。

電晶體T5之源極接收接地電壓V_SS ，其汲極耦接電晶體T8之閘極以及電晶體T7的汲極，其閘極接收放大器251的輸出信號S_IN1 。電晶體T6之源極接收接地電壓V_SS ，其汲極耦接電晶體T7之閘極以及電晶體T8的汲極，其閘極接收放大器253的輸出信號S_IN2 。電晶體T7的汲極耦接電晶體T5之汲極，其源極接收操作電壓V_OP2 ，其閘極耦接電晶體T6之汲極。電晶體T8之汲極耦接電晶體T7之閘極以及電晶體T6之汲極，並產生輸出信號S_OUT 。電晶體T8之源極接收操作電壓V_OP2 ，其閘極耦接電晶體T7之汲極。

第3B圖為第3A圖所示之處理模組255之時序圖。請配合第3A圖，如圖所示，放大器251的輸出信號S_IN1 反相於放大器253的輸出信號S_IN2 。當放大器251的信號S_IN1 為高位準，並且放大器253的信號S_IN2 為低位準時，電晶體T5被導通，而電晶體T6不被導通。因此，電晶體T8被導通。由於電晶體T8的源極接收操作電壓V_OP2 ，故輸出信號S_OUT 等於操作電壓V_OP2 。

當放大器251的信號S_IN1 為低位準，並且放大器253的信號S_IN2 為高位準時，電晶體T5不被導通，而電晶體T6被導通。因此，電晶體T7被導通，而電晶體T8不被導通。由於電晶體T6的源極接收接地電壓V_SS ，故輸出信號S_OUT 等於接地電壓V_SS 。

第4圖為本發明之振盪電路之消耗電流與操作電壓之間的關係。如圖所示，當操作電壓V_OP1 變化時，振盪電路的消耗電流大致會維持在一控制範圍(約225nA~270nA)內。因此，操作電壓V_OP1 的變化對於振盪電路的消耗電流影響減少。另外，由於振盪電路的消耗電流被有效控制在上述範圍內，因此，在操作電壓V_OP1 變化時，可有效降低振盪電路的功率損耗。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．電子系統

110．．．即時時鐘

130．．．計時裝置

150．．．振盪電路

170．．．邏輯電路

171、173．．．除頻器

T1~T8．．．電晶體

210．．．電流源

255．．．處理模組

230．．．阻抗單元

250．．．波形整形單元

251、253．．．放大器

INV1、241、242．．．反相器

第1圖為本發明之電子系統之示意圖。

第2A圖為本發明之振盪電路之一可能實施例。

第2B、2C、2D圖為本發明之振盪電路之其它可能實施例。

第3A圖為本發明之處理模組之一可能實施例。

第3B圖為第3A圖所示之處理模組之時序圖。

第4圖為本發明之振盪電路之消耗電流與操作電壓之間的關係。

150．．．振盪電路

210．．．電流源

230．．．阻抗單元

T1、T2．．．電晶體

INV1．．．反相器

V_OP1 ．．．操作電壓

V_SS ．．．接地電壓

S_OSC ．．．振盪信號

Claims (38)

1. 一種振盪電路，包括：一第一電晶體，具有一第一源極，一第一汲極以及一第一閘極，該第一源極接收一第一操作電壓，該第一汲極耦接該第一閘極；一第二電晶體，具有一第二源極，一第二汲極以及一第二閘極，該第二源極接收該第一操作電壓，該第二閘極耦接該第一閘極；一電流源，耦接該第一汲極與一接地電壓之間；一第一反相器，產生一振盪信號，並具有一第一輸入端，一第一輸出端以及一第一電源端，該第一電源端耦接該第二汲極；一阻抗單元，耦接於該第一輸入端以及該第一輸出端之間；一波形整形單元，用以處理該振盪信號，並包括：一第一放大器，放大該振盪信號，以產生一第一輸出信號，並具有一第二輸入端，一第二輸出端以及一第二電源端，該第二輸入端耦接該第一輸出端，該第二輸出端輸出該第一輸出信號；以及一第三電晶體，具有一第三源極、一第三汲極以及一第三閘極，該第三源極接收該第一操作電壓，該第三汲極耦接該第二電源端，該第三閘極耦接該第二閘極。
2. 如申請專利範圍第1項所述之振盪電路，其中該阻抗單元係為一電阻器。
3. 如申請專利範圍第1項所述之振盪電路，其中該第 一放大器包括一個或多個反相器。
4. 如申請專利範圍第1項所述之振盪電路，其中該波形整形單元更包括：一第二放大器，放大該第一輸出信號，用以產生一第二輸出信號，並具有一第三輸入端，一第三輸出端以及一第三電源端，該第三輸入端耦接該第二輸出端，該第三輸出端輸出該第二輸出信號，其中該第二放大器包括一第二反相器。
5. 如申請專利範圍第4項所述之振盪電路，更包括：一第四電晶體，具有一第四源極、一第四汲極以及一第四閘極，該第四源極接收該第一操作電壓，該第四汲極耦接該第三電源端，該第四閘極耦接該第三閘極。
6. 如申請專利範圍第5項所述之振盪電路，其中該第一、第二、第三及第四電晶體均為P型電晶體。
7. 如申請專利範圍第5項所述之振盪電路，其中該波形整形單元更包括：一處理模組，接收該第一及第二輸出信號，用以產生一第三輸出信號。
8. 如申請專利範圍第7項所述之振盪電路，其中該第三輸出信號包括一方波信號，並且該第三輸出信號作為該振盪信號。
9. 如申請專利範圍第7項所述之振盪電路，其中該處理模組接收一第二操作電壓，該第二操作電壓大於該第一操作電壓，並且該第三輸出信號的振幅與該第二操作電壓有關。
10. 如申請專利範圍第9項所述之振盪電路，其中該處理模組包括：一第五電晶體，具有一第五源極、一第五汲極以及一第五閘極，該第五源極接收該接地電壓，該第五閘極接收該第一輸出信號；一第六電晶體，具有一第六源極、一第六汲極以及一第六閘極，該第六源極接收該接地電壓，該第六閘極接收該第二輸出信號；一第七電晶體，具有一第七源極、一第七汲極以及一第七閘極，該第七汲極耦接該第五汲極，該第七源極接收該第二操作電壓；以及一第八電晶體，具有一第八源極、一第八汲極以及一第八閘極，該第八汲極耦接該第七閘極以及該第六汲極，並產生該第三輸出信號，該第八源極接收該第二操作電壓，該第八閘極耦接該第七源極。
11. 如申請專利範圍第10項所述之振盪電路，其中該第一、第二、第三、第四、第七及第八電晶體均為P型電晶體，該第五及第六電晶體均為N型電晶體。
12. 一種計時裝置，包括：一邏輯電路，計數一振盪信號的脈衝數量，並根據計數後的結果，更新一即時時鐘的時間；以及一振盪電路，包括：一第一電晶體，具有一第一源極，一第一汲極以及一第一閘極，該第一源極接收一第一操作電壓，該第一汲極耦接該第一閘極； 一第二電晶體，具有一第二源極，一第二汲極以及一第二閘極，該第二源極接收該第一操作電壓，該第二閘極耦接該第一閘極；一電流源，耦接該第一汲極與一接地電壓之間；一第一反相器，產生該振盪信號，並具有一第一輸入端，一第一輸出端以及一第一電源端，該第一電源端耦接該第二汲極；一阻抗單元，耦接於該第一輸入端以及該第一輸出端之間；一波形整形單元，用以處理該振盪信號，並包括：一第一放大器，放大該振盪信號，以產生一第一輸出信號，並具有一第二輸入端，一第二輸出端以及一第二電源端，該第二輸入端耦接該第一輸出端，該第二輸出端輸出該第一輸出信號；以及一第三電晶體，具有一第三源極、一第三汲極以及一第三閘極，該第三源極接收該第一操作電壓，該第三汲極耦接該第二電源端，該第三閘極耦接該第二閘極。
13. 如申請專利範圍第12項所述之計時裝置，其中該阻抗單元係為一電阻器。
14. 如申請專利範圍第12項所述之計時裝置，其中該第一放大器包括一個或多個反相器。
15. 如申請專利範圍第12項所述之計時裝置，其中該波形整形單元更包括：一第二放大器，放大該第一輸出信號，用以產生一第二輸出信號，並具有一第三輸入端，一第三輸出端以及一 第三電源端，該第三輸入端耦接該第二輸出端，該第三輸出端輸出該第二輸出信號，其中該第二放大器包括一第二反相器。
16. 如申請專利範圍第15項所述之計時裝置，更包括：一第四電晶體，具有一第四源極、一第四汲極以及一第四閘極，該第四源極接收該第一操作電壓，該第四汲極耦接該第三電源端，該第四閘極耦接該第三閘極。
17. 如申請專利範圍第16項所述之計時裝置，其中該第一、第二、第三及第四電晶體均為P型電晶體。
18. 如申請專利範圍第16項所述之計時裝置，其中該波形整形單元更包括：一處理模組，接收該第一及第二輸出信號，用以產生一第三輸出信號。
19. 如申請專利範圍第18項所述之計時裝置，其中該第三輸出信號係為一方波信號，並且該第三輸出信號作為該振盪信號。
20. 如申請專利範圍第18項所述之計時裝置，其中該處理模組接收一第二操作電壓，該第二操作電壓大於該第一操作電壓，並且該第三輸出信號的振幅與該第二操作電壓有關。
21. 如申請專利範圍第20項所述之計時裝置，其中該處理模組包括：一第五電晶體，具有一第五源極、一第五汲極以及一第五閘極，該第五源極接收該接地電壓，該第五閘極接收該第一輸出信號； 一第六電晶體，具有一第六源極、一第六汲極以及一第六閘極，該第六源極接收該接地電壓，該第六閘極接收該第二輸出信號；一第七電晶體，具有一第七源極、一第七汲極以及一第七閘極，該第七汲極耦接該第五汲極，該第七源極接收該第二操作電壓；以及一第八電晶體，具有一第八源極、一第八汲極以及一第八閘極，該第八汲極耦接該第七閘極以及該第六汲極，並產生該第三輸出信號，該第八源極接收該第二操作電壓，該第八閘極耦接該第七源極。
22. 如申請專利範圍第21項所述之計時裝置，其中該第一、第二、第三、第四、第七及第八電晶體均為P型電晶體，該第五及第六電晶體均為N型電晶體。
23. 如申請專利範圍第12項所述之計時裝置，其中該邏輯電路包括：一第一除頻器，處理該振盪信號，以產生一第一處理信號；以及一第二除頻器，處理該第一處理信號，以產生一第二處理信號。
24. 如申請專利範圍第23項所述之計時裝置，其中該第一處理信號的脈衝數量係為該振盪信號的脈衝數量的一半，該第二處理信號的脈衝數量係為該第一處理信號的脈衝數量的一半。
25. 一種電子系統，包括：一即時時鐘；以及 一計時裝置，用以控制該即時時鐘，並包括：一邏輯電路，計數一振盪信號的脈衝數量，並根據計數後的結果，更新該即時時鐘的時間；以及一振盪電路，包括：一第一電晶體，具有一第一源極，一第一汲極以及一第一閘極，該第一源極接收一第一操作電壓，該第一汲極耦接該第一閘極；一第二電晶體，具有一第二源極，一第二汲極以及一第二閘極，該第二源極接收該第一操作電壓，該第二閘極耦接該第一閘極；一電流源，耦接該第一汲極與一接地電壓之間；一第一反相器，產生該振盪信號，並具有一第一輸入端，一第一輸出端以及一第一電源端，該第一電源端耦接該第二汲極；一阻抗單元，耦接於該第一輸入端以及該第一輸出端之間；一波形整形單元，用以處理該振盪信號，並包括：一第一放大器，放大該振盪信號，以產生一第一輸出信號，並具有一第二輸入端，一第二輸出端以及一第二電源端，該第二輸入端耦接該第一輸出端，該第二輸出端輸出該第一輸出信號；以及一第三電晶體，具有一第三源極、一第三汲極以及一第三閘極，該第三源極接收該第一操作電壓，該第三汲極耦接該第二電源端，該第三閘極耦接該第二閘極。
26. 如申請專利範圍第25項所述之電子系統，其中該 阻抗單元係為一電阻器。
27. 如申請專利範圍第25項所述之電子系統，其中該第一放大器包括一個或多個反相器。
28. 如申請專利範圍第27項所述之電子系統，其中該波形整形單元更包括：一第二放大器，放大該第一輸出信號，用以產生一第二輸出信號，並具有一第三輸入端，一第三輸出端以及一第三電源端，該第三輸入端耦接該第二輸出端，該第三輸出端輸出該第二輸出信號，其中該第二放大器包括一第二反相器。
29. 如申請專利範圍第28項所述之電子系統，更包括：一第四電晶體，具有一第四源極、一第四汲極以及一第四閘極，該第四源極接收該第一操作電壓，該第四汲極耦接該第三電源端，該第四閘極耦接該第三閘極。
30. 如申請專利範圍第29項所述之電子系統，其中該第一、第二、第三及第四電晶體均為P型電晶體。
31. 如申請專利範圍第29項所述之電子系統，其中該波形整形單元更包括：一處理模組，接收該第一及第二輸出信號，用以產生一第三輸出信號。
32. 如申請專利範圍第31項所述之電子系統，其中該第三輸出信號係為一方波信號，並且該第三輸出信號作為該振盪信號。
33. 如申請專利範圍第31項所述之電子系統，其中該處理模組接收一第二操作電壓，該第二操作電壓大於該第 一操作電壓，並且該第三輸出信號的振幅與該第二操作電壓有關。
34. 如申請專利範圍第33項所述之電子系統，其中該處理模組包括：一第五電晶體，具有一第五源極、一第五汲極以及一第五閘極，該第五源極接收該接地電壓，該第五閘極接收該第一輸出信號；一第六電晶體，具有一第六源極、一第六汲極以及一第六閘極，該第六源極接收該接地電壓，該第六閘極接收該第二輸出信號；一第七電晶體，具有一第七源極、一第七汲極以及一第七閘極，該第七汲極耦接該第五汲極，該第七源極接收該第二操作電壓；以及一第八電晶體，具有一第八源極、一第八汲極以及一第八閘極，該第八汲極耦接該第七閘極以及該第六汲極，並產生該第三輸出信號，該第八源極接收該第二操作電壓，該第八閘極耦接該第七源極。
35. 如申請專利範圍第34項所述之電子系統，其中該第一、第二、第三、第四、第七及第八電晶體均為P型電晶體，該第五及第六電晶體均為N型電晶體。
36. 如申請專利範圍第25項所述之電子系統，其中該邏輯電路包括：一第一除頻器，處理該振盪信號，以產生一第一處理信號；以及一第二除頻器，處理該第一處理信號，以產生一第二 處理信號。
37. 如申請專利範圍第36項所述之電子系統，其中該第一處理信號的脈衝數量係為該振盪信號的脈衝數量的一半，該第二處理信號的脈衝數量係為該第一處理信號的脈衝數量的一半。
38. 如申請專利範圍第37項所述之電子系統，其中該即時時鐘的時間係由該第二處理信號的脈衝數量所決定。