TWI482025B - 超級輸入輸出模組及其控制方法 - Google Patents

超級輸入輸出模組及其控制方法 Download PDF

Info

Publication number
TWI482025B
TWI482025B TW101100415A TW101100415A TWI482025B TW I482025 B TWI482025 B TW I482025B TW 101100415 A TW101100415 A TW 101100415A TW 101100415 A TW101100415 A TW 101100415A TW I482025 B TWI482025 B TW I482025B
Authority
TW
Taiwan
Prior art keywords
computer system
universal serial
serial bus
flash memory
output
Prior art date
Application number
TW101100415A
Other languages
English (en)
Other versions
TW201329725A (zh
Inventor
His Jung Tsai
Yueh Yao Nain
Hao Yang Chang
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Priority to TW101100415A priority Critical patent/TWI482025B/zh
Priority to US13/617,837 priority patent/US9201650B2/en
Publication of TW201329725A publication Critical patent/TW201329725A/zh
Application granted granted Critical
Publication of TWI482025B publication Critical patent/TWI482025B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)

Description

超級輸入輸出模組及其控制方法
本發明係關於電腦系統之超級輸入輸出模組，特別是有關於控制電腦系統之通用序列匯流排(Universal Serial Bus，USB)埠的超級輸入輸出模組。
目前，大部分電腦系統用來執行開機程序的基本輸入輸出系統(basic input/output system，BIOS)程式碼係儲存在電腦系統的唯讀記憶體(read only memory，ROM)中，例如串列週邊介面(serial peripheral interface，SPI)快閃記憶體等。當電腦系統被啟動時，中央處理器會先根據基本輸入輸出系統程式碼來核對每個基礎設備(主機板、顯示卡)是否正常，然後再進行後續程序。基本輸入輸出系統程式碼係用來管理系統日期、顯示模式、軟碟驅動裝置、硬碟類型、周邊設備(例如通訊埠、列印埠等)、以及隨機存取記憶體(Random Access Memory，RAM)和快取記憶體(Cache Memory)等的配置。因此，基本輸入輸出系統程式碼為電腦系統開機時重要的啟動程式。所以，一旦基本輸入輸出系統程式碼出現錯誤時，電腦系統則可能無法開機或容易造成不穩定。
當電腦系統的開機程序不順利時，維修工程師必須先拆開電腦系統的主機機殼，並將主機板上的唯讀記憶體拆焊卸下。接著，維修工程師會利用燒錄器對拆焊下的唯讀記憶體進行燒錄，以進行資料更新。接著，維修工程師會將燒錄完成的唯讀記憶體焊回主機板上，再裝回電腦系統的主機機殼。因此，傳統上維修工程師需要進行上述繁瑣的步驟才能對唯讀記憶體內的基本輸入輸出系統程式碼進行更新。此外，要是拆焊或是焊回唯讀記憶體的動作失敗，則會造成電腦系統無法正常工作。
因此，需要一種控制方法能在不裝卸電腦系統的主機機殼的情況下，對儲存著基本輸入輸出系統程式碼的記憶體進行資料更新。
本發明實施例提供一種超級輸入輸出模組，用以控制一電腦系統的一通用序列匯流排埠，上述超級輸入輸出模組包括：一第一通用序列匯流排主機；一第一切換器，用以根據一切換信號，選擇性地將上述電腦系統的上述通用序列匯流排埠耦接於上述第一通用序列匯流排主機或是上述電腦系統的一控制器；以及一處理器，用以當一觸發事件發生時，提供上述切換信號來控制上述第一切換器，以便將上述電腦系統的上述通用序列匯流排埠耦接於上述第一通用序列匯流排主機，並透過上述第一切換器以及上述電腦系統之上述通用序列匯流排埠將一基本輸入輸出系統程式碼傳送至上述電腦系統的一快閃記憶體。
再者，本發明實施例提供一種控制方法，適用於具有一超級輸入輸出模組與通用序列匯流埠之一電腦系統，包括：當一觸發事件發生時，透過一切換器將上述電腦系統的上述通用序列匯流排埠耦接於上述超級輸入輸出模組之一第一通用序列匯流排主機；經由上述超級輸入輸出模組之上述第一通用序列匯流排主機，透過上述通用序列匯流埠將一基本輸入輸出系統程式碼傳送至上述電腦系統的一快閃記憶體；以及當上述基本輸入輸出系統程式碼已傳送並儲存在上述電腦系統的上述快閃記憶體時，透過上述切換器將上述電腦系統的上述通用序列匯流排埠耦接於上述電腦系統之一控制器的一第二通用序列匯流排主機。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下：
實施例：
第1圖係顯示根據本發明一實施例所述之電腦系統10。電腦系統10包括控制器110、超級輸入輸出模組120、快閃記憶體130以及通用序列匯流排(Universal Serial Bus，USB)埠140，通用序列匯流排埠140為一通用序列匯流排插座(receptacle)。在第1圖中，電腦系統10可透過通用序列匯流排埠140連接於一通用序列匯流排裝置20，例如隨身碟(USB disk)等。在此實施例中，控制器110可以是用來連接電腦系統10中較低速之周邊匯流排與裝置的南橋晶片或是平台控制器集線器(Platform controller HUB，PCH)。為了簡化說明，電腦系統10的中央處理器、北橋晶片、電源模組等其他電路將不進一步描述。超級輸入輸出模組120包括切換器(switch)150、超級輸入輸出晶片160、按鈕170以及顯示裝置180，其中按鈕170以及顯示裝置180係設置在電腦系統10的主機機殼上。超級輸入輸出晶片160包括通用序列匯流排主機(USB host)162、處理器164以及切換器166。根據超級輸入輸出晶片160內處理器164所提供的切換信號Ssw ，切換器150可以選擇性地將通用序列匯流排埠140耦接於控制器110內的通用序列匯流排主機115或是超級輸入輸出晶片160內的通用序列匯流排主機162。在正常模式下，處理器164會提供切換信號Ssw 來控制切換器150與切換器166，以便透過切換器150將通用序列匯流排埠140耦接於控制器110內的通用序列匯流排主機115以及透過切換器166將快閃記憶體130耦接於控制器110。換言之，當電腦系統10進行開機程序時，控制器110會透過切換器166將儲存在快閃記憶體130之基本輸入輸出系統程式碼傳送至中央處理器。此外，當電腦系統10完成開機程序並操作在正常模式下，控制器110內的通用序列匯流排主機115會透過切換器150與連接於通用序列匯流排埠140之通用序列匯流排裝置20建立一通用序列匯流排連接並存取資料。
在超級輸入輸出模組120中，當處理器164偵測到一觸發事件發生時，例如按鈕170被按壓，處理器164會提供切換信號Ssw 來控制切換器150與切換器166，以便將通用序列匯流排埠140耦接於超級輸入輸出模組120內的通用序列匯流排主機162以及將快閃記憶體130耦接於處理器164。在一實施例中，觸發事件係表示處理器164偵測到電腦系統10無法執行開機程序。於是，通用序列匯流排主機162可與通用序列匯流排裝置20建立一通用序列匯流排連接。接著，處理器164便可控制通用序列匯流排主機162來讀取儲存在通用序列匯流排裝置20內的資料並得到基本輸入輸出系統程式碼，並將所得到的基本輸入輸出系統程式碼傳送並儲存在快閃記憶體130內。同時地，處理器164更可透過顯示裝置180來顯示電腦系統10正在更新快閃記憶體130之訊息，以便通知使用者。在此實施例中，顯示裝置180為發光二極體，因此在傳送通用序列匯流排裝置20的基本輸入輸出系統程式碼至快閃記憶體130時，處理器164會點亮發光二極體來通知使用者，直到通用序列匯流排裝置20的基本輸入輸出系統程式碼已儲存在快閃記憶體130中。在此實施例中，雖然是以發光二極體做為例子來說明，然其並非用以限定本發明。當來自通用序列匯流排裝置20之基本輸入輸出系統程式碼已儲存在快閃記憶體130之後，處理器164會再提供切換信號Ssw 來控制切換器150與切換器166，以便將通用序列匯流排埠140耦接回控制器110的通用序列匯流排主機115以及將快閃記憶體130耦接回控制器110。於是，控制器110便可透過切換器166來讀取快閃記憶體130內已更新之基本輸入輸出系統程式碼，並根據所讀取基本輸入輸出系統程式碼來執行電腦系統10的開機程序。
因此，當偵測到通用序列匯流排裝置20連接到通用序列匯流排埠140時，超級輸入輸出模組120會進一步偵測是否有觸發事件發生，例如按鈕170被按壓或是無法執行開機程序等。一旦有觸發事件發生，超級輸入輸出模組120便可根據通用序列匯流排裝置20內的資料來更新快閃記憶體130。舉例來說，使用者可透過按壓按鈕170，來將通用序列匯流排裝置20內的基本輸入輸出系統程式碼更新至快閃記憶體130。於是，使用者便可在不拆裝電腦系統10之機殼的情況下，對快閃記憶體130內的基本輸入輸出系統碼進行更新。根據本發明之實施例，超級輸入輸出模組120以及控制器110可以共用電腦系統10的通用序列匯流排埠140，於是可減少電腦系統10之主機板的使用空間。
第2圖係顯示根據本發明一實施例所述之控制方法，適用於第1圖中具有超級輸入輸出模組120之電腦系統10。同時參考第1圖及第2圖，首先，在步驟S202，控制器110會偵測到通用序列匯流排裝置20連接於電腦系統10的通用序列匯流排埠140。接著，按壓按鈕170，使得處理器164偵測到一觸發事件發生。當觸發事件發生時，處理器164提供控制信號Ssw 來控制切換器150與切換器166，以便將通用序列匯流排埠140耦接於超級輸入輸出模組120內的通用序列匯流排主機162以及將快閃記憶體130耦接於處理器164(步驟S204)。接著，透過切換器150以及超級輸入輸出模組120，將通用序列匯流排裝置20之基本輸入輸出系統程式碼傳送至快閃記憶體130(步驟S206)。當基本輸入輸出系統程式碼已傳送並儲存在快閃記憶體130時，處理器164會提供控制信號Ssw 來控制切換器150與切換器166，以便將通用序列匯流排埠140耦接於控制器110內的通用序列匯流排主機115以及將快閃記憶體130耦接於控制器110(步驟S208)。接著，控制器110便可透過切換器166讀取儲存在快閃記憶體130的基本輸入輸出系統程式碼，並根據所讀取之基本輸入輸出系統程式碼來執行電腦系統10的開機程序(步驟S210)。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧電腦系統
20‧‧‧通用序列匯流排裝置
110‧‧‧控制器
115、162‧‧‧通用序列匯流排主機
120‧‧‧超級輸入輸出模組
130‧‧‧快閃記憶體
140‧‧‧通用序列匯流排埠
150、166‧‧‧切換器
160‧‧‧超級輸入輸出晶片
164‧‧‧處理器
170‧‧‧按鈕
180‧‧‧顯示裝置
GND‧‧‧接地端
S202-S210‧‧‧步驟
Ssw ‧‧‧切換信號
第1圖係顯示根據本發明一實施例所述之電腦系統；以及第2圖係顯示根據本發明一實施例所述之控制方法，適用於第1圖中具有超級輸入輸出模組之電腦系統。
10．．．電腦系統
20．．．通用序列匯流排裝置
110．．．控制器
115、162．．．通用序列匯流排主機
120．．．超級輸入輸出模組
130．．．快閃記憶體
140．．．通用序列匯流排埠
150、166．．．切換器
160．．．超級輸入輸出晶片
164．．．處理器
170．．．按鈕
180．．．顯示裝置
GND．．．接地端
Ssw ．．．切換信號

Claims (15)

  1. 一種超級輸入輸出模組，用以控制一電腦系統的一通用序列匯流排埠，上述超級輸入輸出模組包括：一第一通用序列匯流排主機；一第一切換器，用以根據一切換信號，選擇性地將上述電腦系統的上述通用序列匯流排埠耦接於上述第一通用序列匯流排主機或是不透過上述第一通用序列匯流排主機而直接耦接至上述電腦系統的一控制器；以及一處理器，用以當一觸發事件發生時，提供上述切換信號來控制上述第一切換器，以便將上述電腦系統的上述通用序列匯流排埠耦接於上述第一通用序列匯流排主機，並透過上述第一切換器以及上述通用序列匯流排埠將一基本輸入輸出系統程式碼傳送至上述電腦系統的一快閃記憶體。
  2. 如申請專利範圍第1項所述之超級輸入輸出模組，其中當上述基本輸入輸出系統程式碼已傳送並儲存在上述電腦系統的上述快閃記憶體時，上述處理器提供上述切換信號來控制上述第一切換器，以便將上述電腦系統之上述通用序列匯流排埠耦接於上述電腦系統之上述控制器的一第二通用序列匯流排主機。
  3. 如申請專利範圍第1項所述之超級輸入輸出模組，更包括：一第二切換器，用以根據上述切換信號，選擇性地將上述電腦系統的上述快閃記憶體耦接於上述處理器或是上述電腦系統的上述控制器；其中當上述觸發事件發生時，上述處理器更提供上述切換信號來控制上述第二切換器，以便將上述電腦系統的上述快閃記憶體耦接於 上述處理器。
  4. 如申請專利範圍第3項所述之超級輸入輸出模組，其中當上述基本輸入輸出系統程式碼已傳送並儲存在上述電腦系統的上述快閃記憶體時，上述處理器提供上述切換信號來控制上述第二切換器，以便將上述電腦系統的上述快閃記憶體耦接於上述電腦系統的上述控制器。
  5. 如申請專利範圍第4項所述之超級輸入輸出模組，其中上述電腦系統的上述控制器透過上述第二切換器，來讀取儲存在上述電腦系統之上述快閃記憶體的上述基本輸入輸出系統程式碼，以便執行上述電腦系統的一開機程序。
  6. 如申請專利範圍第3項所述之超級輸入輸出模組，其中上述第一通用序列匯流排主機、上述處理器以及上述第二切換器係設置於上述電腦系統之一超級輸入輸出晶片內。
  7. 如申請專利範圍第1項所述之超級輸入輸出模組，更包括：一按鈕，其中上述觸發事件係表示上述按鈕被按壓。
  8. 如申請專利範圍第1項所述之超級輸入輸出模組，其中上述觸發事件係表示上述處理器偵測到上述電腦系統無法執行一開機程序。
  9. 如申請專利範圍第1項所述之超級輸入輸出模組，更包括：一顯示裝置，用以當上述第一切換器將上述電腦系統的上述通用序列匯流排埠耦接於上述第一通用序列匯流排主機時，顯示正在更新上述電腦系統之上述快閃記憶體的一訊息。
  10. 一種控制方法，適用於具有一超級輸入輸出模組與一通用序列匯流埠之一電腦系統，包括：當一觸發事件發生時，透過一切換器將上述電腦系統的上述通用 序列匯流排埠耦接於上述超級輸入輸出模組之一第一通用序列匯流排主機；經由上述超級輸入輸出模組之上述第一通用序列匯流排主機，透過上述通用序列匯流埠將一基本輸入輸出系統程式碼傳送至上述電腦系統的一快閃記憶體；以及當上述基本輸入輸出系統程式碼已傳送並儲存在上述電腦系統的上述快閃記憶體時，透過上述切換器將上述電腦系統的上述通用序列匯流排埠耦接於上述電腦系統之一控制器的一第二通用序列匯流排主機。
  11. 如申請專利範圍第10項所述之控制方法，更包括：偵測上述電腦系統的上述通用序列匯流排埠是否連接於一通用序列匯流排裝置，其中上述基本輸入輸出系統程式碼係儲存在上述通用序列匯流排裝置。
  12. 如申請專利範圍第10項所述之控制方法，更包括：根據儲存在上述電腦系統之上述快閃記憶體的上述基本輸入輸出系統程式碼，執行上述電腦系統的一開機程序。
  13. 如申請專利範圍第10項所述之控制方法，其中上述電腦系統的上述控制器為一南橋晶片或是一平台控制器集線器。
  14. 如申請專利範圍第10項所述之控制方法，其中上述觸發事件係表示一按鈕被按壓或是上述超級輸入輸出模組偵測到上述電腦系統無法執行一開機程序。
  15. 如申請專利範圍第10項所述之控制方法，其中將上述通用序列匯流排裝置之上述基本輸入輸出系統程式碼傳送至上述電腦系統的上述快閃記憶體之步驟，更包括： 透過一顯示裝置，顯示正在更新上述電腦系統之上述快閃記憶體的一訊息。
TW101100415A 2012-01-05 2012-01-05 超級輸入輸出模組及其控制方法 TWI482025B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101100415A TWI482025B (zh) 2012-01-05 2012-01-05 超級輸入輸出模組及其控制方法
US13/617,837 US9201650B2 (en) 2012-01-05 2012-09-14 Super I/O module and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100415A TWI482025B (zh) 2012-01-05 2012-01-05 超級輸入輸出模組及其控制方法

Publications (2)

Publication Number Publication Date
TW201329725A TW201329725A (zh) 2013-07-16
TWI482025B true TWI482025B (zh) 2015-04-21

Family

ID=48744781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100415A TWI482025B (zh) 2012-01-05 2012-01-05 超級輸入輸出模組及其控制方法

Country Status (2)

Country Link
US (1) US9201650B2 (zh)
TW (1) TWI482025B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541352A (zh) * 2014-04-29 2015-11-01 Ibm 系統管理控制器以及設定檔回復與備份的方法
WO2016175847A1 (en) 2015-04-30 2016-11-03 Hewlett Packard Enterprise Development Lp Peripheral device server access
JP2017199246A (ja) * 2016-04-28 2017-11-02 京セラドキュメントソリューションズ株式会社 電子機器
US10628172B2 (en) * 2016-06-27 2020-04-21 Qualcomm Incorporated Systems and methods for using distributed universal serial bus (USB) host drivers
US10678494B2 (en) 2016-06-27 2020-06-09 Qualcomm Incorporated Controlling data streams in universal serial bus (USB) systems
WO2018107281A1 (en) * 2016-12-12 2018-06-21 Crossport Network Solutions Inc. Ad-hoc sensing switched data circuit for connecting network hosts and peripherals
CN109634633A (zh) * 2018-12-05 2019-04-16 无锡睿勤科技有限公司 一种电子设备
CN110245100A (zh) * 2019-06-10 2019-09-17 英业达科技有限公司 服务器主机的串行端口信息的控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588282B (en) * 2002-10-22 2004-05-21 Via Tech Inc System capable of managing peripheral input/output control device
TW200809489A (en) * 2006-08-01 2008-02-16 Epox Comp Co Ltd BIOS damage detection and repair method and the motherboard
CN101295253A (zh) * 2007-04-28 2008-10-29 佛山市顺德区顺达电脑厂有限公司 一种更新韧体的方法
TW200923783A (en) * 2007-11-30 2009-06-01 Giga Byte Tech Co Ltd Method for automatically repairing system configuration using single key control
US7783877B2 (en) * 2007-05-15 2010-08-24 Inventec Corporation Boot-switching apparatus and method for multiprocessor and multi-memory system
TW201115359A (en) * 2009-10-21 2011-05-01 Asustek Comp Inc Computer boot-up configuration system and computer boot-up configuration method
US8055889B2 (en) * 2007-05-11 2011-11-08 Asustek Computer Inc. BIOS management device and method for managing BIOS setting value

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040049617A1 (en) * 2002-09-05 2004-03-11 Integrated Circuit Solution Inc. Method of firmware update by USB interface
KR101038567B1 (ko) * 2004-07-13 2011-06-02 엘지전자 주식회사 시스템 응급 복구 장치 및 방법
TWI420317B (zh) * 2007-06-08 2013-12-21 雙向溝通連接之ｕｓｂ控制裝置及其運作方法
TWI467375B (zh) 2009-05-21 2015-01-01 Asustek Comp Inc 具有修復毀損ｂｉｏｓ資料功能之電腦系統及其修復方法
CN102455945A (zh) * 2010-10-27 2012-05-16 鸿富锦精密工业（深圳）有限公司 基板管理控制器恢复***及其使用方法
CN102855146B (zh) * 2011-06-30 2016-05-11 鸿富锦精密工业（深圳）有限公司 固件更新***及方法
TWM446936U (zh) * 2012-05-23 2013-02-11 Ite Tech Inc 更新系統韌體或參數之裝置及其電腦系統

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588282B (en) * 2002-10-22 2004-05-21 Via Tech Inc System capable of managing peripheral input/output control device
TW200809489A (en) * 2006-08-01 2008-02-16 Epox Comp Co Ltd BIOS damage detection and repair method and the motherboard
CN101295253A (zh) * 2007-04-28 2008-10-29 佛山市顺德区顺达电脑厂有限公司 一种更新韧体的方法
US8055889B2 (en) * 2007-05-11 2011-11-08 Asustek Computer Inc. BIOS management device and method for managing BIOS setting value
US7783877B2 (en) * 2007-05-15 2010-08-24 Inventec Corporation Boot-switching apparatus and method for multiprocessor and multi-memory system
TW200923783A (en) * 2007-11-30 2009-06-01 Giga Byte Tech Co Ltd Method for automatically repairing system configuration using single key control
TW201115359A (en) * 2009-10-21 2011-05-01 Asustek Comp Inc Computer boot-up configuration system and computer boot-up configuration method

Also Published As

Publication number Publication date
US20130179671A1 (en) 2013-07-11
US9201650B2 (en) 2015-12-01
TW201329725A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
TWI482025B (zh) 超級輸入輸出模組及其控制方法
US9934187B2 (en) Hot-pluggable computing system
TWI502507B (zh) 電池韌體更新方法、可攜式電子裝置及充電電池模組
CN102662697B (zh) 一种软件升级方法及装置
US20110179211A1 (en) Bios architecture
TWI477970B (zh) 電子裝置的模式切換方法與相關的電子裝置
TWI598815B (zh) 用以供更新基本輸入輸出系統之橋接模組及其更新方法
US11086812B2 (en) Platform environment control interface tunneling via enhanced serial peripheral interface
CN108228374B (zh) 一种设备的故障处理方法、装置及***
TW201715331A (zh) 伺服器及自動檢修基板管理控制器的方法
TW201015437A (en) Mother board system, storage device for booting up thereof and connector
US8484447B2 (en) Selecting a compatible processor to control a peripheral component interconnect express (PCI-E) slot unit within a predetermined interval via a setting menu
TWI461885B (zh) 超頻控制裝置及超頻控制方法
TW201331841A (zh) 電子裝置及其基本輸入輸出系統的更新裝置
JP6604427B1 (ja) 情報処理システム
WO2016197883A1 (zh) 一种在线更新单片机程序的方法及***
TW201413445A (zh) 用於電腦主機板的自我修復裝置
US10437768B2 (en) Method and host node for configuring a remote node and a host node
US20140143466A1 (en) Computer capable of protecting cpu
TWI615718B (zh) 電腦系統
TW201430702A (zh) 韌體更新方法及系統
JP2012190132A (ja) 情報処理装置
US11385885B2 (en) System and method of downloading a firmware to a server
TWI454921B (zh) 訊號溝通方法、訊號轉換系統及擴充插卡
CN112084049B (zh) 用于监控基板管理控制器的常驻程序的方法