TWI480758B - 推測閘極有效寬度與閘極有效長度的方法 - Google Patents
推測閘極有效寬度與閘極有效長度的方法 Download PDFInfo
- Publication number
- TWI480758B TWI480758B TW098124856A TW98124856A TWI480758B TW I480758 B TWI480758 B TW I480758B TW 098124856 A TW098124856 A TW 098124856A TW 98124856 A TW98124856 A TW 98124856A TW I480758 B TWI480758 B TW I480758B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- width
- length
- error
- design
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係關於一種推測閘極有效寬度與閘極有效長度的方法。特定言之，本發明係關於經由推算出閘極通道電容值與邊緣電容值之後，再最佳化所預測之寬度誤差與長度誤差來推測出閘極有效寬度與閘極有效長度的方法。
金氧半場效電晶體(MOSFET)是一種重要的半導體元件，通常使用標準的半導體製程製造而得。使用半導體製程時，會依據設計好的元件規格，逐步地建立出金氧半場效電晶體的各個部份，例如源極、汲極與閘極。其中，與金氧半場效電晶體的電性有關的閘極有效寬度(effective gate width,Weff)與閘極有效長度(effective gate length,Leff)，則是一個重要的檢查項目，因為閘極有效寬度與閘極有效長度對於元件操作性能以及製程發展的影響極為深遠與廣泛。
雖然在半導體製程中，是依據設計好的元件規格，逐步地建立出金氧半場效電晶體的各個部份，例如閘極，但是成品晶粒(dice)中實際的閘極尺寸，或是說，表現在電性上的閘極有效寬度與閘極有效長度，卻會因為製程變異(process variation)的關係，與設計好的元件規格不盡相同。嚴格來說，因為對於製程發展的影響更為具體，表現在電性上的閘極有效寬度與閘極有效長度，其實比起閘極實體(physical)寬度與閘極實體長度還重要的多。
目前判斷閘極寬度與閘極長度的方法是使用穿隧式電子顯微鏡(TEM)。這並不是一個完美無缺的方法。一方面，由於有限的取樣數量與人工目視檢查而使得結果並不可靠。另一方面，所得到的結果也僅止於製程上的閘極實體寬度與閘極實體長度而已，並不能實際上反應與電性有關的閘極有效寬度與閘極有效長度的尺寸。
可惜的是，目前並沒有一個可以判斷閘極有效寬度與閘極有效長度的方法。因此獲得如何推測閘極有效寬度與閘極有效長度的方法，即成為推動半導體製程進步至為重要的關鍵課題。
本發明即在於提出一種判斷閘極有效尺寸，即閘極有效寬度與閘極有效長度的方法。透過計算出閘極通道的固有(intrinsic)電容值與固有邊緣電容值之後，再經過計算寬度偏差值與長度偏差值來最佳化所預測的寬度誤差與長度誤差，就可以推測一個設計閘極的閘極有效寬度與閘極有效長度。在本發明方法之一實施態樣中，此等設計閘極還可以包含複數個相異之閘極設計寬度或是閘極設計長度。因此預測一群組寬度誤差或是群組長度誤差時，還可以得到適用於所有閘極設計寬度或是所有閘極設計長度之預測群組寬度誤差或是預測群組寬度誤差。此等預測群組寬度誤差或是預測群組寬度誤差，在用於預測未知設計閘極尺寸之閘極有效長度、或是閘極有效寬度上十分有幫助。
本發明於是提出一種推測一閘極有效寬度與一閘極有效長度的方法。首先，提供一設計閘極組，其包含一閘極設計尺寸，例如，第一閘極設計寬度與一第一閘極設計長度。其次，測量第一設計閘極在一反轉電壓下之一第一測量反轉電容值，以計算第一設計閘極之一閘極通道電容值。之後，測量第一設計閘極在一閘極電壓為零時下之一零值電容值，以計算此閘極之一邊緣電容值。繼續，經由閘極通道電容值與邊緣電容值來預測一第一寬度誤差，而計算出一第一寬度計算反轉電容值與一預測之第一寬度偏差值。接下來，反覆預測第一寬度誤差，以最小化預測第一寬度偏差值並最佳化所預測之第一寬度誤差，而得到最佳化之第一寬度誤差。或是，經由閘極通道電容值與邊緣電容值預測一第一長度誤差，而計算出一第一長度計算反轉電容值與一預測之第一長度偏差值。然後，反覆預測第一長度誤差，以最小化預測第一長度偏差值並最佳化所預測之第一長度誤差，而得到最佳化之第一長度誤差。再來，經由最佳化之第一寬度誤差與最佳化之第一長度誤差，推測出閘極有效寬度與閘極有效長度。
在本發明方法之一實施態樣中，此等設計閘極還可以包含複數個相異之閘極設計寬度或是閘極設計長度。因此預測一群組寬度誤差或是群組長度誤差，還可以得到適用於所有閘極設計寬度或是所有閘極設計長度之預測群組寬度誤差或是預測群組長度誤差。在本發明方法之另一實施態樣中，此等預測群組寬度誤差或是預測群組長度誤差，還可以另外用於預測給定設計閘極尺寸之閘極有效長度、或是閘極有效寬度。
本發明所提供之推測閘極有效寬度與閘極有效長度的方法，可以用來從已知實體寬度與實體長度之設計閘極，決定此設計閘極未知的閘極有效寬度與閘極有效長度。如果此等設計閘極包含複數個相異之閘極設計寬度或是閘極設計長度，還可以因此預測一群組寬度誤差或是群組長度誤差，於是得到適用於所有閘極設計寬度或是所有閘極設計長度之預測群組寬度誤差或是預測群組長度誤差。另一方面，所得之預測群組寬度誤差或是預測群組長度誤差，在用於預測未知設計閘極尺寸之閘極有效長度、或是閘極有效寬度上還十分有幫助。
第1A/1B圖例示本發明推測閘極有效寬度與閘極有效長度方法的示意圖。對於一設計閘極101而言，其具有特定之設計長度110(design length. Ldes
)與設計寬度120(design width,Wdes
)。設計長度110與設計寬度120是為達到特定電性需求自模擬所計算出的理想長度/寬度，其並未考慮到製程上的變異及誤差。如前所述，設計閘極101表現在電性上的閘極有效長度與閘極有效寬度，卻會因為製程的變異及誤差關係，與設計好的設計長度110與設計寬度120不盡相同。可以使用下式來表示閘極有效寬度(Weff
)與閘極有效長度(Leff
)：
Cinv
=Leff
*Weff
*CA
*N+2*Cedge
*Weff
*N
Cinv
=反轉電容值
CA
=閘極通道電容值
Cedge
=邊緣電容值
N=閘極數
如果能得到反轉電容值(Cinv
)、閘極通道電容值(CA
)與邊緣電容值(Cedge
)，在閘極數已知時，就可以推測出閘極有效寬度(Weff
)與閘極有效長度(Leff
)。
首先，如第1A圖所示，提供第一設計閘極101，其包含一第一閘極設計長度110與一第一閘極設計寬度120，但是閘極有效寬度與閘極有效長度則是未知。在本發明方法之一實施態樣中，還可以提供複數個相異設計閘極102之設計閘極組101’，如第1B圖所示。於是設計閘極組101’中包含複數個相異之閘極設計寬度(Wdes
)或是閘極設計長度(Ldes
)。
其次，當閘極的設計尺寸，例如閘極設計寬度(Wdes
)與閘極設計長度(Ldes
)夠大時，設計尺寸與有效尺寸，即閘極有效寬度(Weff
)與閘極有效長度(Leff
)間之誤差可以忽略不計。另外，當閘極設計寬度(Wdes
)與閘極設計長度(Ldes
)夠大時，在一反轉電壓下，閘極與源極103的電容值(Cf
)、閘極與汲極103的電容值(Cf
)以及閘極與輕摻雜汲極104的電容值(Cov
)有關之邊緣電容值(Cedge
=Cf
+Cov
)與閘極有效寬度(Weff
)的乘積(即Cedge
*Weff
)相較於閘極通道電容值(CA
)、閘極有效長度(Leff
)與閘極有效寬度(Weff
)的乘積(即CA
*Leff
*Weff
)亦可以被忽略，所以就可以測量第一設計閘極101在一反轉電壓下之測量反轉電容值(Cminv
)，以計算第一設計閘極101之一閘極通道電容值(CA
)。
2*Cedge
*Weff
*N<<Leff
*Weff
*CA
*N
Cminv
=Leff
*Weff
*CA
*N
CA
=(Cminv
)/(Ldes
*Wdes
*N)
閘極設計寬度(Wdes
)=9μm
閘極設計長度(Ldes
)=9μm
閘極數(N)=1
測量反轉電容值(Cminv
)=1.377E+03fF
閘極通道電容值(CA
)=1.70E+01(fF/μm2
)
還有，當閘極電壓為零(Vg
=0)之空乏模式時，閘極並無通道電容值(CA
)。而且，當閘極的設計尺寸夠大時，設計尺寸與有效尺寸間之誤差可以忽略不計，於是據此就可以測量第一設計閘極101在閘極電壓為零時之零值電容值(Cvg
)，以計算閘極之一邊緣電容值(Cedge
)。
Leff
*Weff
*CA
*N=0
Cvg
=2*Cedge
*Wdes
*N
Cedge
=Cvg
/(2*Wdes
*N)
閘極設計寬度(Wdes
)=9μm
閘極設計長度(Ldes
)=0.036μm
閘極數(N)=1
零值電容值(Cvg
)=4.41fF
邊緣電容值(Cedge
)=2.45E-01(fF/μm)
接下來，在實際量測到反轉電容值(Cinv
)、又計算得到閘極通道電容值(CA
)與邊緣電容值(Cedge
)後，就可以準備開始推測閘極有效寬度(Weff
)與閘極有效長度(Leff
)了。因為實際上，在閘極設計寬度(Wdes
)與閘極有效寬度(Weff
)之間應該會存在有誤差，於此於是假設閘極有效寬度(Weff
)為閘極設計寬度(Wdes
)加計一寬度誤差(ΔW)。對於第一設計閘極101而言：
Weff
=Wdes
+ΔW
Leff
=Ldes
+ΔL
繼續，經由先前所得之閘極通道電容值(CA
)與邊緣電容值(Cedge
)，著手進行第一寬度誤差之預測。為了方便起見，此時閘極有效長度(Leff
)可以暫時以閘極設計長度(Ldes
)作代表，亦即可以先假設ΔL=0。例如，任意猜測寬度誤差(ΔW)為第一寬度誤差(ΔW1
)，而計算出一第一寬度計算反轉電容值(Ccwinv1
)與一預測第一寬度偏差值(EW1
)。
Ccwinv1
=Ldes
*(Wdes
+ΔW1
)*CA
*N+2*Cedge
*(Wdes
+ΔW1
)*N
E=(Ccwinv
/Cminv
)-1
EW1
=(Ccwinv1
/Cminv
)-1={[Ldes
*(Wdes
+ΔW1
)*CA
*N+2*Cedge
*(Wdes
+ΔW1)*N]/Cminv
}-1
下一步希望第一寬度偏差值(EW1
)能夠減到最小，換句話說，希望將第一寬度誤差(ΔW1
)最佳化，使得所預測之第一寬度計算反轉電容值(Ccwinv1
)盡量接近第一測量反轉電容值(Cminv
)。操作方法可以是，例如使用多組不同之寬度誤差(ΔW)，例如ΔW1
、ΔW2
、ΔW3
...ΔWn
，反覆計算第一寬度偏差值(EW1
)，其中必定有能夠使得第一寬度偏差值(EW1
)減到最小的某一個最佳之寬度誤差(ΔWox
)。於是，此最佳之寬度誤差(ΔWox
)即可視為第一階段中最佳化之第一寬度誤差(ΔWox
)。
另一方面，也可以使用類似的步驟進行第一長度誤差(ΔL1
)之預測。例如，任意猜測長度誤差(ΔL)為第一長度誤差(ΔL1
)，而計算出一第一長度計算反轉電容值(Cclinv1
)與一預測第一長度偏差值(EL1
)。為了方便起見，此時閘極有效寬度(Weff
)可以暫以閘極設計長度(Wdes
)作代表，亦即可以先假設ΔW=0。
Leff
=Ldes
+ΔL
Cclinv1
=(Ldes
+ΔL)*Wdes
*CA
*N+2*Cedge
*Wdes
*N
EL1
=(Cclinv1
/Cminv
)-1={[(Ldes
+ΔL)*Wdes
*CA
*N+2*Cedge
*Wdes
*N]/Cminv
}-1
還有，也希望第一長度偏差值(EL1
)能夠減到最小，換句話說，希望將第一長度誤差(ΔL1
)最佳化，使得所預測之第一長度計算反轉電容值(Cclinv1
)盡量接近第一測量反轉電容值(Cminv
)。可以使用多組不同之長度誤差(ΔL)，例如ΔL1
、ΔL2
、ΔL3
...ΔLn
，反覆計算第一長度偏差值(EL1
)，其中必定有能夠使得第一長度偏差值(EL1
)減到最小的某一個最佳之長度誤差(ΔLox
)。於是，此最佳之長度誤差(ΔLox
)即可視為第一階段中最佳化之第一長度誤差(ΔLox
)。
當第一階段中都得到了最佳化之第一寬度誤差(ΔWox
)與最佳化之第一長度誤差(ΔLox
)時，還可以再使用當時最佳化之第一長度誤差(ΔLox
)來協助寬度誤差(ΔW)之預測，或是，另一方面，使用當時最佳化之第一寬度誤差(ΔWox
)協助長度誤差(ΔL)之預測。例如，在再次猜測長度誤差(ΔL)為第一長度誤差(ΔL1
)時，使用先前所得到之最佳化之第一寬度誤差(ΔWox
)作為現在閘極有效寬度(Weff
)之基礎，即：
Weff
=Wdes
+ΔWox
。
Leff
=Ldes
+ΔLox
。
一方面，閘極通道電容值(CA
)會與寬度誤差(ΔW)與長度誤差(ΔL)之改變無關。另一方面，邊緣電容值(Cedge
)亦與寬度誤差(ΔW)與長度誤差(ΔL)之改變無關，所以才能將閘極通道電容值(CA
)與邊緣電容值(Cedge
)排除於閘極有效寬度與閘極有效長度之猜測過程以外。
如此一來，不斷經由最佳化之第一長度誤差(ΔLox
)來協助預測寬度誤差(ΔW)，以及不斷經由最佳化之第一寬度誤差(ΔWox
)來協助預測長度誤差(ΔL)，而在經過多次反覆操作之後，當尺寸偏差值縮小到一個可接受的範圍內時，例如1%或是0.1%的範圍內時，即可視為推測出了所需的閘極有效寬度(Weff
)與閘極有效長度(Leff
)，並得到最佳化之寬度誤差(ΔWo
)與最佳化之長度誤差(ΔLo
)。
在本發明方法之一實施態樣中，設計閘極組101’還可以提供複數個相異設計閘極102，如第1B圖所示。相異的設計閘極102會分別具有複數個相異之閘極設計寬度(Wdes
)或是閘極設計長度(Ldes
)。在本發明推測閘極有效寬度與閘極有效長度的方法中，還希望找出一個群組寬度誤差(ΔWG
)，而能同時描述多個相同閘極設計長度之相異閘極設計寬度(Wdes
)，較佳者，能同時描述設計閘極組101’中所有的相異之閘極設計寬度(Wdes
)。類似地，本發明也希望找出一個群組長度誤差(ΔLG
)，而能同時描述多個相同閘極設計寬度之相異閘極設計長度(Ldes
)，較佳者，能同時描述設計閘極組101’中所有相異之閘極設計長度(Ldes
)。
例如，相異的設計閘極102中具有三組相異之閘極設計長度(Ldes
)，分別稱為Ldes
α、Ldes
β與Ldes
γ。先任意猜測一個群組長度誤差(ΔLG
)為第一群組長度誤差(ΔLG1
)，而分別計算出屬於Ldes
α、Ldes
β與Ldes
γ之第一群組長度計算反轉電容值(Cclginv1
)與預測第一群組長度偏差值(ELG1
)。為了方便起見，此時閘極有效寬度(Weff
)可以暫以閘極設計長度(Wdes
)來代表之，亦即，可以先假設群組寬度誤差ΔWG
=0。
Leff
α=Ldes
α+ΔLG1
Leff
β=Ldes
β+ΔLG1
Leff
γ=Ldes
γ+ΔLG1
Ccαlginv1
=(Ldes
α+ΔLG1
)*Wdes
α*CA
*N+2*Cedge
*Wdes
α*N
ELGα1
=(Ccαlinv1
/Cminv
)-1
接著，試圖找出一個第一群組長度誤差(ΔLG1
)，而使得ELGα1
,ELGβ1
與ELGγ1
最小。例如，可以計算ELGα1
,ELGβ1
,ELGγ1
之方均根(square root)最小，視為使得ELGα1
,ELGβ1
,ELGγ1最小之最佳化第一群組長度誤差(ΔLGo1
)。同理，關於群組寬度誤差(ΔWG
)，可以使用類似方式計算第一群組寬度計算反轉電容值(Ccwginv1
)與第一預測群組寬度偏差值(EWG1
)，進而找出最佳化之第一群組寬度誤差(ΔLWo1
)。
如前所述，當上一個階段中都得到了最佳化第一群組長度誤差(ΔLGo1
)與最佳化之第一群組寬度誤差(ΔLWo1
)時，還可以再使用最佳化之第一群組長度誤差(ΔLGo1
)來協助群組寬度誤差(ΔWG
)之預測，或是，另一方面，使用最佳化之第一群組寬度誤差(ΔLWo1
)協助群組長度誤差(ΔLG
)之預測。如此一來，不斷經由最佳化之群組長度誤差(ΔLGo
)來協助預測群組寬度誤差(ΔWG
)，以及不斷經由最佳化之群組寬度誤差(ΔLWo
)來協助預測群組長度誤差(ΔLG
)，在經過多次反覆最佳化操作之後，當寬度或是長度之尺寸偏差值縮小到一個可接受的範圍內時，例如1%或是0.1%的範圍內時，即可視為推測出了所需的閘極有效寬度(Weff
)與閘極有效長度(Leff
)，並得到最佳化之群組寬度誤差(ΔWGo
)與最佳化之群組長度誤差(ΔLGo
)。
閘極設計長度(Ldes
)=0.036μm
閘極設計寬度組(Wdes
)=9,0.45,0.108μm
最佳化群組長度誤差(ΔLGo
)=-0.0094μm
群組長度偏差值(ELG1
)
由於先前所得到之最佳化之群組寬度誤差(ΔWGo
)或是最佳化之群組長度誤差(ΔLGo
)，係對於設計閘極組101’中複數個，較佳為所有之相異設計閘極102之尺寸，例如寬度或是長度，皆視為最佳，更進一步來說，所得到之最佳化之群組寬度誤差(ΔWGo
)或是最佳化之群組長度誤差(ΔLGo
)還可以視為在相異設計閘極102之尺寸範圍中皆為最佳。
在本發明方法之又一實施態樣中，還可以找出一個與寬度或是長度有關之尺寸方程式。此等尺寸方程式可以實質上描述複數個相異之閘極設計，在尺寸上與最佳化之群組尺寸誤差間之關連。如此一來，利用此等尺寸方程式即可以使得預測一給定設計閘極尺寸之閘極有效寬度、或是閘極有效長度成為可能。
舉例而言，相異設計閘極中具有三種不同之閘極設計寬度，如9,0.45,0.108。在經過上述步驟後，分別找出所對應之最佳化之群組寬度誤差，即(9,-0.05),(0.45,-0.0133),(0.108,0.0035)。經由此三組數據，即可以找出能同時滿足此三組數據條件之方程式。如果可以找到不只一個方程式，則以具有最小之未知數冪次為佳，例如：
ΔW=-0.0052W-0.0033
ΔL=0.001L2
-0.0084L-0.0108
在本發明方法之再一實施態樣中，如果給定了一個已知閘極設計寬度或是閘極設計長度之設計閘極，就可以依據前述之方程式，推算出此設計閘極之閘極有效寬度、或是閘極有效長度。
舉例而言，如果某個設計閘極中具有介於9與0.108間之閘極設計長度，即可以運用先前得到之方程式，透過內插法(interpolation)找出此設計閘極之閘極設計長度所對應之閘極有效長度。類似地，亦可以使用類似概念推測出此設計閘極之閘極設計寬度所對應之閘極有效寬度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
101‧‧‧設計閘極
101’‧‧‧設計閘極組
102‧‧‧相異設計閘極
103‧‧‧源極、汲極
104‧‧‧輕摻雜汲極
110‧‧‧設計長度
120‧‧‧設計寬度
第1A/1B圖例示本發明推測閘極有效寬度與閘極有效長度方法的示意圖。
101’．．．設計閘極組
102．．．相異設計閘極
Claims (20)
- 一種利用電腦推測一閘極有效寬度與一閘極有效長度的閘極設計方法，包含：提供一設計閘極，其包含一第一閘極設計寬度與一第一閘極設計長度；依據下列公式進行以下測量：Cinv =Leff *Weff *CA *N+2*Cedge *Weff *N其中Cinv =反轉電容值，CA =閘極通道電容值，Cedge =邊緣電容值，N=閘極數，Leff =閘極有效寬度，Weff =閘極有效長度；測量該第一設計閘極在一反轉電壓下之一第一測量反轉電容值，以計算該第一設計閘極之一閘極通道電容值；測量該第一設計閘極在一閘極電壓為零時下之一零值電容值，以計算該第一設計閘極之一邊緣電容值；經由該閘極通道電容值與該邊緣電容值預測一第一寬度誤差，而計算出一第一寬度計算反轉電容值與一預測第一寬度偏差值；反覆預測該第一寬度誤差，以最小化該預測第一寬度偏差值並最佳化該第一寬度誤差，而得到最佳化之該第一寬度誤差；經由該閘極通道電容值與該邊緣電容值預測一第一長度誤差， 而計算出一第一長度計算反轉電容值與一預測第一長度偏差值；反覆預測該第一長度誤差，以最小化該預測第一長度偏差值並最佳化該第一長度誤差，而得到最佳化之該第一長度誤差；以及經由最佳化之該第一寬度誤差與最佳化之該第一長度誤差，推測出該閘極有效寬度與該閘極有效長度。
- 如請求項1之方法，其中該閘極通道電容值與該第一寬度誤差以及該第一長度誤差之改變無關。
- 如請求項1之方法，其中該邊緣電容值與該第一寬度誤差以及該第一長度誤差之改變無關。
- 如請求項1之方法，其中該邊緣電容值與該設計閘極之一輕摻雜汲極電容值以及一源極/汲極電容值有關。
- 如請求項1之方法，其中預計該第一寬度誤差與該第一長度誤差之其中一者為零，以方便該另外一者之預測。
- 如請求項1之方法，其中使用最佳化之該第一長度誤差與最佳化之該第一寬度誤差之其中一者，以方便該另外一者之預測。
- 如請求項1之方法，另包含提供複數個相異設計閘極，其中該等相異設計閘極包含複數個相異之閘極設計寬度。
- 如請求項7之方法，更包含：預測一群組寬度誤差，而計算出一群組寬度計算反轉電容值與一預測群組寬度偏差值；以及反覆預測該群組寬度誤差，以最小化該複數個相異閘極設計寬度之該預測群組寬度偏差值，並最佳化該群組寬度誤差，而得到最佳化之一群組寬度誤差。
- 如請求項8之方法，其中使用最佳化之該群組寬度誤差，以方便一群組長度誤差之最佳化預測。
- 如請求項8之方法，其中使用一方均根方法以決定該複數個相異閘極設計寬度之最小化該預測群組寬度偏差值。
- 如請求項8之方法，更包含：提供一寬度方程式，其得以實質上描述該複數個相異之閘極設計寬度與最佳化之該群組寬度誤差間之關連，其中該寬度方程式使得預測一給定設計閘極尺寸之該閘極有效寬度成為可能。
- 如請求項11之方法，其中使用一內插法，經由該寬度方程式與該給定設計閘極尺寸以推測出該給定設計閘極尺寸之該閘極有效寬度。
- 如請求項11之方法，其中該寬度方程式具有最小之未知數冪次。
- 如請求項1之方法，其中該設計閘極組包含複數個相異之閘極設計長度。
- 如請求項14之方法，更包含：預測一群組長度誤差，而計算出一群組長度計算反轉電容值與一預測群組長度偏差值；以及反覆預測該群組長度誤差，以最小化該複數個相異閘極設計長度之該預測群組長度偏差值，並最佳化該群組長度誤差，而得到最佳化之一群組長度誤差。
- 如請求項15之方法，其中使用該最佳化群組長度誤差，以方便一群組度寬誤差之最佳化預測。
- 如請求項15之方法，其中使用一方均根方法以決定該複數個閘極設計長度之最小化該預測群組長度偏差值。
- 如請求項15之方法，更包含：提供一長度方程式，其得以實質上描述該複數個閘極設計長度與最佳化之該群組長度誤差間之關連，其中該長度方程式使得預測一給定設計閘極尺寸之該閘極有效長度成為可能。
- 如請求項18之方法，其中使用一內插法，經由該長度方程式與該給定設計閘極尺寸以推測出該給定設計閘極尺寸之該閘極有效長度。
- 如請求項18之方法，其中該長度方程式具有最小之未知數冪次。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098124856A TWI480758B (zh) | 2009-07-23 | 2009-07-23 | 推測閘極有效寬度與閘極有效長度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098124856A TWI480758B (zh) | 2009-07-23 | 2009-07-23 | 推測閘極有效寬度與閘極有效長度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201104485A TW201104485A (en) | 2011-02-01 |
| TWI480758B true TWI480758B (zh) | 2015-04-11 |
Family
ID=44813652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098124856A TWI480758B (zh) | 2009-07-23 | 2009-07-23 | 推測閘極有效寬度與閘極有效長度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI480758B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200423274A (en) * | 2003-04-25 | 2004-11-01 | United Microelectronics Corp | Method of measuring a gate channel length of a metal-oxide semiconductor transistor |
| TW200427232A (en) * | 2003-05-21 | 2004-12-01 | Spirox Corp | Constant current source with threshold voltage and channel length modulation compensation |
| US20060131670A1 (en) * | 2003-06-20 | 2006-06-22 | Takashi Ogura | Semiconductor device and production method therefor |
-
2009
- 2009-07-23 TW TW098124856A patent/TWI480758B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200423274A (en) * | 2003-04-25 | 2004-11-01 | United Microelectronics Corp | Method of measuring a gate channel length of a metal-oxide semiconductor transistor |
| TW200427232A (en) * | 2003-05-21 | 2004-12-01 | Spirox Corp | Constant current source with threshold voltage and channel length modulation compensation |
| US20060131670A1 (en) * | 2003-06-20 | 2006-06-22 | Takashi Ogura | Semiconductor device and production method therefor |
| US20080203500A1 (en) * | 2003-06-20 | 2008-08-28 | Nec Corporation | Semiconductor device and production method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201104485A (en) | 2011-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786657B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
| WO2012149766A1 (zh) | 一种soi场效应晶体管的tcad仿真校准方法 | |
| US8498855B2 (en) | Circuit simulation based on gate spacing from adjacent MOS transistors | |
| Tudor et al. | An accurate MOSFET aging model for 28 nm integrated circuit simulation | |
| Reid et al. | Understanding LER-induced MOSFET $ V_ {T} $ variability—Part I: Three-dimensional simulation of large statistical samples | |
| US20180156749A1 (en) | Computer implemented method for determining intrinsic parameter in a stacked nanowires mosfet | |
| WO2012126237A1 (zh) | 一种soi场效应晶体管spice模型系列的建模方法 | |
| WO2015109679A1 (zh) | Mos器件的sti应力效应建模方法及装置 | |
| JP2000049339A (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル | |
| CN111368490A (zh) | 横向双扩散晶体管的电路模型及其建模方法 | |
| US20080216041A1 (en) | Integrated circuit simulation method considering stress effects | |
| TWI480758B (zh) | 推測閘極有效寬度與閘極有效長度的方法 | |
| JP5131846B2 (ja) | 薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置 | |
| US7761823B2 (en) | Method for adjusting a transistor model for increased circuit simulation accuracy | |
| CN116595832B (zh) | 纳米半导体器件量子输运-热-热应力耦合效应仿真方法 | |
| JP2010062441A (ja) | シミュレーション装置、及びシミュレーション方法 | |
| Singh et al. | 7-nm nanowire FET process variation modeling using industry standard BSIM-CMG model | |
| JP5560700B2 (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
| Gupta et al. | Investigation of diffusion rounding for post-lithography analysis | |
| JP2005229069A (ja) | 半導体装置の評価方法 | |
| CN113139355B (zh) | Mosfet陷阱辅助隧穿模型及其提取方法 | |
| JP2001057425A (ja) | Ｍｉｓトランジスタの実効的チャネル長抽出方法、その拡散層抵抗抽出方法、及びその製造プロセス評価方法 | |
| Wang et al. | The DIBL effect of SOI p-channel FinFETs under various SDE lengths | |
| JP5546160B2 (ja) | モデルパラメータ決定装置、モデルパラメータ決定方法及びプログラム | |
| CN115455875B (zh) | 一种soi工艺中结电容和结电流的表征方法 |