TWI478351B - 陣列基板之形成方法 - Google Patents
陣列基板之形成方法 Download PDFInfo
- Publication number
- TWI478351B TWI478351B TW099104325A TW99104325A TWI478351B TW I478351 B TWI478351 B TW I478351B TW 099104325 A TW099104325 A TW 099104325A TW 99104325 A TW99104325 A TW 99104325A TW I478351 B TWI478351 B TW I478351B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- thin film
- film transistor
- gate
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本發明係有關一種陣列基板及其形成方法,更特別有關一種不需光罩之雷射剝除製程應用在陣列基板的製作。
液晶顯示器之顯示原理係應用電場控制液晶分子的角度,決定是否透光。液晶層一般夾設於彩色濾光片基板(color filter substrate)及薄膜電晶體陣列基板(thin film transistor array substrate)之間。習知技術中,形成TFT陣列基板需要五道光罩,如第1A-1E圖所示。基板分為顯示區域及週邊區域,顯示區域包括作為薄膜電晶體之第I區,及作為儲存電容之第II區。第1A圖中,首先於基板上10形成金屬層,並以第一道光罩使其圖案化,作為第I區之閘極11A及第II區之下電極11B。接著如第1B圖所示,形成介電層12後,以第二道光罩圖案化形成通道層13及歐姆接觸層14於第I區。如第1C圖所示,形成另一金屬層後,以第三道光罩進行圖案化使金屬層形成源極/汲極15,並蝕刻部份之歐姆接觸層14以露出通道層13。如第1D圖所示,形成保護層17於上述結構上,並以第四道光罩進行圖案化,形成接觸孔16以露出薄膜電晶體之部份汲極15。之後形成導電層於上述結構中,再以第5道光罩圖案化導電層,圖案化之導電層18可形成畫素電極,使其透過接觸孔16與汲極15電性連接,並作為第II區之上電極。經上述步驟,即形成如第1E圖所示之結構。
陣列基板的形成方法中,圖案化有機層或無機層的方法除了上述微影製程,亦包括雷射剝除法(laser ablation),如美國專利US 6,933,208 B2所揭示。但由於一般的雷射製程並無法選擇性圖案化,因此仍需額外的光罩進行此圖案化製程,增加額外成本。與其他曝光製程所使用之光源比較,由於雷射製程並無法以大面積的方式曝光,因此光罩的對準問題也提高機台整合的難度。因此,本技術領域亟需一種不需額外光罩之選擇性雷射剝除製程。
本發明提供了一種不需額外光罩之雷射剝除製程,以圖案化導電層,進而降低顯示器之薄膜電晶體基板的製造成本。
本發明提供一種陣列基板的形成方法,包括分別形成接觸墊、薄膜電晶體、畫素區及儲存電容於基板上;形成有機材料層於接觸墊、薄膜電晶體、畫素區及儲存電容上;圖案化有機材料層以露出畫素區、部份薄膜電晶體、部份儲存電容及部份接觸墊;沉積導電層於有機材料層及露出之畫素區、部份薄膜電晶體、部份儲存電容及部份接觸墊上;以及進行雷射剝除製程,移除有機材料層上之導電層,並留下畫素區、部份薄膜電晶體、部份儲存電容及部份接觸墊上之導電層。
第2A圖所示係本發明較佳實施例之陣列基板俯視圖。閘極線21與資料線22互相交會構成畫素區V,每個畫素區V具有薄膜電晶體IV用以控制液晶分子的方向。其中閘極線21之末端為接觸墊III,且部份閘極線21上另形成有一上電極以構成儲存電容VI;資料線22之末端為接觸墊III。值得注意的是,雖然第2A圖中的畫素區只繪出一個薄膜電晶體,但熟悉此技藝者當可理解畫素區可包含一個以上之薄膜電晶體或其他薄膜電晶體,如控制儲存電容的電晶體、控制電流流通之電晶體、其它之電晶體或上述之組合。
第2B圖所示係第2A圖中,沿A-A虛線之剖面圖。其中III指的是閘極線之接觸墊,IV指的是薄膜電晶體,V指的是畫素區,VI指的是儲存電容。首先,形成金屬層於基板20上,並圖案化金屬層以露出畫素區V之基板20。基板之材質一般為透光(如:玻璃、石英或類似之材質)或不透光(如:晶圓、陶瓷或類似之材質)等無機材質,亦可為塑膠、橡膠、聚酯、或聚碳酸酯等可撓性材質。金屬層可為金屬、合金、或上述之多層結構,較佳為鉬/鋁銣合金,經圖案化後形成接觸墊III、薄膜電晶體IV之閘極23A、閘極線21、及儲存電容VI之下電極23B。之後形成介電層24於金屬層23及露出之基板20上,作為薄膜電晶體IV之閘極介電層及儲存電容VI之電容介電層。介電層24可為有機材質如有機矽化合物,或無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、或上述材質之多層結構。之後於薄膜電晶體IV之介電層24上形成通道層及歐姆接觸層。通道層一般為半導體層如非晶矽、多晶矽、微晶矽、單晶矽或上述之組合。形成方式可為化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、快熱式化學氣相沉積法(RTCVD)、超高真空化學氣相沉積法(UHV/CVD)、或分子束磊晶成長法(MBE)。歐姆接觸層一般為掺雜矽,可視情況需要選擇n型或p型掺雜。接著進行微影製程以圖案化歐姆接觸層及通道層,使其作為薄膜電晶體IV之歐姆接觸層26及通道層25,並移除其他部份的歐姆接觸層及通道層。
請繼續參照第2B圖,首先以濺鍍或其他物理氣相沉積形成金屬層,金屬層可為金屬、合金、或上述之多層結構,較佳為鉬/鋁/鉬之多層結構。接著圖案化該金屬層以形成薄膜電晶體IV之源極/汲極區27A、儲存電容VI之上電極27B、以及資料線22,並形成開口28以露出部份通道層25。圖案化的方法包括微影及蝕刻,用以移除部份薄膜電晶體IV上之金屬層以形成源極/汲極27A,並移除部份之歐姆接觸層26以露出部份通道層25。請參考第2A圖,上述之資料線22電性連接薄膜電晶體IV之之汲極27A。至此基板已完成閘極線21、資料線22、接觸墊III、薄膜電晶體IV、畫素區V、儲存電容VI等結構。如第2B圖所示,儲存電容VI包括上電極27B及下電極23B,兩者間夾設介電層24;薄膜電晶體V包括閘極23A,其上依序為介電層24、通道層25、歐姆接觸層26、及源極/汲極區27A;以及與閘極23A、下電極23B相同組成之接觸墊III。
值得注意的是第2A圖所示之陣列基板尚有其它形成方式,如第3A-3F圖所示。為方便理解起見,相同的元件將沿用第2B圖之標號。首先形成金屬層於基板20上,圖案化金屬層形成接觸墊III、薄膜電晶體IV之閘極23A、閘極線21、及儲存電容VI之下電極23B,且露出畫素區V之基板20。金屬層之材質與形成方法與第2B圖所述之金屬層類似。接著如第3B圖所示,依序形成介電層24、通道層35、歐姆接觸層36、金屬層37及光阻層38於基板20上,上述層狀結構之組成及形成方法亦與第2B圖所述之層狀結構類似。
接著如第3C圖所示,以微影製程圖案化光阻層38,以形成不同厚度之光阻層38A、38B。微影製程所用之光罩可為半調式(half-tone)、灰階式(gray-level)、狹縫圖案式(slit-pattern)、繞射型(diffractive)或其他合適之半透型光罩。較薄之光阻層38A位於預定之通道區上;較厚之光阻層38B位於預定之資料線22、電容區VI之上電極、及薄膜電晶體IV之源極/汲極上;而其他部份如畫素區V及接觸墊III上之光阻層則被移除。
接著如第3D圖所示,蝕刻移除畫素區V及接觸墊III等露出部份之金屬層37,此蝕刻製程將定義出電容區VI之上電極37B,並露出部份歐姆接觸層36。然後如第3E圖所示,利用電漿處理去除較薄之光阻層38A,以露出通道區上之金屬層37。值得注意的是,電漿處理除了移除較薄之光阻層38A以外,亦會移除部份較厚之光阻層38B,縮小其厚度及寬度。之後再利用蝕刻方式,將通道區上之金屬層37、部份露出之歐姆接觸層36、及部份露出之通道層35移除,同時將其他未被光阻層38B遮罩之歐姆接觸層36及通道層35移除。由第3D圖可知,由於此時薄膜電晶體IV之通道區上方比其他露出之區域如接觸墊III、畫素區V多了一層金屬層37,因此同樣的蝕刻條件在接觸墊III、畫素區V蝕刻通道層35、歐姆接觸層36時,薄膜電晶體IV之區域則是蝕刻金屬層37、歐姆接觸層36。因此在蝕刻結束後,可選擇性地保留部份通道層35A於薄膜電晶體IV。經上述蝕刻步驟可定義出儲存電容VI之上電極37B、薄膜電晶體IV之源極/汲極37A、歐姆接觸層36A、36B、通道層35A、35B、及開口39。
然而在此必需說明的是,第3E圖所示結構之形成方法亦可先將第3C圖之畫素區V及接觸墊III等露出部份之金屬層37、部份之歐姆接觸層36及通道層35,並曝露出部份之介電層24後,利用電漿處理去除較薄之光阻層38A,露出通道區上之金屬層37。然後,再利用蝕刻方式,將通道區上之金屬層37、部份露出之歐姆接觸層36、及部份露出之通道層35A移除。
如第3F圖所示,移除較厚之光阻層38後之結構中,儲存電容VI包括上電極37B及下電極23B,兩者間夾設介電層24、通道層35B、及歐姆接觸層36B;薄膜電晶體IV包括閘極23A,其上依序為介電層24、通道層35A、歐姆接觸層36A、及源極/汲極37A;以及與閘極23A、下電極23B相同組成之接觸墊III。與第2B圖所述之製程相較,第2B圖係以光罩圖案化歐姆接觸層26與通道層25後再形成金屬層27,而第3A-3F圖之製程係直接形成通道層35、歐姆接觸層36、金屬層37、光阻層38後,再以半透型光罩形成不同厚薄之光阻層以圖案化上述結構。簡言之,第3F圖比第2B圖之製程節省一道光罩。而第3F圖之結構其後續製程則類似下述第2C-2E或4A-4D圖之製程。
接著如第2C圖所示,形成一有機保護層29於上述結構後,進行圖案化以露出部份接觸墊III、電晶體IV部份源極區27A、畫素區V之基板20、以及部份儲存電容VI上電極27B。有機保護層一般可為正光阻或負光阻。
如第2D圖所示,於第2C圖的結構上形成導電層30。在穿透式液晶顯示器中,導電層30較佳為透明材質如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物或上述材質之複合層。在反射式液晶顯示器中,導電層較佳為不透明材質如鉬、鉻、銀、銅、金、鋁、鈦、鉭、鉬、釹、上述之合金或多層結構。在半穿透半反射型液晶顯示器中,將視區域決定某一區為透明材質,其他區域為不透明材質。
最後直接進行雷射剝除製程,以得到第2E圖之結構。雷射剝除的原理係材料吸收雷射後,其表面或內部之原子鍵結因光化學或熱激發而斷裂。由於導電層30與可撓性材質、無機材質、金屬、或合金的附著力較強,與有機保護層29的附著力較弱,因此雷射剝除製程不需任何光罩下可選擇性的移除有機保護層29上之導電層,並保留未被有機保護層29遮罩之導電層30,如前述露出之部份接觸墊III之金屬層23、電晶體IV部份源極區27A、畫素區V之基板20、以及部份儲存電容VI上電極27B。經上述之雷射剝除製程後即形成一陣列基板。
第3G圖係第3F圖之結構經第4A-4D圖之製程形成之結構。形成有機保護層29及導電層30之方法及材質與第2C-2E圖之製程類似,不再贅述。
必需注意的是,不同的導電層材質將影響雷射波長及能量的選擇。以銦錫氧化物為例,所選用之雷射波長實質上介於150-400奈米之間,較佳之雷射波長實質上介於200-400之間,如248nm之KrF雷射;所選用之能量實質上介於每平方公分10-500毫焦耳,較佳之雷射能量實質上介於每平方公分80-160毫焦耳之間。由於本發明之導電層並不限定於銦錫氧化物,因此本技藝人士自可依其本身需要選擇適當之導電層,以及相對應之雷射種類、波長、及能量,只要可選擇性的保留可撓性材質、無機材質、金屬、或合金上之導電層,並剝除有機保護層29上之導電層即可。
第4A-4D圖繪示本發明另一實施例。第4A圖係接續第2B圖之後續製程,與上一個實施例的差別在於將前一實施例所用之有機保護層29換成一順應性之無機保護層31。第4A圖中,形成無機保護層31於第2B圖之結構上後再形成一光阻層32於無機保護層上。將經曝光顯影後移除部份接觸墊III、薄膜電晶體IV之部份源極、畫素區V之基板20、及部份儲存電容VI上之光阻,露出部份無機保護層31。以保留之光阻做遮罩,蝕刻移除露出之無機保護層後,露出部份接觸墊III、電晶體IV部份源極區27A、畫素區V之基板20、以及部份儲存電容VI上電極27B。合適之無機保護層可為氮化矽、氧化矽、氮氧化矽、碳化矽或上述材質之多層結構,其形成方式可為CVD或PECVD。光阻層30之形成方式可為旋轉塗佈法(spin-on)。
如第4B圖所示,形成導電層30於第4A圖之結構上,如前一個較佳實施例所述,導電層可為透明或不透明。接著直接進行雷射剝除製程,以得到第4C圖之結構。與第2E圖之雷射剝除製程類似,導電層30與可撓性材質、無機材質、金屬、或合金的附著力較強,與光阻層32的附著力較弱。因此雷射剝除製程可選擇性的移除光阻層32上之導電層,並保留未被光阻層30遮罩之導電層30,如部份接觸墊III、電晶體IV部份源極區27A、畫素區V之基板20、以及部份儲存電容VI上電極27B等區域上之導電層30。
最後如第4D圖所示,移除光阻層32後即形成陣列基板,移除方法可為濕式顯影或乾式灰化。與第2A-2E圖之實施例不同的是,無機保護層31配合光阻層32之製程多了一道移除光阻層32之製程。但其結構中,無機保護層31與導電層30之交界處(如虛線圈50所示)實質上為連續結構且彼此嵌合,可縮減陣列基板之厚度。換句話說,無機保護層31之表面與導電層30之表面,係呈同一水平面。
第3H圖係第3F圖之結構經第4A-4D圖之製程形成之結構。形成無機保護層31及導電層30之方法及材質與第4A-4D圖之製程類似,不再贅述。
關於薄膜電晶體IV之結構,雖然第3H、4D圖中均為BCE(Back Channel Etching)形成之薄膜電晶體,但可以了解的是本發明之薄膜電晶體亦可為其他種類之薄膜電晶體,包括第5A圖中應用i-stopper製程形成的結構或應用於頂閘型(top-gate)製程形成的結構。而第5A、5B圖中應用i-stopper製程形成的結構與第3H、4D圖之結構類似,一樣具有基板20、接觸墊III、薄膜電晶體IV、畫素區V、儲存電容VI。第5A圖與第3H圖之差別在於形成歐姆接觸層36前,先形成一蝕刻停止層60A於通道層35A上;第5B圖與第4D圖之差別在於形成歐姆接觸層26前,先形成一蝕刻停止層60B於通道層25上。因此回蝕刻步驟不會使通道層25、35A凹陷,且保護通道層25、35A不受蝕刻步驟之環境影響其電性。
再者,本發明上述之實施例之陣列基板可用於各種之顯示器,係包括液晶顯示器、電激發光顯示器、場發射顯示器、奈米碳管顯示器或類似之顯示器。其中,電激發光顯示器係包括有機類(如:小分子或高分子)、無機類電激發光顯示器或上述之組合。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
A-A...第2B圖之剖線
I、IV...薄膜電晶體
II、VI...儲存電容
III...接觸墊
V...畫素區
10...基板
11A...閘極
11B...下電極
15...源極/汲極區
12...介電層
13...通道層
14...歐姆接觸層
16...接觸孔
17...保護層
18...圖案化之導電層
20...基板
21...閘極線
22...資料線
23A...薄膜電晶體之閘極
23B...儲存電容之下電極
27A、37A...薄膜電晶體之源極/汲極區
27B、37B...儲存電容之上電極
24...介電層
25、35、35A、35B...通道層
26、36、36A、36B...歐姆接觸層
28、39...開口
29...有機保護層
30...導電層
31...無機保護層
32...光阻層
37...金屬層
38...光阻層
38A...較薄之光阻層
38B...較厚之光阻層
50...30與31之交界
60A、60B...蝕刻停止層
第1A-1E圖係一系列剖面圖,顯示習知技藝中,形成陣列基板之流程;
第2A-2E圖係一系列剖面圖,顯示本發明較佳實施例中,形成陣列基板之流程;
第3A-3H圖係一系列剖面圖,顯示本發明另一較佳實施例中,形成陣列基板之流程;
第4A-4D圖係一系列剖面圖,顯示本發明又一較佳實施例中,形成陣列基板之流程;
第5A、5B圖係剖面圖,顯示本發明另一較佳實施例中,以i-stopper所形成之陣列基板。
III...接觸墊
IV...薄膜電晶體
V...畫素區
VI...儲存電容
20...基板
23A...薄膜電晶體之閘極
23B...儲存電容之下電極
24...介電層
25...通道層
26...歐姆接觸層
27A...薄膜電晶體之源極/汲極
27B...儲存電容之上電極
30...導電層
31...無機保護層
50...30與31之交界
Claims (16)
- 一種陣列基板的形成方法,包括:分別形成一接觸墊、一薄膜電晶體、一畫素區及一儲存電容於一基板上;形成一有機材料層於該接觸墊、該薄膜電晶體、該畫素區及該儲存電容上;圖案化該有機材料層以露出該畫素區、部份該薄膜電晶體、部份該儲存電容及部份該接觸墊;沉積一導電層於該有機材料層及露出之該畫素區、部份該薄膜電晶體、部份該儲存電容及部份該接觸墊上;以及進行一雷射剝除製程,移除該有機材料層上之該導電層,並留下該畫素區、部份該薄膜電晶體、部份該儲存電容及部份該接觸墊上之該導電層。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中該導電層包括透明導電材質、不透明導電材質或上述材質之混合層。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中該雷射剝除製程之雷射能量介於約每平方公分10-500毫焦耳之間。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中該雷射剝除製程之雷射波長介於約150-400奈米之間。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中圖案化該有機材料層後,露出之該畫素區、部份該薄膜電晶體、部份該儲存電容及部份該接觸墊其組成包 括可撓性材質、無機材質、金屬、或合金。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中有機材料層為一有機保護層。
- 如申請專利範圍第6項所述之陣列基板的形成方法,其中該有機保護層包括正光阻或負光阻。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中該有機材料層為一光阻層,在形成該有機材料層之前,更包括形成一無機保護層於該基板上。
- 如申請專利範圍第8項所述之陣列基板的形成方法,其中該雷射剝除製程後,更包括移除該光阻層之製程。
- 如申請專利範圍第8項所述之陣列基板的形成方法,其中該無機保護層包括氮化矽層、氧化矽、氮氧化矽、碳化矽或上述材質之多層結構。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中分別形成該接觸墊、該薄膜電晶體、該畫素區及該儲存電容於該基板上之步驟包括:形成一第一金屬層於該基板上,並圖案化該第一金屬層以形成該接觸墊、該薄膜電晶體之一閘極、一閘極線、及該儲存電容之一下電極,且露出該畫素區之該基板;形成一介電層於該接觸墊、該閘極、該閘極線、該下電極、及該畫素區露出之該基板上;形成一通道層與一歐姆接觸層於該薄膜電晶體之閘極上;形成一第二金屬層於上述結構上,並圖案化該第二金屬層,以形成該薄膜電晶體之源極/汲極、及該儲存電容之 一上電極;以及移除該源極/汲極未遮蔽之該歐姆接觸層以露出該通道層。
- 如申請專利範圍第11項所述之陣列基板的形成方法,更包括於該閘極上之該通道層與該歐姆接觸層之間形成一蝕刻停止層。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中分別形成該接觸墊、該薄膜電晶體、該畫素區及該儲存電容於該基板上之步驟包括:形成一金屬層於該基板上,並圖案化該第一金屬層以形成該接觸墊、該薄膜電晶體之一閘極、及該儲存電容之一下電極,且露出該畫素區之該基板;形成一介電層、一通道層、一歐姆接觸層、一第二金屬層、及一光阻層於該接觸墊、該閘極、及該下電極上;圖案化該光阻層,形成一薄光阻區及一厚光阻區,其中該薄光阻區對應該閘極,該厚光阻區對應該該閘極之兩側及該下電極;移除未被該薄光阻區及該厚光阻區遮蔽之該第二金屬層;移除該薄光阻區;移除該閘極上之該第二金屬層、該歐姆接觸層以露出部份該通道層,同時移除未被該厚光阻區遮蔽之該歐姆接觸層及該通道層,而未被移除之該第二金屬則形成該薄膜電晶體之源極/汲極以及該儲存電容之一上電極;以及移除該厚光阻區。
- 如申請專利範圍第13項所述之陣列基板的形成方法,更包括於該閘極上之該通道層與該歐姆接觸層之間形成一蝕刻停止層。
- 如申請專利範圍第1項所述之陣列基板的形成方法,其中分別形成該接觸墊、該薄膜電晶體、該畫素區及該儲存電容於該基板上之步驟包括:形成一金屬層於該基板上,並圖案化該第一金屬層以形成該接觸墊、該薄膜電晶體之一閘極、及該儲存電容之一下電極,且露出該畫素區之該基板;形成一介電層、一通道層、一歐姆接觸層、一第二金屬層、及一光阻層於該接觸墊、該閘極、及該下電極上;圖案化該光阻層,形成一薄光阻區及一厚光阻區,其中該薄光阻區對應該閘極,該厚光阻區對應該該閘極之兩側及該下電極;移除未被該薄光阻區及該厚光阻區遮蔽之該第二金屬層、部份該歐姆接觸層、及部份該通道層,露出部份介電層;移除該薄光阻區;移除該閘極上之該第二金屬層、該歐姆接觸層以露出部份該通道層,而未被移除之該第二金屬則形成該薄膜電晶體之源極/汲極以及該儲存電容之一上電極;以及移除該厚光阻區。
- 如申請專利範圍第15項所述之陣列基板的形成方法,更包括於該閘極上之該通道層與該歐姆接觸層之間形成一蝕刻停止層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099104325A TWI478351B (zh) | 2006-07-20 | 2006-07-20 | 陣列基板之形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099104325A TWI478351B (zh) | 2006-07-20 | 2006-07-20 | 陣列基板之形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201027758A TW201027758A (en) | 2010-07-16 |
TWI478351B true TWI478351B (zh) | 2015-03-21 |
Family
ID=44853292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099104325A TWI478351B (zh) | 2006-07-20 | 2006-07-20 | 陣列基板之形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI478351B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931197B (zh) * | 2011-08-11 | 2015-05-13 | 群康科技(深圳)有限公司 | 阵列基板、其制造方法及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684437A (en) * | 1985-10-31 | 1987-08-04 | International Business Machines Corporation | Selective metal etching in metal/polymer structures |
US5959312A (en) * | 1996-09-27 | 1999-09-28 | Xerox Corporation | Sensor with doped microcrystalline silicon channel leads with bubble formation protection means |
US6335276B1 (en) * | 1998-11-26 | 2002-01-01 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
US20050099579A1 (en) * | 2003-11-10 | 2005-05-12 | Yoo Soon S. | Liquid crystal display panel and fabricating method thereof |
-
2006
- 2006-07-20 TW TW099104325A patent/TWI478351B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684437A (en) * | 1985-10-31 | 1987-08-04 | International Business Machines Corporation | Selective metal etching in metal/polymer structures |
US5959312A (en) * | 1996-09-27 | 1999-09-28 | Xerox Corporation | Sensor with doped microcrystalline silicon channel leads with bubble formation protection means |
US6335276B1 (en) * | 1998-11-26 | 2002-01-01 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
US20050099579A1 (en) * | 2003-11-10 | 2005-05-12 | Yoo Soon S. | Liquid crystal display panel and fabricating method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201027758A (en) | 2010-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI328877B (en) | Array substrate | |
KR101277218B1 (ko) | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 | |
KR101376073B1 (ko) | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 | |
JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
JP4790134B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
US8134158B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
US8294153B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
US20110303923A1 (en) | Tft, array substrate for display apparatus including tft, and methods of manufacturing tft and array substrate | |
WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
TWI527118B (zh) | 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法 | |
WO2011045960A1 (ja) | 薄膜トランジスタ、その製造方法及びそれを含む表示装置 | |
JP2004212532A (ja) | 半透過型表示装置の製造方法および半透過型表示装置 | |
US8298877B2 (en) | Array substrate and method for manufacturing the array substrate | |
JP2006506682A (ja) | Lcdのtft基板及びその製造方法 | |
CN108474986B (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
US7547590B2 (en) | Method for forming an array substrate including forming a transparent conductive layer on a photoresist and laser ablating | |
TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
TW200832716A (en) | Method for fabricating a pixel structure of a liquid crystal display device | |
US7811867B2 (en) | Method for manufacturing pixel structure | |
TWI478351B (zh) | 陣列基板之形成方法 | |
JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
CN101494228A (zh) | 阵列基板 | |
KR101338103B1 (ko) | 광투과 마스크 및 이를 이용한 액정표시소자의 박막트랜지스터 형성방법 | |
JP4674994B2 (ja) | 電気光学装置の作製方法 | |
TWI466298B (zh) | 畫素結構的製作方法 |