TWI477063B - 用於調節臨界電壓的方法及其電路 - Google Patents

用於調節臨界電壓的方法及其電路 Download PDF

Info

Publication number
TWI477063B
TWI477063B TW098107016A TW98107016A TWI477063B TW I477063 B TWI477063 B TW I477063B TW 098107016 A TW098107016 A TW 098107016A TW 98107016 A TW98107016 A TW 98107016A TW I477063 B TWI477063 B TW I477063B
Authority
TW
Taiwan
Prior art keywords
current
coupled
transistor
source
terminal
Prior art date
Application number
TW098107016A
Other languages
English (en)
Other versions
TW200945766A (en
Inventor
Aravind Mangudi
Eric David Joseph
Mahbub Hasan
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200945766A publication Critical patent/TW200945766A/zh
Application granted granted Critical
Publication of TWI477063B publication Critical patent/TWI477063B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Description

用於調節臨界電壓的方法及其電路
本發明一般涉及積體電路，尤其是涉及在積體電路中電晶體的臨界電壓。
互補金屬氧化物半導體(CMOS)低電壓放大器用在各種電路應用中，包括電子消費品、電信、汽車、航空等。這些放大器一般連接在回饋配置中，以綫性地放大出現在其輸入處的電壓差。與其它積體電路一樣，CMOS低電壓放大器根據各種性能參數被描述，例如其中包括共模輸入電壓、共模抑制比、增益、轉換速率(slew rate)、全功率帶寬、輸入電阻和輸出電阻。共模輸入電壓範圍是重要的性能參數，其指示差分放大器以綫性方式操作的輸入電壓的範圍，即，放大器可操作而放大器內沒有任何個別增益級電路進入飽和操作模式下的輸入電壓的範圍。共模抑制比(CMRR)是相關的性能參數，其被定義爲CMOS低電壓放大器的開環增益與其共模增益的比。該性能參數是運算放大器對該運算放大器的差分輸入上共有的輸入信號進行抑制的能力的度量。
對於CMOS低電壓運算放大器，最好在共模輸入電壓的寬廣範圍內維持高共模抑制比。這是挑戰性的目標，因爲用於製造CMOS低電壓放大器的製程一般適合於構造具有高臨界電壓的場效應電晶體。圖1示出使用5伏特CMOS製程製造的現有技術CMOS低電壓運算放大器10，對於該CMOS製程，場效應電晶體20、22、30、32、34和36的標稱臨界電壓爲大約0.8伏特。CMOS低電壓運算放大器10包括耦合到差分對負載14和電流源16的電晶體差分對12。差分對12包括P通道金屬氧化物半導體場效應電晶體(MOSFET)20和22，其中P通道MOSFET 20和22的源極共同連接在一起，而閘極耦合成分別接收輸入信號VIN+ 和VIN- 。除了輸入信號VIN+ 和VIN- 以外，P通道MOSFET 20和22的閘極每個都接收共模輸入信號VCM 。P通道MOSFET 20和22的源極還電耦合到半導體材料的主體(body)或體(bulk)端子26，運算放大器由該半導體材料製造。P通道MOSFET 20和22的汲極耦合到差分對負載14，差分對負載14耦合成接收操作電勢源VEE 。作爲例子，負載14是電流鏡。
電流源16包括耦合在級聯配置中的P通道MOSFET 30、32、34和36，其中P通道MOSFET 32的汲極通過電流設定電阻器38耦合到操作電勢源VEE ，而P通道MOSFET 36的汲極連接到P通道MOSFET 20和22的源極。P通道MOSFET 30和34的源極共同耦合成接收操作電勢源VCC 。P通道MOSFET 30和34的閘極連接在一起並連接到P通道MOSFET 32的汲極。P通道MOSFET 32和36的閘極連接在一起並連接成接收偏置電壓VBIAS 。在操作中，可施加到差分對12的最大共模輸入電壓VCM,MAX 由等式1(EQT.1)給出：
VCM,MAX =VCC -(|Vtho |+2*Vdsat )　EQT. 1
其中：VCC 是放大器的上電源或上電源軌(伏特)；Vtho 是在主體和源極端子兩端具有零電勢的臨界電壓(伏特)；以及Vdsat 是P通道MOSFET的飽和電壓(伏特)。
對於其中上電源軌爲1.8伏特且P通道MOSFET的飽和電壓爲大約100毫伏特的5伏特CMOS製程，最大共模輸入電壓VCM,MAX 爲約0.8伏特。
可施加到差分對12的最小共模輸入電壓VCM,MIN 由等式2(EQT.2)給出：
VCM,MIN =VEE +VDIFFLD -|Vtho |　EQT.2
其中：VEE 是放大器的下電源或下電源軌(伏特)；VDIFFLD 是在差分對負載14兩端的電壓降(伏特)；以及Vtho 是在主體和源極端子兩端具有零電勢的臨界電壓(伏特)。
對於其中下電源軌爲0伏特且差分對負載14兩端的電壓降爲大約100毫伏特的5伏特CMOS製程，最小共模輸入電壓VCM,MIN 爲約-0.5伏特。因此，共模輸入電壓範圍爲約1.3伏特。
這種電路的缺點是，用於增加最大共模輸入電壓VCM,MAX 的技術也增加了最小共模輸入電壓VCM,MIN 。因爲最大和最小共模輸入電壓都增加了，所以共模輸入電壓範圍沒有增加。
限制電路例如運算放大器的共模範圍的另一參數是組成電路的電晶體的臨界電壓。當這些電路的臨界電壓大時，參數例如共模範圍減小。該限制也適用於其它模擬和數字電路。
因此，有用於增加共模輸入電壓範圍的電路和方法將是有利的。此外，該電路和方法調節電路中的電晶體的臨界電壓將是有利的。該電路和方法實現起來有時間和成本效率將是進一步有利的。
通常，本發明提供了一種方法和結構，其用於調節電晶體的臨界電壓並增加電路例如運算放大器、比較器、微處理器、控制器、傳感器、驅動器等的共模輸入電壓範圍。應注意，臨界電壓可被向上調節，即增加，或被向下調節，即降低。根據實施方式，本發明包括一種用於通過回應於輸入信號而引導經過電阻的電流來改變電晶體的臨界電壓的方法，其中電流改變半導體材料的主體區的電勢。應注意，主體區指半導體材料的體，其中形成電晶體的閘極、源極和汲極。例如，P通道裝置的主體區可爲N井，即，半導體材料中N型傳導性的摻雜區，其中源極和汲極在N井中形成，而閘極控制源極區和汲極區之間的通道的形成，源極區和汲極區在N井中形成。N通道裝置的主體區可爲P井，即，半導體材料中P型傳導性的摻雜區，其中源極和汲極在P井中形成，而閘極控制在該P井中形成的源極區和汲極區之間的通道的形成。可選地，主體區可爲形成電晶體的源極和汲極的半導體材料的主體，其中閘極控制源極區和汲極區之間的通道的形成。半導體材料的主體可爲外延層或半導體基體材料。
根據本發明的另一實施方式，提供了第一電流，該第一電流回應於共模輸入電壓大於參考信號而沿著第一路徑流動。第一電流回應於共模輸入電壓範圍小於參考信號而沿著第二路徑流動。當第一電流沿著第二路徑流動時，第二和第三電流通過取得分離的區域乘數(area multiplier)和第一電流的乘積而產生。第四電流通過放大第二電流或使第二電流與另一區域乘數相乘而產生。當第一電流沿著第一路徑流動時，提供了用於使第一電壓大於半導體材料的主體或主體區的電壓的第五電流。當第一電流沿著第二路徑流動時，第三、第四和第五電流用於使第一電壓小於半導體材料的主體的電壓。
根據本發明的另一實施方式，一電路包括具有共同耦合的源極的電晶體差分對。第一和第二電流源通過共同耦合的源極分別耦合到第一和第二開關，而第三和第四電流源分別通過第三和第四開關耦合到運算放大器的體或主體端子。共模感測電路耦合到共同耦合的源極，而偏壓電阻器耦合在主體端子和共同耦合的源極之間。
根據本發明的另一實施方式，運算放大器包括具有共同連接在一起的載流電極的電晶體差分對。共模感測電路連接到共同連接的載流電極。交換電晶體連接到共模感測電路，而共模感測電路和交換電晶體耦合到電流源。偏壓電阻器耦合在共同連接的載流電極和主體端子之間。
應進一步注意，電晶體的閘極也稱爲閘極電極或控制電極，而電晶體的汲極和源極也稱爲汲極電極和源極電極或載流電極。
圖2是根據本發明的實施方式在第一交換配置中的CMOS低電壓運算放大器100的電路示意圖。在圖2中示出的是包括P通道MOSFET 104和106的差分對102，P通道MOSFET 104和106具有耦合在一起的源極、耦合到差分對負載108的汲極、耦合到主體或體端子116的主體或主體區、以及用作CMOS低電壓運算放大器100的輸入110和112並耦合成接收輸入共模信號VCM 的閘極。P通道MOSFET 104和106的閘極一般還耦合成分別接收輸入信號VIN+ 和VIN- 。差分對負載108可由有源負載或無源負載組成。差分對的負載的類型對本領域中具有通常知識者是已知的。例如，差分對負載108可爲電流鏡。偏壓電阻器114的一個端子在節點115連接到P通道MOSFET 104和106的源極，而偏壓電阻器114的另一端子連接到主體或體端子116。開關118耦合在主體端子116和電流源120的端子之間。電流源120的另一端子耦合成接收操作電勢源例如電勢VEE 。開關122耦合在主體端子116和電流源124的端子之間。電流源124的另一端子耦合成接收例如操作電勢源VEE 。
如本領域中具有通常知識者認識到的，在標準CMOS製程中，每個P通道MOSFET都具有閘極、源極、汲極和體或主體。通過閘極電極或端子產生與閘極的接觸，通過源極電極或端子產生與源極的接觸，通過汲極電極或端子產生與汲極的接觸，以及通過主體電極或端子產生與體或主體的接觸。一般來說，對於具有源極的每個P通道MOSFET，將有主體連接。
共模感測電路128耦合到節點115。共模感測電路128具有耦合成接收參考電壓VREF 的參考端子以及在節點115連接到P通道MOSFET 104和106的源極和偏壓電阻器114的一個端子的電流感測端子。根據本發明的實施方式，共模感測電路128包括連接到交換控制電路131的P通道電流感測MOSFET 130。P通道感測MOSFET 130具有用作共模感測電路128的參考端子的閘極、耦合到交換控制電路131的電流感測輸入的汲極、以及在節點115耦合到P通道MOSFET 104和106的源極和偏壓電阻器114的一個端子的源極。交換控制電路131具有耦合到開關132和118的輸出133以及耦合到開關136和122的輸出135。
P通道MOSFET 130的源極還通過開關132耦合到電流源14的一個端子。電流源134的另一端子耦合成接收操作電勢源VCC 。因此，P通道MOSFET 104和106的源極以及偏壓電阻器114的一個端子通過開關132耦合到電流源134。P通道電晶體104、106和130的源極以及偏壓電阻器114的一個端子還通過開關136連接到電流源138的端子，而電流源138的另一端子耦合成接收操作電勢源VCC 。此外，P通道電晶體104、106和130的源極以及偏壓電阻器114的一個端子通過電流源140耦合成接收操作電勢源VCC 。
應注意，圖2示出CMOS低電壓運算放大器100，其具有在關閉位置的開關118和132以及在打開位置的開關122和136。另一方面，圖3示出CMOS低電壓運算放大器100，其具有在打開位置的開關118和132以及在關閉位置的開關122和136。爲了清楚起見，描述了在圖2中示出的CMOS低電壓運算放大器100的配置的操作(即，當開關118和132關閉而開關122和136打開時)，後面是具有在圖3中示出的配置的CMOS低電壓運算放大器100的描述(即，當開關118和132打開而開關122和136關閉時)。
再次參考圖2，當共模輸入電壓VCM 大於參考電壓VREF 時，共模感測電路128的P通道感測MOSFET 130傳導流到交換控制電路131的電流感測輸入的汲極電流。回應於汲極電流，交換控制電路131產生通過輸出133傳輸到開關132和118的控制信號。此外，交換控制電路131產生傳輸到開關136和122的控制信號。通過輸出133傳輸的控制信號關閉開關132和118，而通過輸出135傳輸的控制信號打開開關136和122。由於開關132和118關閉，開關136和122打開，且共模輸入電壓VCM 大於參考電壓VREF ，在每個P通道MOSFET 104和106的源極處的電壓大於半導體材料的主體電壓(VBODY )，CMOS低電壓運算放大器100由該半導體材料製造。電流I134 從電流源134流到節點115。此外，偏壓電流IT 從電流源140流到節點115。偏壓電流IT 在P通道MOSFET 104和106之間分開，以便電流IT /2從每個P通道MOSFET 104和106的源極流到汲極。因此，電流I134 被引導到節點115，接著通過節點115，通過偏壓電阻器114、主體接觸點116和電流源120流到操作電勢源VEE 。在偏壓電阻器114兩端由電流I134 產生的電勢產生小於零的輸入對主體到源極電勢(input pair body-to-source potential，VBS )，即，電晶體104和106的主體到源極電勢VBS 小於零。因此，通過關閉開關118和132並打開開關122和136來引導電流I134 經過偏壓電阻器114將主體電勢降低到小於電晶體104和106的源極處的電勢。這使輸入電晶體104和106的有效臨界電壓(Vth )低於其標稱值Vtho ，這增加了可由CMOS低電壓運算放大器100獲得的最大共模輸入電壓。
現在參考圖3，回應於共模感測電路128感測到共模輸入電壓VCM 小於參考電壓VREF ，共模感測電路128的P通道感測MOSFET 130實質上是非傳導的，即，實質上爲零的汲極電流流到交換控制電路131的電流感測輸入。回應於實質上爲零的汲極電流，交換控制電路131產生通過輸出133傳輸到開關118和132的禁止控制信號以及通過輸出135傳輸到開關122和136的啟動控制信號。通過輸出133傳輸的禁止控制信號打開開關118和132，而通過輸出135傳輸的啟動控制信號關閉開關122和136。由於共模輸入電壓VCM 小於參考電壓VREF ，開關118和132打開，而開關122和136關閉。在此條件下，P通道MOSFET 104和106的源極處的電壓小於半導體材料的主體電壓(VBODY )，CMOS低電壓運算放大器100由該半導體材料製造。電流I124 從電流源124流到主體接觸點116，以改變半導體材料或基體的電勢。與圖2中示出的配置相同，偏壓電流IT 從電流源140流到節點115並在P通道MOSFET 104和106之間分開，以便電流IT /2從每個P通道MOSFET 104和106的源極流到汲極。電流I124 被引導到主體接觸點116，並從主體接觸點116通過偏壓電阻器114、節點115和電流源138流到操作電勢源VCC 。在偏壓電阻器114兩端由電流I124 產生的電勢產生大於零的輸入對主體到源極電勢(VBS )，即，電晶體104和106的主體到源極電勢VBS 大於零。因此，通過打開開關118和132並關閉開關122和136來引導電流I124 經過偏壓電阻器114增加了主體電勢，使得它大於電晶體104和106的源極處的電勢。這使輸入電晶體104和106的有效臨界電壓(Vth )大於其標稱值Vtho ，這降低了可由CMOS低電壓運算放大器100獲得的最小共模輸入電壓。因此，根據本發明的實施方式的CMOS低電壓運算放大器100具有被控制的雙向主體偏壓，該雙向主體偏壓使P通道MOSFET電晶體104和106的有效臨界電壓以這樣的方式變化，以便給放大器100最寬的共模輸入電壓範圍，同時維持良好的共模抑制比。
雖然使用P通道MOSFET描述了CMOS低電壓運算放大器100，但這不是本發明的限制。圖4是CMOS低電壓運算放大器150的電路示意圖，其中P通道MOSFET 104、106和130由N通道MOSFET 104A、106A和130A代替。CMOS低電壓運算放大器150的操作類似於CMOS低電壓運算放大器100的操作。
圖5是根據本發明的另一實施方式的CMOS低電壓運算放大器200的電路示意圖。CMOS低電壓運算放大器200包括具有P通道MOSFET 104和106的差分對102、耦合在P通道MOSFET 104和106的主體端子116和源極之間的偏壓電阻器114、電流源140、差分對負載108和共模感測電路128。作爲例子，共模感測電路128是P通道MOSFET 130。電流源202具有連接到P通道MOSFET 130的源極的一個端子和耦合成接收操作電勢源VCC 的另一端子，而電流源204具有連接到P通道MOSFET 130的汲極的一個端子和耦合成接收操作電勢源VEE 的另一端子。P通道MOSFET 104、106和130的源極、偏壓電阻器114的一個端子以及電流源140的一個端子共同耦合在一起以形成節點230。CMOS低電壓運算放大器200進一步包括交換電晶體206，交換電晶體206具有連接到電流乘法器電路208的汲極以及耦合到P通道交換電晶體130的汲極並通過電流源204耦合成接收操作電勢源VEE 的源極。
電流乘法器電路208包括P通道MOSFET 210、212和214，這些P通道MOSFET具有共同連接到在一起並連接到P通道MOSFET 206和210的汲極的閘極以及耦合成操作電勢源VCC 的源極。P通道MOSFET 210、212和214按規定尺寸製造成分別具有源極區域乘數D、B和A。較佳地，P通道MOSFET 212和214的源極區域相對於P通道MOSFET 210的源極區域按規定尺寸製造。因此，P通道MOSFET 210的源極區域爲一或單位一(one or unity)。P通道MOSFET 214的汲極連接到主體端子116。P通道MOSFET 212的汲極耦合到電流乘法器電路218，電流乘法器電路218包括N通道MOSFET 220和222。相對於P通道MOSFET 210的源極區域，N通道MOSFET 222按規定尺寸製造成具有等於C的區域乘數。N通道MOSFET 220和222的閘極共同連接到在一起並連接到N通道MOSFET 220的汲極，該汲極連接到P通道MOSFET 212的汲極。N通道MOSFET 222的汲極連接到P通道MOSFET 104、106和130的源極以及偏壓電阻器114的一個端子。MOSFET 220和222的源極耦合成接收操作電勢源VEE 。P通道MOSFET 210、212和214的閘極通過上拉電流源224耦合成接收操作電勢源VCC ，而N通道MOSFET 220和222的閘極通過下拉電流源226耦合成接收操作電勢源VEE 。主體端子116通過電流源228耦合成接收操作電勢源VEE 。主體端子116還連接到P通道MOSFET 104和106的主體或主體區。
在操作中，共模感測電路128感測共模輸入電壓VCM 並將它與已知的參考電壓VREF 進行比較。作爲例子，電壓VREF 等於地電勢。回應於共模輸入電壓VCM 大於參考電壓VREF ，在P通道MOSFET 104和106的源極處的電壓大於半導體材料的主體電壓(VBODY )，CMOS低電壓運算放大器200由該半導體材料製造。在此條件下，P通道MOSFET 130導通並傳導電流，而N通道MOSFET 206斷開且不傳導電流。實質上等於(I1 -I2 )的電流流到節點230，以改變半導體材料或基體的主體或主體區的電勢，CMOS低電壓運算放大器由該半導體材料或基體製造。較佳地，電流I1 被設定爲大於電流I2 。偏壓電流IT 從電流源140流到節點230並在P通道MOSFET 104和106之間分開，以便電流IT /2從每個P通道MOSFET 104和106的源極流到汲極。電流(I1 -I2 )從節點230通過偏壓電阻器114、主體接觸點116和電流源228流到操作電勢源VEE 。電流源228產生的電流被標爲電流I3 。因此，電流I3 等於電流(I1 -I2 )。在偏壓電阻器114兩端由電流I3 產生的電勢產生小於零的輸入對主體到源極電勢(VBS )，即，電晶體104和106的主體到源極電勢VBS 小於零。因此，引導電流(I1 -I2 )通過偏壓電阻器114將主體電勢增加到大於電晶體104和106的源極處的電勢。這使輸入電晶體104和106的有效臨界電壓(Vth )低於其標稱值Vtho ，這增加了可由CMOS低電壓運算放大器200獲得的最大共模輸入電壓。
應進一步注意，電流源224和226被包括，使得當P通道MOSFET 130導通並傳導電流而N通道MOSFET 206斷開且不傳導電流時，P通道MOSFET 210、212和214的閘極和N通道MOSFET 220和222的閘極不保持浮動。更具體地，當P通道MOSFET 130導通並傳導電流而N通道MOSFET 206斷開且不傳導電流時，電流源224向操作電勢源VCC 提供上拉路徑，而電流源226向操作電勢源VEE 提供下拉路徑，使得P通道MOSFET 210、212和214的閘極處於電勢VCC ，而N通道MOSFET 220和222的閘極處於電勢VEE 。應注意，電流源224和226是可選的部件，其以或可以不包括在CMOS低電壓運算放大器200內。
回應於共模感測電路128感測到共模輸入電壓VCM 小於參考電壓VREF ，共模感測電路128與電流乘法器電路208和218、偏壓電阻器114以及電流源202、204、224、226和228協作，CMOS低電壓運算放大器200將半導體材料的主體電壓或電勢(VBODY )改變到高於P通道MOSFET 104和106的源極處的電壓或電勢，CMOS低電壓運算放大器200由該半導體材料製造。在此條件下，P通道MOSFET 130斷開，因此實質上不傳導電流。N通道MOSFET 206導通並傳導電流I2 。因爲N通道MOSFET 206導通並傳導電流，它實質上傳導來自電流源204的所有電流。流經N通道MOSFET 206的電流I2 被鏡像到P通道MOSFET 212並被區域乘數B乘。因此，從P通道MOSFET 212的汲極流出的電流是B*I2 。這裏，電流I2 被放大了源極區域乘數B倍。類似地，流經N通道MOSFET 206的電流I2 被鏡像到P通道MOSFET 214並被區域乘數A乘。因此，等於A*I2 的電流從P通道MOSFET 212的汲極流出，並被引導或導引到主體端子116。這裏，電流I2 被放大了源極區域乘數A倍。從P通道MOSFET 212的汲極流出的電流被鏡像到N通道MOSFET 222並被區域乘數C乘。因此，等於B*C*I2 的電流流經N通道MOSFET 222。這裏，電流I2 被放大了源極區域乘數B和C倍。應注意，電流IT 從電流源224流出並在P通道MOSFET 104和106之間分開，以便電流IT /2從每個P通道MOSFET 104和106的源極流到汲極。在節點230處使用基爾霍夫(Kirchhoff)電流定律(KCL)產生：
I1 +A*I2 -I3 +IT -IT /2-IT /2-B*C*I2 =0　EQT.3
I1 +A*I2 -I3 -B*C*I2 =0　EQT.4
I1 +A*I2 =B*C*I2 +I3 　EQT.5
將EQT.6代入EQT.5中得到EQT.7-10：
I3 =I1 -I2 　EQT.6
I1 +A*I2 =B*C*I2 +I1 -I2 　EQT.7
A*I2 =B*C*I2 -I2 　EQT.8
A*I2 +I2 =B*C*I2 　EQT.9
B*C=A+1　EQT.10
其中：I1 是從電流源202流出的電流；I2 是從電流源204流出的電流；I3 是從電流源228流出的電流；A是P通道MOSFET 214的源極區域乘數；B是P通道MOSFET 212的源極區域乘數；以及C是N通道MOSFET 222的源極區域乘數。
因此，CMOS低電壓運算放大器200設計成使得電流I3 等於電流I1 和I2 之間的差(即，I3 =I1 -I2 )，而源極區域乘數B和C的乘積等於1加上源極區域乘數A的和(即，B*C=A+1)。在這些條件下操作，等於(A*I2 -I3 )的電流從主體接觸點116通過偏壓電阻器114流到節點230。這裏，源極區域乘數將電流I2 放大了源極區域乘數A倍。在偏壓電阻器114兩端由電流(A*I2 -I3 )產生的電勢產生大於零的輸入對主體到源極電勢(VBS )，即，電晶體104和106的主體到源極電勢VBS 大於零。因此，引導電流(A*I2 -I3 )通過偏壓電阻器114將主體電勢降低到小於電晶體104和106的源極處的電勢。這使輸入電晶體104和106的有效臨界電壓(Vth )大於其標稱值Vtho ，這降低了可由CMOS低電壓運算放大器200獲得的最小共模輸入電壓。因此，根據本發明的實施方式的CMOS低電壓運算放大器200具有被控制的雙向主體偏壓，該雙向主體偏壓使P通道MOSFET電晶體104和106的有效臨界電壓以給放大器200最寬的共模輸入電壓範圍同時維持良好的共模抑制比的方式變化。
類似於CMOS低電壓運算放大器100，CMOS低電壓運算放大器200可更改成使得P通道MOSFET 104、106、130、210、212和214由N通道MOSFET代替，而N通道MOSFET 206、220和222由P通道MOSFET代替，電流源的極性和開關的配置根據本發明的另一實施方式形成CMOS低電壓運算放大器。
到現在應認識到，提供了用於改變電路的電晶體的臨界電壓的電路和方法。根據本發明的實施方式，提供了運算放大器和用於增加運算放大器的輸入共模電壓範圍的方法。根據本發明的其它實施方式，電流被引導或導引以可控制地和雙向地改變半導體材料或基體的主體電勢，運算放大器由該半導體材料或基體製造。當共模輸入電壓大於參考電壓時，通過降低運算放大器的輸入電晶體的有效臨界電壓來擴展或增加共模輸入電壓範圍，而當共模輸入電壓小於參考電壓時，通過增加運算放大器的輸入電晶體的有效臨界電壓來擴展或增加共模輸入電壓範圍。當共模輸入電壓大於參考電壓時，一電流在一個方向上被引導或導引而通過電阻器；而當共模輸入電壓小於參考電壓時，另一電流在相反的方向上被引導或導引而通過電阻器。引導電流通過電阻器改變了半導體材料或基體的主體或主體區域的電勢，運算放大器由該半導體材料或基體製造，這改變了運算放大器的輸入電晶體的有效臨界電壓。
雖然這裏揭露了某些較佳實施方式和方法，從前述揭露中對本領域中具有通常知識者應明顯的是，可對這樣的實施方式和方法進行變化和更改，而不偏離本發明的實質和範圍。意圖是應將本發明僅僅限制到所附申請專利範圍以及可適用的法律的條例和法則所要求的程度。
10．．．CMOS低電壓運算放大器
12．．．電晶體差分對
14．．．差分對負載
16．．．電流源
20．．．場效應電晶體
22．．．場效應電晶體
26．．．體端子
30．．．P通道MOSFET
32．．．P通道MOSFET
34．．．P通道MOSFET
36．．．P通道MOSFET
100．．．CMOS低電壓運算放大器
102．．．差分對
104．．．P通道MOSFET
104A．．．N通道MOSFET
106．．．P通道MOSFET
106A．．．N通道MOSFET
108．．．差分對負載
110．．．輸入
112．．．輸入
114．．．偏壓電阻器
115．．．節點
116．．．主體或體端子/主體接觸點
118．．．開關
120．．．電流源
122．．．開關
124．．．電流源
128．．．共模感測電路
130．．．P通道電流感測MOSFET
130A．．．N通道MOSFET
131．．．交換控制電路
132．．．開關
133．．．輸出
134．．．電流源
135．．．輸出
136．．．開關
138．．．電流源
140．．．電流源
150．．．CMOS低電壓運算放大器
200．．．CMOS低電壓運算放大器
204．．．電流源
206．．．交換電晶體
208．．．電流乘法器電路
210．．．P通道MOSFET
212．．．P通道MOSFET
214．．．P通道MOSFET
218．．．電流乘法器電路
220．．．N通道MOSFET
222．．．N通道MOSFET
224．．．電流源
226．．．電流源
228．．．電流源
230．．．節點
從上列詳細描述的閱讀中結合所附圖式將更好地理解本發明，其中相似的參考數字表示相似的元件，且其中：
圖1是現有技術CMOS運算放大器的電路示意圖；
圖2是根據本發明的實施方式在第一交換配置中的CMOS運算放大器的電路示意圖；
圖3是根據本發明的實施方式在第二交換配置中的圖2的CMOS運算放大器的電路示意圖；
圖4是根據本發明的另一實施方式的CMOS運算放大器的電路示意圖；以及
圖5是根據本發明的另一實施方式的CMOS運算放大器的電路示意圖。
100．．．CMOS低電壓運算放大器
102．．．差分對
104．．．P通道MOSFET
106．．．P通道MOSFET
108．．．差分對負載
110．．．輸入
112．．．輸入
114．．．偏壓電阻器
115．．．節點
116．．．主體或體端子
118．．．開關
120．．．電流源
122．．．開關
124．．．電流源
128．．．共模感測電路
130．．．P通道電流感測MOSFET
131．．．交換控制電路
132．．．開關
133．．．輸出
134．．．電流源
135．．．輸出
136．．．開關
138．．．電流源
140．．．電流源

Claims (32)

  1. 一種用於改變電晶體的臨界電壓的方法，包括：藉由回應於一輸入信號而引導一第一電流或一第二電流的其中之一經過一電阻器來改變一半導體材料的一主體區的一電勢，其中引導該第一電流或該第二電流的其中之一的所述步驟包括回應於該輸入信號大於一參考信號而在一第一方向上引導該第一電流經過該電阻器，且其中引導該第一電流或該第二電流的其中之一的所述步驟包括回應於該輸入信號小於該參考信號而在一第二方向上引導該第二電流經過該電阻器。
  2. 如請求項1之方法，其中該輸入信號是一共模輸入電壓。
  3. 如請求項1之方法，其中引導該第一電流或該第二電流的其中之一的所述步驟包括回應於一共模輸入信號大於該參考信號而在該第一方向上引導該第一電流經過該電阻器。
  4. 如請求項1之方法，其中引導該第一電流或該第二電流的其中之一經過該電阻器的該步驟包括回應於該輸入信號大於該參考信號而將一第一電壓降低到小於一第二電壓。
  5. 如請求項1之方法，其中引導該第一電流或該第二電流的其中之一經過該電阻器的該步驟包括回應於該共模輸入電壓小於該參考信號而將一第一電壓增加到大於一第二電壓。
  6. 如請求項1之方法，其中引導該第一電流或該第二電流的其中之一經過該電阻器的該步驟包括打開一開關來引導該第一電流或該第二電流中的所述一個。
  7. 如請求項1之方法，其中引導該第一電流或該第二電流的其中之一經過該電阻器的該步驟包括關閉一開關來引導該第一電流或該第二電流中的所述一個。
  8. 如請求項1之方法，其中引導該第一電流或該第二電流的其中之一經過該電阻器的該步驟包括在放大一第三電流之後引導該第二電流經過該電阻器。
  9. 一種用於調整一電晶體差分對的有效臨界電壓之電路，包括：該電晶體差分對，其中該電晶體差分對的每個電晶體都具有一源極、一汲極和一閘極，且其中該電晶體差分對的每個電晶體的該源極共同耦合在一起；一主體端子；一第一開關和一第二開關，該第一開關和該第二開關耦合到該共同耦合的源極；一第一電流源和一第二電流源，該第一電流源和該第二電流源分別耦合到該第一開關和該第二開關；一第三開關和一第四開關，該第三開關和該第四開關耦合到該電路的該主體端子；一第三電流源和一第四電流源，該第三電流源和該第四電流源分別耦合到該第三開關和該第四開關；一共模感測電路，其耦合到該電晶體差分對的該共同 耦合的源極；以及一電阻器，其耦合在該主體端子和該電晶體差分對的該共同耦合的源極之間。
  10. 如請求項9之電路，進一步包括耦合在一第一操作電勢源和該共同耦合的源極之間的一第五電流源。
  11. 如請求項9之電路，進一步包括耦合到該電晶體差分對的該汲極的一負載，其中該負載是有一源負載或一無源負載其中之一。
  12. 如請求項9之電路，其中該共模感測電路包括：一電晶體，其具有一控制電極以及一第一載流電極和一第二載流電極，該控制電極耦合成接收一參考電壓，而該第一載流電極經由該第一開關耦合到該第一電流源；以及一交換控制電路，其具有一電流感測輸入、一第一交換控制輸出和一第二交換控制輸出，該電流感測輸入耦合到該電晶體的該第二載流電極，該第一交換控制輸出耦合到該第一開關和該第三開關，以及該第二交換控制輸出耦合到該第二開關和該第四開關。
  13. 一種用於改變電晶體的臨界電壓的方法，包括：提供一第一電流，該第一電流回應於一輸入信號大於一參考信號而沿著一第一路徑流動，其中該第一電流回應於該輸入信號小於該參考信號而沿著一第二路徑流動；當該第一電流沿著該第二路徑流動時，從該第一電流 形成一第二電流；提供沿著一第三路徑流動的一第三電流；提供沿著一第四路徑流動的一第四電流；當該第一電流沿著該第一路徑流動時，使用該第一電流和該第四電流來使一第一電壓大於一第二電壓；以及當該第一電流沿著該第二路徑流動時，使用該第二電流和該第三電流來使該第一電壓小於該第二電壓。
  14. 如請求項13之方法，其中該第一電壓是該場效應電晶體的一體半導體材料的一電壓，而該第二電壓是一場效應電晶體的一源極處的一電壓。
  15. 如請求項14之方法，其中形成該第二電流的該步驟包括使該第一電流乘一第一區域乘數以形成該第二電流。
  16. 如請求項15之方法，其中當該第一電流沿著該第二路徑流動時使用該第二電流和該第三電流來使該第一電壓小於該第二電壓的該步驟包括從該第二電流减去該第三電流。
  17. 如請求項16之方法，其中當該第一電流沿著該第一路徑流動時使用該第一電流和該第四電流來使一第一電壓大於一第二電壓的該步驟包括從該第四電流减去該第一電流。
  18. 如請求項13之方法，其中改變該電晶體之該臨界電壓包括改變一放大器之一共模輸入電壓範圍。
  19. 一種用於藉由調整一電晶體之一臨限電壓而改變一放大器之一共模輸入電壓範圍之方法，其包含： 回應於一輸入信號大於一參考信號，產生流自一第一節點之一第一電流；使用該第一電流以將一半導體材料之一主體電勢增加至大於由該半導體材料製成之一電晶體差分對之一部份之一電勢；回應於該輸入信號小於該參考信號，產生流入該第一節點之一第二電流；及使用該第二電流以將該半導體材料之一主體電勢減少至小於由該半導體材料製成之該電晶體差分對之該部份之該電勢。
  20. 如請求項19之方法，其中該電晶體差分對之該部份係該電晶體差分對之一源極區。
  21. 如請求項19之方法，其中產生該第二電流包括使一第三電流乘一區域乘數以形成一第四電流且從該第四電流減去一第五電流。
  22. 如請求項21之方法，其中產生該第一電流包括從一第六電流減去該第三電流。
  23. 如請求項19之方法，其進一步包括藉由使一第四電流乘第一及第二區域乘數以產生一第三電流，其中該第三電流流自該第一節點。
  24. 一種用於調整一電晶體差分對的有效臨界電壓之電路，包括：該電晶體差分對，其中該電晶體差分對的每個電晶體都具有一控制電極、一第一載流電極和一第二載流電 極，且其中該電晶體差分對的每個電晶體的該第一載流電極共同耦合在一起；一共模感測電路，其具有一第一端子、一第二端子和一第三端子，該第一端子耦合成接收一參考電壓，而該第二端子耦合到該電晶體差分對的該第一載流電極；一第一電流源，其具有一第一端子和一第二端子，該第一端子耦合到該共模感測電路的該第二端子，而該第一電流源的該第二端子耦合成接收一第一操作電勢源；一第二電流源，其具有一第一端子和一第二端子，該第一端子耦合到該共模感測電路的該第三端子，而該第二端子耦合成接收一第二操作電勢源；一交換電晶體，具有一控制電極、一第一載流電極和一第二載流電極，其中該第一載流電極耦合到該第二電流源和該共模感測電路的該第三端子；一電阻器，其具有一第一端子及一第二端子，該第一端子耦合至該電晶體差分對的該第一載流電極；及一主體端子，該電阻器之該第二端子耦合到該主體端子。
  25. 如請求項24之電路，進一步包括一第一電流乘法器電路，該第一電流乘法器電路耦合到該交換電晶體的該第一載流電極和該電阻器的該第一端子。
  26. 如請求項25之電路，其中該第一電流乘法器電路包括：一第一電晶體，其具有一控制電極以及一第一載流電極和一第二載流電極，該第一電晶體的該控制電極和該 第二載流電極耦合在一起，而該第一載流電極耦合成接收該第一操作電勢源；一第二電晶體，其具有一控制電極以及一第一載流電極和一第二載流電極，該第二電晶體之該控制電極耦合到該第一電晶體的該控制電極，該第二電經體之該第一載流電極耦合成接收該第一操作電勢源；以及一第三電晶體，其具有一控制電極以及一第一載流電極和一第二載流電極，其中該第三電晶體之該控制電極耦合到該第一電晶體和該第二電晶體的該控制電極，該第三電晶體之該第一載流電極耦合成接收該第一操作電勢源，及該第三電晶體之該第二載流電極耦合到該電阻器的該第二端子且耦合到該主體端子。
  27. 如請求項26之電路，進一步包括一第二電流乘法器電路，其中該第二電流乘法器電路進一步包括：一第四電晶體，其具有一控制電極以及一第一載流電極和一第二載流電極，該第四電晶體之該控制電極耦合到該第四電晶體和該第二電晶體的該第二載流電極，且該第四電晶體的該第一載流電極耦合成接收該第二操作電勢源；以及一第五電晶體，其具有一控制電極以及一第一載流電極和一第二載流電極，該第五電晶體的該控制電極耦合到該第四電晶體的該控制電極，該第五電晶體的該第一載流電極耦合成接收該第二操作電勢源，且該第五電晶體的該第二載流電極耦合到該電晶體差分對的每個電晶 體的該第一載流電極。
  28. 如請求項26之電路，其進一步包括一第三電流源，該第三電流源具有耦合到該第四電晶體及該第五電晶體之該等控制電極之一端子。
  29. 如請求項26之電路，其進一步包括一第三電流源，該第三電流源具有耦合到該等第一、第二及第三電晶體之該等控制端子之一端子。
  30. 如請求項24之電路，其進一步包括具有一第一端子及一第二端子之一差分對負載，該差分對負載之該第一端子耦合到該電晶體差分對之一電晶體之該第二載流電極且該差分對負載之該第二端子耦合到該電晶體差分對之另一電晶體之該第二載流電極。
  31. 如請求項24之電路，其進一步包括一第三電流源，該第三電流源具有耦合到該主體端子且耦合到該電阻器之該第二端子之一端子。
  32. 如請求項24之電路，其進一步包括一第四電流源，該第四電流源具有耦合到該電晶體差分對之每一電晶體之該等第一載流電極之一端子。
TW098107016A 2008-04-07 2009-03-04 用於調節臨界電壓的方法及其電路 TWI477063B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/098,847 US7714652B2 (en) 2008-04-07 2008-04-07 Method for adjusting threshold voltage and circuit therefor

Publications (2)

Publication Number Publication Date
TW200945766A TW200945766A (en) 2009-11-01
TWI477063B true TWI477063B (zh) 2015-03-11

Family

ID=41132698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107016A TWI477063B (zh) 2008-04-07 2009-03-04 用於調節臨界電壓的方法及其電路

Country Status (4)

Country Link
US (2) US7714652B2 (zh)
CN (1) CN101556482B (zh)
HK (1) HK1138076A1 (zh)
TW (1) TWI477063B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924095B2 (en) * 2009-06-26 2011-04-12 Broadcom Corporation Operational amplifiers having low-power unconditionally-stable common-mode feedback
CN102447466B (zh) * 2010-10-12 2014-02-26 上海华虹宏力半导体制造有限公司 可下拉精准电流的io电路
US8686762B2 (en) * 2011-06-30 2014-04-01 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Half open-loop-controlled LIN transmitter
TWI458256B (zh) * 2012-01-02 2014-10-21 Anpec Electronics Corp 基極偏壓控制裝置及放大器
US9276532B2 (en) 2013-08-28 2016-03-01 Analog Devices, Inc. High speed amplifier
US9276534B2 (en) * 2013-08-28 2016-03-01 Analog Devices, Inc. High speed amplifier
US8912824B1 (en) 2013-09-05 2014-12-16 International Business Machines Corporation Method and apparatus for detecting rising and falling transitions of internal signals of an integrated circuit
US9709603B2 (en) * 2014-03-31 2017-07-18 Microsemi Corporation Current sensing system and method
US9584069B1 (en) * 2015-03-06 2017-02-28 Qorvo Us, Inc. Body driven power amplifier linearization
EP3182587A1 (en) * 2015-12-16 2017-06-21 IMEC vzw Small signal amplifier
US10587235B2 (en) 2017-10-16 2020-03-10 Texas Instruments Incorporated Biased amplifier
KR102113922B1 (ko) * 2018-10-30 2020-05-28 한양대학교 산학협력단 미분 중첩 회로를 이용한 저잡음 증폭기
US11163002B2 (en) 2018-11-21 2021-11-02 International Business Machines Corporation Burn-in resilient integrated circuit for processors
KR102611010B1 (ko) * 2018-12-24 2023-12-07 주식회사 엘엑스세미콘 소스 구동 회로
IT201900001941A1 (it) * 2019-02-11 2020-08-11 St Microelectronics Des & Appl Circuito con l'utilizzo di mosfet e procedimento corrispondente
CN110320959B (zh) * 2019-08-21 2020-11-06 上海南芯半导体科技有限公司 一种用于产生cmos阈值电压vth的电路与方法
US20210286394A1 (en) * 2020-03-14 2021-09-16 Vidatronic, Inc. Current reference circuit with current mirror devices having dynamic body biasing
FR3115427A1 (fr) * 2020-09-07 2022-04-22 Stmicroelectronics (Grenoble 2) Sas Amplificateur opérationnel
CN115113682B (zh) * 2022-07-26 2024-03-15 圣邦微电子(苏州)有限责任公司 输入参考电压调整电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726597A (en) * 1996-08-30 1998-03-10 Motorola, Inc. Method and circuit for reducing offset voltages for a differential input stage
US6218892B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
US6509795B1 (en) * 2001-09-26 2003-01-21 Texas Instruments Incorporated CMOS input stage with wide common-mode range
US6614301B2 (en) * 2002-01-31 2003-09-02 Intel Corporation Differential amplifier offset adjustment
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6870422B2 (en) * 2000-02-29 2005-03-22 Standard Microsystems Corporation Low voltage rail-to-rail CMOS input stage
US7064609B1 (en) * 2004-08-17 2006-06-20 Ami Semiconductor, Inc. High voltage, low-offset operational amplifier with rail-to-rail common mode input range in a digital CMOS process
US20060158270A1 (en) * 2004-12-20 2006-07-20 Atmel Nantes Sa Electronic circuit including at least one first and one second differential pair with the transistors sharing one and the same well
EP2023487A1 (en) * 2007-07-27 2009-02-11 Fujitsu Ltd. Switching circuitry

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290466B2 (ja) * 2003-04-24 2009-07-08 パナソニック株式会社 オフセット補償装置
US7088178B1 (en) 2003-06-19 2006-08-08 University Of Rochester High-gain, bulk-driven operational amplifiers for system-on-chip applications
US7167052B2 (en) * 2004-06-15 2007-01-23 Promos Technologies Inc. Low voltage differential amplifier circuit for wide voltage range operation
US7064509B1 (en) * 2005-03-14 2006-06-20 Visteon Global Technologies, Inc. Apparatus for DC motor position detection with capacitive ripple current extraction

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726597A (en) * 1996-08-30 1998-03-10 Motorola, Inc. Method and circuit for reducing offset voltages for a differential input stage
US6218892B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
US6870422B2 (en) * 2000-02-29 2005-03-22 Standard Microsystems Corporation Low voltage rail-to-rail CMOS input stage
US6509795B1 (en) * 2001-09-26 2003-01-21 Texas Instruments Incorporated CMOS input stage with wide common-mode range
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6614301B2 (en) * 2002-01-31 2003-09-02 Intel Corporation Differential amplifier offset adjustment
US7064609B1 (en) * 2004-08-17 2006-06-20 Ami Semiconductor, Inc. High voltage, low-offset operational amplifier with rail-to-rail common mode input range in a digital CMOS process
US20060158270A1 (en) * 2004-12-20 2006-07-20 Atmel Nantes Sa Electronic circuit including at least one first and one second differential pair with the transistors sharing one and the same well
EP2023487A1 (en) * 2007-07-27 2009-02-11 Fujitsu Ltd. Switching circuitry

Also Published As

Publication number Publication date
CN101556482A (zh) 2009-10-14
CN101556482B (zh) 2014-07-09
US7944299B2 (en) 2011-05-17
US20100176883A1 (en) 2010-07-15
US20090251213A1 (en) 2009-10-08
HK1138076A1 (zh) 2010-08-13
TW200945766A (en) 2009-11-01
US7714652B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
TWI477063B (zh) 用於調節臨界電壓的方法及其電路
JP5306094B2 (ja) 基準電圧回路及び電子機器
US7262662B2 (en) Operational amplifier
WO2008144593A2 (en) Enhanced cascode performance by reduced impact ionization
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
US8723593B2 (en) Bias voltage generation circuit and differential circuit
JP4810943B2 (ja) 過電流検出回路及び電圧比較回路
TW201838327A (zh) 跨導放大器
KR101352410B1 (ko) 온도 의존성을 무효화하기 위한 방법 및 그 회로
US7190205B2 (en) Variable resistance circuit
US7265621B1 (en) Fully differential operational amplifier with fast settling time
WO2005046049A3 (en) Mmic distributed amplifier gate control using active bias
KR101766586B1 (ko) 콘스탄트 트랜스 컨덕턴스 전류 소스 및 이를 이용한 연산 증폭기
KR20120086257A (ko) 출력 회로
JP2003273672A (ja) 差動増幅回路
US11082018B2 (en) Circuit employing MOSFETs and corresponding method
JP7192075B2 (ja) 電流検出アンプ
EP1931032B1 (en) Bias circuit
US20240097631A1 (en) Precision operational amplifier with a floating input stage
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路
US20210288622A1 (en) Method of forming a semiconductor device and circuit
US20220278662A1 (en) Operational Amplifier
US6538511B2 (en) Operational amplifier including a right-half plane zero reduction circuit and related method
CN115885234A (zh) 差分放大电路
JP2023095124A (ja) オペアンプ