TWI476780B - 具有揮發性及非揮發性記憶體之混合固態記憶體系統 - Google Patents

具有揮發性及非揮發性記憶體之混合固態記憶體系統 Download PDF

Info

Publication number
TWI476780B
TWI476780B TW096148758A TW96148758A TWI476780B TW I476780 B TWI476780 B TW I476780B TW 096148758 A TW096148758 A TW 096148758A TW 96148758 A TW96148758 A TW 96148758A TW I476780 B TWI476780 B TW I476780B
Authority
TW
Taiwan
Prior art keywords
memory
volatile
solid state
volatile memory
data
Prior art date
Application number
TW096148758A
Other languages
English (en)
Other versions
TW200841352A (en
Inventor
Jin-Ki Kim
Original Assignee
Conversant Intellectual Property Man Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Man Inc filed Critical Conversant Intellectual Property Man Inc
Publication of TW200841352A publication Critical patent/TW200841352A/zh
Application granted granted Critical
Publication of TWI476780B publication Critical patent/TWI476780B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

具有揮發性及非揮發性記憶體之混合固態記憶體系統
本發明主要有關於一種固態記憶體系統，詳言之，包含揮發性及非揮發性記憶體之混合固態記憶體系統。
現今電腦系統中最常見的大量儲存系統為硬碟驅動器(HDD)，其使用一或更多旋轉磁碟並且磁性記錄資料。雖然HDD能夠儲存大量的資訊，與固態記憶體相比卻有許多缺點。詳言之，HDD具有較慢的讀/寫速度、較高的耗電量、較大的系統尺寸以及較低的機械震動容忍度。
固態記憶體為使用記憶體晶片來儲存資料的資料儲存裝置。非揮發性固態記憶體，如快閃記憶體，隨著其記憶體密度增加而變得越來越受歡迎。可預見得到固態記憶體會因其如上述之優勢而最終取代行動電腦中的HDD，如筆記型電腦。
然而，使用快閃記憶體亦產生許多關聯的問題。一個已知的問題為快閃記憶體單元具有有限的重寫循環數量。例如，典型的重寫循環範圍的最大數量介於100,000及1,000,000循環之間。此外，為了滿足記憶體密度及低成本的需求，很可能會利用多層單元(MLC)技術。然而，MLC通常會使每快閃記憶體單元的最大重寫循環數量減少一百倍，例如從1,000,000循環到10,000循環。
快閃記憶體的另一個問題在於讀取/編程及抹除操作 之間的大小不匹配。詳言之，在快閃記憶體中，以頁面為基礎執行讀取及編程操作，而抹除操作則以區塊為基礎地來執行。因此，最小可抹除大小典型比讀取/編程大小大16至64倍。由於快閃記憶體裝置中的記憶體單元必須在編程新資料前先予以抹除，欲寫入新的一頁必須抹除整個區塊。這使得具有有限重寫循環數量的問題更加嚴重。
因此，己提出數個解決方法來解決此問題。許多這些嘗試解決方法描述在專利人為康力(Conely)之美國專利案號6,763,424中。然而，雖然這些解決方法提供某些改善，其人需要重寫頗大量的頁面。
有鑑於此，可見仍須一種能進一步減少快閃記憶體執行的讀取/寫入操作數量之記憶體系統，藉此延長記憶體系統的預期壽命。
本發明之一目的在於排除或減輕上述缺點的至少一些。因此，提供一種固態記憶體儲存系統，結合揮發性記憶體(如動態隨機存取記憶體(DRAM)及靜態隨機存取記憶體(SRAM))以及非揮發性記憶體(如快閃記憶體)兩者。記憶體以一種方式結合以利用各類型之記憶體的優點來改善整體系統性能並改善儲存裝置的預期壽命。
根據本發明之一態樣，提供一種固態記憶體系統，包含：揮發性固態記憶體、非揮發性固態記憶體及記憶體控制器，其組態成在該揮發性記憶體中儲存寫入資料，該記 憶體控制器進一步組態成回應於資料傳送請求而將資料從該揮發性記憶體傳送至該非揮發性記憶體。
根據本發明之另一態樣，提供一種在固態記憶體系統中儲存資料的方法，該固態記憶體系統包含揮發性固態記憶體、非揮發性固態記憶體及記憶體控制器，該方法包含下列步驟：接收儲存寫入資料之命令、將寫入資料儲存在該揮發性記憶體中作為回應以及回應於資料傳送請求而將資料從該揮發性記憶體傳送至該非揮發性記憶體。
為了方便，說明書中類似的元件符號代表圖中類似之結構。參照第1圖，由元件符號100概略描述固態記億體系統的方塊圖。固態記憶體系統100包含記憶體控制器102及固態記憶體104。外部裝置106透過記憶體控制器102與固態記憶體104通訊。
在本實施例中，記憶體控制器102包括虛擬映照系統108(或簡稱映照系統108)。映照系統108用於將與請求關聯之邏輯位址映照成與固態記憶體104關聯的實體位址。
固態記憶體104包括揮發性記憶體104a及非揮發性記憶體104b。將可理解到，揮發性記憶體104a及非揮發性記憶體104b兩者皆可包括一或更多記憶體裝置。
在本實施例中，揮發性記憶體104a包含DRAM記憶體以及非揮發性記憶體104b包含NAND快閃記憶體。然 而，將可理解到可使用其他類型的揮發性記憶體104a及非揮發性記憶體104b。
由於固態記憶體系統100包括揮發性記憶體，其亦可含有內部電池(未圖示)以保留資料。若至固態記憶體系統100的電力消失，電池則維持足夠的電力以將資料從揮發性記憶體104a複製至非揮發性記憶體104b。然而，較常見地，以外部系統之一部分的方式提供電池電力。
參照第2a圖，由元件符號200概略顯示描繪記憶體單元陣列結構之方塊圖。單元陣列200包含n個可抹除區塊202，標記為從區塊0至區塊n-1。
參照第2b圖，更詳細顯示描繪單元陣列區塊202的方塊圖。各區塊202包含m個可編程頁面252，標記為頁面0至頁面m-1。
參照第2c圖，更詳細顯示描繪可編程頁面252的方塊圖。各頁面252包含儲存資料的資料欄位262及儲存與資料相關之額外資訊的備用欄位264，如錯誤管理功能。資料欄位包含j個位元組(B)以及備用欄位264包含k個位元組(B)。
因此，可見到各頁面252包含(j+k)個位元組(B)。各區塊202包含m個頁面252，故一區塊202為(j+k)*m個位元組(B)。此外，n區塊之單元陣列200的總記憶體大小為(j+k)*m*n個位元組(B)。為了方便，使用下列簡稱：1B=8位元、1K=1024、1M=1024K及1G=1024M。
參照第3a及3b圖，顯示分別描繪根據本發明之揮發性記憶體104a及非揮發性記憶體104b之方塊圖。下列說明提供頁面、區塊及單元之範例大小。然而，可理解到這些大小可針對不同實施而有所變化並且隨技術演進不斷改變。此外，可理解到例如DRAM之揮發性記億體104a不一定有區塊與頁面之結構。因此，暫時儲存在揮發性記憶體104a中的任何資料亦可包含對應的區塊位址及/或頁面位址。當資料傳送至非揮發性記憶體104b時會參照區塊位址及/或頁面位址。因此，只要揮發性記憶體104a中的資料為區塊及頁面可定址，揮發性記憶體104a本身無須實體映照至非揮發性記憶體104b上。
在本實施例中，揮發性記憶體104a及非揮發性記憶體104b兩者之頁面252的大小相同。詳言之，頁面252包含2112B；其中2048B為資料欄位262而64B為備用欄位264。
此外，揮發性記憶體104a及非揮發性記憶體104b兩者之區塊202的大小相同。詳言之，由於各區塊202包括64個頁面252，各區塊202包含132KB；其中128KB為資料欄位262而4KB為備用欄位264。
根據本實施例，揮發性記憶體104a中的區塊202數量比非揮發性記憶體104b中的區塊202數量要少。詳言之，揮發性記憶體104a包含8K區塊而非揮發性記憶體104b包含256K區塊。因此，揮發性記憶體104a包含1,056MB；其中1GB為資料欄位262而32MB為備用欄位 264。非揮發性記憶體104b包含33GB；其中32GB為資料欄位262而1GB為備用欄位264。
為了清楚，於下描述NAND快閃裝置的大概操作。以頁面為基礎執行讀取及編程操作，而以區塊為基礎地來執行抹除操作。
針對讀取操作，發送跟隨著邏輯位址之READ命令至固態記憶體系統100。映照系統判斷與該邏輯位址對應之實體位址。從揮發性記憶體104a或若該實體位址不在揮發性記憶體104a中則從非揮發性記憶體104b讀取對應至實體位址的資料。
在從非揮發性記憶體104b讀取資料的情況中，讀取資料可編程於揮發性記憶體104a中。詳細說明請參照第4及5圖。
針對編程操作，發出跟隨著位址及輸入資料之PROGRAM命令至固態記憶體系統100。此資料一開始編程在揮發性記憶體104a中。若PROMGRAM命令所參照的位址已編程於揮發性記憶體104a中，則在那個位址覆寫資料。若PROMGRAM命令所參照的位址尚未編程於揮發性記憶體104a中，則在揮發性記憶體104a中建立該位址的空間。
針對區塊抹除操作，發出跟隨著位址之BLOCK ERASE命令至固態記憶體系統100。在小於預定區塊抹除時間tBERS 內抹除一區塊中的128K位元組的資料。參照第4圖，以元件符號400概略顯示描繪根據一實施例的固態 記憶體系統100所實行之程序的流程圖。在步驟402中，記憶體控制器102接收操作請求。此操作請求通常包括命令。命令的種類例如包括讀取、編程及抹除。取決於該命令，可包括其他資訊為操作請求的一部分。例如，讀取及寫入命令兩者皆包括邏輯位址。此外，寫入命令亦包括欲寫入之資料。
在步驟404，記憶體控制器102處理請求並判斷所請求的操作。在步驟406中，判斷該請求是否包括涉及從揮發性記憶體104a傳送資料至非揮發性記憶體104b的操作。有幾種會需要傳送資料的情形。例如，系統重新開啟、系統電源關閉或系統維修操作會產生資料傳送請求。因此，若在記憶體控制器102接收到傳送資料的請求，程序進至步驟408。否則，程序進至步驟414。
在步驟408，將儲存在揮發性記憶體104a中的資料傳送至非揮發性記憶體104b並依此更新映照系統108。可根據用於更新非揮發性記憶體104b中之資料的目前技術上有的方法來進行傳送。在步驟409，以傳送之資料的實體位址更新映照系統108，傳送的資料在非揮發性記憶體104b中。在步驟410，判斷是否回應於電源關閉操作而作資料的傳送。若資料的傳送是回應電源關閉操作，則在步驟412，固態記憶體系統100電源關閉。若資料的傳送是回應另一操作，則程序返回步驟402。
在步驟414，判斷請求的操作是否為讀取操作或寫入操作。若判斷操作為讀取操作，則程序進至步驟416。否 則，程序進至步驟420。
在步驟416，記憶體控制器102用映照系統108將接收到之欲讀取資料的邏輯位址翻譯成實體位址。在步驟418，從非揮發性記憶體104b讀取資料為此技藝中之標準，並且程序返回步驟402。
在步驟420，記憶體控制器102用映照系統108將接收到之欲寫入資料的邏輯位址翻譯成實體位址。在步驟422，判斷該實體位址匹配非揮發性記憶體位址或揮發性記憶體位址。
若實體位址對應至揮發性記憶體位址，則程序進至步驟424。在步驟424，將伴隨寫入操作之資料寫入至揮發性記憶體中的實體位址，覆寫預先存在的資料。寫入資料至揮發性記憶體104a，如DRAM，無須在寫入操作之前先抹除記憶體。此外，揮發性記憶體104a不會遭受到與非揮發性記憶體104b(如快閃記憶體)關聯之重寫循環限制。一旦寫入資料至揮發性記億體104a，程序進至步驟434。在步驟434，以寫入資料的實體位址更新映照系統108，並且程序返回步驟402以在若有下一個操作未決時執行下一個操作。
若實體位址對應至非揮發性記憶體位址，則程序進至步驟426。在步驟426，記憶體控制器判斷揮發性記憶體104a中可用的空間量。在步驟428，判斷可用的空間量是否大於欲寫入資料所需的空間量。若空間不足，則程序進至步驟430。否則，程序進至步驟432。
在步驟430，將儲存在揮發性記憶體104a的資料之至少一部分傳送至非揮發性記憶體104b。在本實施例中，從揮發性記憶體104a傳送預定數量的區塊至非揮發性記憶體104b。此外，在本實施例中，選擇供傳送之區塊為最「陳舊」者。亦即，傳送的區塊為最久未被存取者。如參照步驟408所述，可根據數種目前技術上有的方法之一來將頁面寫入至非揮發性記憶體104b。在步驟431，更新映照系統108以反映傳送資料之實體位址的改變，並且程序返回步驟428。
在步驟432，將資料寫入揮發性記憶體104a。用來寫入資料至揮發性記憶體104a的方法可為任何目前技術上有的方法，應為此技藝中具通常知識者可理解。在步驟434，以寫入資料的實體位址更新映照系統108，並且程序返回步驟402以在若有下一個操作未決時執行下一個操作。
因此，可見到本實施例使用揮發性及非揮發性記憶體的結合來改善固態記憶體系統之整體性能。詳言之，使用相對便宜的非揮發性記憶體來提供持久性之資料儲存。使用揮發性記憶體來改善與使用非揮發性記憶體有關之限制。例如，如上述般使用揮發性記憶體改善固態記憶體系統之整體時間性能。此外，由於對非揮發性記憶體執行較少操作，可改善非揮發性記憶體的預期壽命。
此外，在本實施例中，藉由從非揮發性記憶體104b簡單地讀取資料並輸出至請求裝置或處理器而實行讀取操 作。然而，可理解到在某些情況中較佳亦將讀取資料載入揮發性記憶體104a中。
因此，參照第5圖，由元件符號500概略顯示描繪由根據一替代實施例之固態記憶體系統100實施的程序之流程圖。在本實施例中，資料傳送與寫入操作與參照第4圖之相同的方式處理。因此，第5圖描繪讀取操作之一替代程序並從步驟414開始說明。
在步驟414，判斷讀取操作之操作請求並且程序進至步驟502。在步驟502，記憶體控制器102使用映照系統108將接收到的欲讀取資料邏輯位址翻譯成實體位址。在步驟504中，映照系統108判斷實體位址是否匹配非揮發性記憶體位址或揮發性記憶體位址。
若實體位址對應至揮發性記憶體位址，則程序進至步驟506。在步驟506，從與讀取操作關聯之揮發性記憶體中的實體位址讀取資料。應可理解到可使用目前技術上有之方法來讀取資料。一旦從揮發性記憶體讀取104a資料，則程序返回至步驟402。
若實體位址對應至非揮發性記憶體位址，則程序進至步驟508。在步驟508，從與讀取操作關聯之非揮發性記憶體中的實體位址讀取資料。如步驟506所述，可使用目前技術上有的方法讀取資料。在步驟510，讓請求裝置106可獲得從非揮發性記憶體104b讀取的資料。
在步驟552，記憶體控制器102判斷揮發性記憶體104a中可得的空間量，並判斷可得的空間量是否大於將欲 寫入至揮發性記憶體104a之資料所需的空間量。若空間不足，則程序進至步驟554。否則，程序進至步驟512。
在步驟554，將儲存在揮發性記憶體104a中的資料之至少一部分傳送至非揮發性記憶體104b。在本實施例中，將預定數量的區塊從揮發性記憶體104a傳送至非揮發性記憶體104b。此外，在本實施例中，選擇供傳送之區塊為最「陳舊」者。如參照步驟408及430所述，可根據數種目前技術上有的方法之一來將頁面寫入至非揮發性記憶體104b。在步驟555，更新映照系統108以反映傳送資料之實體位址的改變，並且程序返回步驟552。在步驟512，以讀取資料之新實體位址更新映照系統108並且程序返回至步驟402以在若有下一個操作未決時執行下一個操作。
因此，可從參照第4及5圖描述之實施例了解到，針對讀取操作及寫入操作，將資料載入揮發性記憶體104a。這若在傳送回非揮發性記憶體之前存取相同的資料可改善固態記憶體系統性能，原因在於揮發性記憶體之增進的存取速度。
在前述實施例中，可回應於讀取或寫入操作而將資料寫入揮發性記憶體104a。在又一實施例中，提供標籤給寫入至揮發性記憶體104a的每一頁面之資料以辨別資料為讀取操作或寫入操作的結果。標籤可保持在頁面252的備用欄位264或映照系統108中。
於是標籤可用於程序中的其他步驟。例如，當從揮發性記憶體104a傳送資料至非揮發性記憶體104b，僅傳送 有寫入標籤之頁面。可從揮發性記憶體104a刪除有讀取標籤之頁面，由於資料仍儲存在關聯的非揮發性記憶體位址。因此，需更新映照系統108。
再者，前述實施例描述從揮發性記憶體104a根據最陳舊的資料釋放空間。然而，判斷抹除哪個區塊的程序亦可考量頁面是否包括讀取或寫入標籤。例如，在某些情況中，較佳刪除包含讀取標籤之較新的頁面而非包含寫入標籤之較舊的頁面。應可了解到可使用這些或其他考量之一或更多來實行不同的演算法。
參照第6圖，元件符號600描繪根據一替代實施例之固態記憶體系統之方塊圖。固態記憶體系統600包含記憶體控制器102及固態記憶體104。在本實施例中，固態記憶體104包含複數個揮發性記憶體104a及複數個非揮發性記億體104b。揮發性記憶體104a及非揮發性記億體104b透過通訊匯流排602與記憶體控制器102耦合。
僅作為範例，揮發性記憶體104a為DRAM裝置而非揮發性記憶體104b為快閃記憶體裝置。此外，雖圖中描繪兩個DRAM裝置及四個快閃記憶體裝置，裝置的數量可隨實施例變化。
為了存取固態記憶體裝置104a或104b之一，共同匯流排602包括一次僅致能複數個揮發性記憶體104a之一或複數個非揮發性記憶體104b之一的裝置致能信號。使用致能信號來啟動共同匯流排上之複數個記憶體裝置之一的方法為此技藝中已知者，並且不加以詳述。
參照第7圖，元件符號700描繪根據另一替代實施例之固態記憶體系統之方塊圖。固態記憶體系統700包含記憶體控制器102及固態記憶體104。在本實施例中，固態記憶體104包含複數個揮發性記憶體104a及複數個非揮發性記憶體104b。揮發性記憶體104a及非揮發性記憶體104b透過通訊匯流排602與記憶體控制器102耦合。然而，與前述實施例不同地，記憶體控制器104控制複數個匯流排，稱為通道。
為了存取固態記憶體裝置104a或104b之一，各通道602包括一次僅致能記憶體裝置之一的裝置致能信號。若請求的操作為寫入操作，從通道602寫入資料至已致能的記憶體裝置。
各通道602獨立作業。此外，可同時啟動多個通道602。使用此種方法，由於通道602平行地運作，系統性能會隨著實行之通道602的數量增加而增加。
參照第8圖，元件符號800描繪根據一替代實施例之固態記憶體系統之方塊圖。本實施例與前一實施例類似並包含複數個通道602。然而，在本實施例中，分配特定類型之固態記憶體裝置給各通道。亦即，針對n通道固態記憶體系統800，m通道僅耦合至揮發性記憶體裝置104a而n-m通道僅耦合至非揮發性記憶體裝置104b。
參照第9圖，元件符號900描繪根據又一替代實施例之固態記憶體系統之方塊圖。固態記憶體系統900包含記憶體控制器102及固態記憶體104。在本實施例中，固態 記憶體104包含複數個揮發性記憶體104a及複數個非揮發性記憶體104b。揮發性記憶體104a及非揮發性記憶體104b以菊鏈組態的方式與記憶體控制器102耦合。換言之，記憶體控制器102耦合至記憶體裝置104a或104b的第一裝置902。其餘的裝置104a及104b為串列式耦合以及最後一個串列式耦合904的記憶體裝置104a或104b耦合回記憶體控制器102。
為了存取固態記憶體裝置104a或104b之一，記憶體控制器102輸出請求至第一記憶體裝置902。請求會通過記憶體裝置104a及104b直到其到達目標裝置。目標裝置執行請求的操作並且若有結果的話會繼續通過記憶體裝置鏈直到抵達最後一個裝置904，其則將結果返回至記憶體控制器102。使用菊鍵來啟動複數個記憶體裝置之一的方法為此技藝中已知者並不加以詳述。
參照第10圖，元件符號1000描繪根據再一替代實施例之固態記憶體系統之方塊圖。固態記憶體系統1000包含記憶體控制器102及固態記憶體104。在本實施例中，固態記憶體104包含複數個揮發性記憶體104a及複數個非揮發性記憶體104b。揮發性記億體104a及非揮發性記憶體104b以菊鏈組態的方式與記憶體控制器102耦合。然而，與前述實施例不同地，記憶體控制器104控制複數個鏈結。
各鏈結獨立作業。另外，可同時啟動多個鏈結。使用此種方法，由於鏈結平行地運作，系統性能會隨著實行之 鏈結量增加而增加。
參照第11圖，元件符號1100描繪根據又一替代實施例之固態記憶體系統之方塊圖。本實施例與前一實施例類似並包含複數個通道。然而，在本實施例中，分配特定類型之固態記憶體裝置給各通道。亦即，針對n通道固態記憶體系統1100，m通道僅耦合至揮發性記憶體裝置104a而n-m通道僅耦合至非揮發性記憶體裝置104b。
所有上述實施例描述實行包含揮發性及非揮發性記憶體裝置兩者的固態記憶體裝置之各種方式。裝置以一種改善固態記憶體裝置之性能與預期有效壽命的方式結合。
雖上述實施例描述揮發性記憶體104a為具有比非揮發性記憶體104b更少的區塊，此非絕對如此。由於揮發性記憶體104a在成本、大小與持久力上有所限制，此配置為最有可能的實施例。然而，亦可能會有揮發性記憶體104a及非揮發性記憶體104b的每一個之區塊數量相同的情況。此外，亦可能會有揮發性記憶體104a中的區塊數量超過非揮發性記憶體104b中的區塊數量之情況。
最後，雖已參照某些特定實施例描述本發明，對熟悉此技藝者而言各種變更為明顯且不悖離由所附之申請專利範圍所界定之本發明的精神與範疇。
100‧‧‧固態記憶體系統
102‧‧‧記憶體控制器
104‧‧‧固態記憶體
104a‧‧‧揮發性記憶體
104b‧‧‧及非揮發性記憶體
106‧‧‧外部裝置
108‧‧‧虛擬映照系統
200‧‧‧記憶體單元陣列
202‧‧‧可抹除區塊
252‧‧‧可編程頁面
262‧‧‧資料欄位
264‧‧‧備用欄位
600‧‧‧固態記憶體系統
602‧‧‧通訊匯流排
700、800、900‧‧‧固態記憶體系統
902‧‧‧第一裝置
904‧‧‧最後一個裝置
1000、1100‧‧‧固態記憶體系統
參照附圖描述本發明之實施例，圖中：第1圖為描繪固態記憶體系統之方塊圖； 第2a圖為描繪具有複數個區塊之記憶體單元陣列結構之方塊圖；第2b圖為描繪具有複數個頁面之區塊結構的方塊圖；第2c圖為描繪頁面結構之方塊圖；第3a及3b圖分別為揮發性及非揮發性記憶體的記憶體空間映圖；第4及5圖為描繪由固態記憶體系統所實行之程序的流程圖；第6圖為使用共同匯流排與複數個記憶體裝置通訊之固態記憶體系統的方塊圖；第7圖為使用複數個共同匯流排與複數個記憶體裝置通訊之固態記憶體系統的方塊圖；第8圖為使用複數個共同匯流排與複數個記憶體裝置通訊之固態記憶體系統的方塊圖，各匯流排與一種記億體裝置通訊；第9圖為使用菊鏈結構與複數個記憶體裝置通訊之固態記憶體系統的方塊圖；第10圖為使用複數個鏈結與複數個記憶體裝置通訊之固態記憶體系統的方塊圖；以及第11圖為使用複數個鏈結與複數個記憶體裝置通訊之固態記憶體系統的方塊圖，各鏈結與一種記憶體裝置通訊。
100‧‧‧固態記憶體系統
102‧‧‧記憶體控制器
104‧‧‧固態記憶體
106‧‧‧外部裝置

Claims (19)

  1. 一種固態記憶體系統，包含：包括複數揮發性固態裝置之揮發性記憶體；包括複數非揮發性固態裝置之非揮發性記憶體；記憶體控制器，其係耦合至該些複數揮發性固態裝置及該些複數非揮發性固態裝置；及複數匯流排，用以將該記憶體控制器耦合至該些複數揮發性固態裝置及該些複數非揮發性固態裝置，該些複數匯流排組態成被獨立地存取；其中該記憶體控制器組態成在該些揮發性固態裝置之至少一者中儲存寫入資料，該記憶體控制器進一步組態成回應於資料傳送請求而將資料從該些揮發性固態裝置之該至少一者傳送至該些非揮發性固態裝置之至少一者。
  2. 如申請專利範圍第1項之固態記憶體系統，進一步包含映照系統，其組態成將已儲存之資料的邏輯位址與已儲存之資料的實體位址關連，該映照系統進一步組態成當傳送該寫入資料至該非揮發性記憶體時更新該寫入資料的該實體位址。
  3. 如申請專利範圍第2項之固態記憶體系統，其中該記憶體控制器進一步組態成回應於讀取命令而從該非揮發性記憶體傳送讀取資料至該揮發性記憶體。
  4. 如申請專利範圍第3項之固態記憶體系統，其中該映照系統進一步組態成當傳送該讀取資料至該非揮發性記憶體時更新該讀取資料的該實體位址。
  5. 如申請專利範圍第1項之固態記憶體系統，其中該複數個匯流排的每一個與複數個揮發性記憶體裝置或複數個非揮發性記憶體裝置耦合。
  6. 如申請專利範圍第1項之固態記憶體系統，其中該複數個揮發性及非揮發性固態裝置以菊鏈方式耦合至該記憶體控制器。
  7. 如申請專利範圍第1項之固態記憶體系統，其中該複數個揮發性及非揮發性固態裝置以複數個菊鏈的方式耦合至該記憶體控制器，該些菊鏈組態成被獨立地存取。
  8. 如申請專利範圍第7項之固態記憶體系統，其中該複數個菊鏈的每一個包含複數個揮發性記憶體裝置或複數個非揮發性記憶體裝置。
  9. 如申請專利範圍第3項之固態記憶體系統，其中寫入至該揮發性記憶體的資料進一步包含辨別是否回應於讀取命令或寫入命令而寫入資料之標籤。
  10. 一種在固態記憶體系統中儲存資料的方法，該固態記憶體系統包含包括揮發性固態裝置之揮發性記憶體、包括非揮發性固態裝置之非揮發性記憶體、記憶體控制器、及用以將該記憶體控制器耦合至該些揮發性及非揮發性固態裝置之複數匯流排，該方法包含下列步驟：接收寫入命令；回應於該寫入命令而將寫入資料儲存在該揮發性記憶體中；以及回應於資料傳送請求而獨立地將資料從一或更多該些 揮發性固態裝置經由該些複數匯流排而傳送至該些非揮發性固態裝置。
  11. 如申請專利範圍第10項之方法，進一步包含當從該揮發性記憶體傳送資料至該非揮發性記憶體時更新映照系統的步驟。
  12. 如申請專利範圍第10項之方法，其中該資料傳送請求係回應於請求從該揮發性記憶體傳送所有資料至該非揮發性記憶體的命令。
  13. 如申請專利範圍第12項之方法，其中請求傳送所有資料的該命令為電源關閉命令。
  14. 如申請專利範圍第10項之方法，其中該資料傳送請求係回應於該揮發性記憶體中缺少可用空間。
  15. 如申請專利範圍第14項之方法，其中當該揮發性記憶體中的該可用空間低於預定臨限值時發生該資料傳送請求。
  16. 如申請專利範圍第14項之方法，其中當該揮發性記憶體中的可用空間不足以執行請求的命令時發生該資料傳送請求。
  17. 如申請專利範圍第10項之方法，進一步包含回應於讀取命令而將資料從該非揮發性記憶體傳送至該揮發性記憶體的步驟。
  18. 如申請專利範圍第17項之方法，進一步包含當從該非揮發性記憶體傳送資料至該揮發性記憶體時更新映照系統的步驟。
  19. 如申請專利範圍第17項之方法，其中當該揮發性記憶體中的可用空間不足以執行請求的命令時發生該資料傳送請求。
TW096148758A 2006-12-20 2007-12-19 具有揮發性及非揮發性記憶體之混合固態記憶體系統 TWI476780B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/613,325 US7554855B2 (en) 2006-12-20 2006-12-20 Hybrid solid-state memory system having volatile and non-volatile memory

Publications (2)

Publication Number Publication Date
TW200841352A TW200841352A (en) 2008-10-16
TWI476780B true TWI476780B (zh) 2015-03-11

Family

ID=39535937

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103145935A TW201517051A (zh) 2006-12-20 2007-12-19 具有揮發性及非揮發性記憶體之混合固態記憶體系統
TW096148758A TWI476780B (zh) 2006-12-20 2007-12-19 具有揮發性及非揮發性記憶體之混合固態記憶體系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103145935A TW201517051A (zh) 2006-12-20 2007-12-19 具有揮發性及非揮發性記憶體之混合固態記憶體系統

Country Status (8)

Country Link
US (4) US7554855B2 (zh)
EP (1) EP2100306A4 (zh)
JP (4) JP5619423B2 (zh)
KR (2) KR101495975B1 (zh)
CN (2) CN103558993A (zh)
CA (1) CA2669690A1 (zh)
TW (2) TW201517051A (zh)
WO (1) WO2008074140A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
EP2132635B1 (en) * 2007-03-30 2017-08-16 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US7855916B2 (en) * 2007-10-24 2010-12-21 Rao G R Mohan Nonvolatile memory systems with embedded fast read and write memories
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
JP5198245B2 (ja) 2008-12-27 2013-05-15 株式会社東芝 メモリシステム
US8489843B2 (en) * 2010-04-20 2013-07-16 Chip Memory Technology, Inc. Configurable memory device
US9058675B2 (en) * 2010-05-29 2015-06-16 Intel Corporation Non-volatile storage for graphics hardware
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US8570799B2 (en) * 2011-08-16 2013-10-29 Intel Mobile Communications GmbH Magnetic random access memory with conversion circuitry
CN107391397B (zh) 2011-09-30 2021-07-27 英特尔公司 支持近存储器和远存储器访问的存储器通道
EP3451176B1 (en) 2011-09-30 2023-05-24 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
EP2761466B1 (en) 2011-09-30 2020-08-05 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
US9317429B2 (en) * 2011-09-30 2016-04-19 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy over common memory channels
CN103999062A (zh) 2011-10-26 2014-08-20 惠普发展公司，有限责任合伙企业 经分段的高速缓存
US9697872B2 (en) 2011-12-07 2017-07-04 Cypress Semiconductor Corporation High speed serial peripheral interface memory subsystem
WO2013101201A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Home agent multi-level nvm memory architecture
KR101380602B1 (ko) * 2012-03-07 2014-04-04 한국과학기술원 하이브리드 메모리 시스템에서 비휘발성 메모리의 웨어레벨링 방법 및 하이브리드 메모리 시스템
EP2845104A4 (en) * 2012-04-30 2015-11-18 Hewlett Packard Development Co PREVENTING THE ALLOCATION OF A HYBRID MEMORY MODULE
US9063864B2 (en) 2012-07-16 2015-06-23 Hewlett-Packard Development Company, L.P. Storing data in presistent hybrid memory
JP6000754B2 (ja) * 2012-08-28 2016-10-05 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、及びプログラム
CN103631722A (zh) * 2012-08-29 2014-03-12 联想(北京)有限公司 一种数据处理方法及电子设备
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9417819B2 (en) * 2012-11-13 2016-08-16 Toshiba, Corporation Cache device for hard disk drives and methods of operations
JP6465806B2 (ja) * 2012-11-20 2019-02-06 アイ． ペドル，チャールズ ソリッドステートドライブアーキテクチャ
US20160232103A1 (en) * 2013-09-26 2016-08-11 Mark A. Schmisseur Block storage apertures to persistent memory
US9436563B2 (en) 2013-10-01 2016-09-06 Globalfoundries Inc. Memory system for mirroring data
US9400745B2 (en) * 2013-11-06 2016-07-26 International Business Machines Corporation Physical address management in solid state memory
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
EP3066570A4 (en) * 2013-11-07 2017-08-02 Netlist, Inc. Hybrid memory module and system and method of operating the same
JP2015141575A (ja) * 2014-01-29 2015-08-03 京セラドキュメントソリューションズ株式会社 画像形成装置および制御方法
CN103811051B (zh) * 2014-02-17 2017-01-11 上海新储集成电路有限公司 一种分层存储器阵列及其工作方法
US9684853B2 (en) * 2014-04-15 2017-06-20 Kyocera Document Solutions Inc. Image forming apparatus that writes data from volatile memory to non-volatile memory
TWI525428B (zh) * 2014-06-04 2016-03-11 仁寶電腦工業股份有限公司 複合儲存單元的管理方法及其電子裝置
ES2642218T3 (es) * 2014-06-27 2017-11-15 Huawei Technologies Co., Ltd. Controlador, aparato de memoria flash y procedimiento para escribir datos en aparato de memoria flash
CN104575595B (zh) * 2014-12-12 2017-07-07 杭州华澜微电子股份有限公司 非易失性随机存取的存储装置
US20160188414A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Fault tolerant automatic dual in-line memory module refresh
CN107209718B (zh) * 2015-03-11 2021-11-19 拉姆伯斯公司 高性能非易失性存储器模块
WO2016171934A1 (en) * 2015-04-20 2016-10-27 Netlist, Inc. Memory module and system and method of operation
US9536619B2 (en) * 2015-05-27 2017-01-03 Kabushiki Kaisha Toshiba Hybrid-HDD with improved data retention
US9904490B2 (en) * 2015-06-26 2018-02-27 Toshiba Memory Corporation Solid-state mass storage device and method for persisting volatile data to non-volatile media
US20170060434A1 (en) * 2015-08-27 2017-03-02 Samsung Electronics Co., Ltd. Transaction-based hybrid memory module
US10838818B2 (en) 2015-09-18 2020-11-17 Hewlett Packard Enterprise Development Lp Memory persistence from a volatile memory to a non-volatile memory
US9761312B1 (en) 2016-03-16 2017-09-12 Micron Technology, Inc. FeRAM-DRAM hybrid memory
WO2017168905A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 メモリ制御装置、記憶装置および情報処理システム
CN107515729A (zh) * 2016-06-24 2017-12-26 中电海康集团有限公司 一种sram位元与非易失性存储位元组成的复合阵列模块及工作方法
CN106201902A (zh) * 2016-06-24 2016-12-07 中电海康集团有限公司 一种sram位元与非易失性存储位元组成的复合阵列模块及其读写控制方法
US10354716B2 (en) * 2016-09-16 2019-07-16 Aspiring Sky Co. Limited SRAM based memory structures and methods thereof
US10839904B2 (en) 2016-12-09 2020-11-17 Rambus Inc. Memory module for platform with non-volatile storage
KR20180078512A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 반도체 장치
US10785301B2 (en) * 2017-08-03 2020-09-22 Toshiba Memory Corporation NVM express over fabrics
US10437499B2 (en) * 2017-12-22 2019-10-08 Nanya Technology Corporation Hybrid memory system and method of operating the same
US10691805B2 (en) * 2018-02-14 2020-06-23 GM Global Technology Operations LLC Resident manufacturing test software based system for mitigating risks associated with vehicle control modules
CN109741777A (zh) * 2018-12-28 2019-05-10 上海新储集成电路有限公司 一种提高速度和保持数据时间的存储器
US11307779B2 (en) * 2019-09-11 2022-04-19 Ceremorphic, Inc. System and method for flash and RAM allocation for reduced power consumption in a processor
CN115145489B (zh) * 2022-07-22 2023-03-24 北京熵核科技有限公司 一种基于缓存结构的对象扫描方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418506B1 (en) * 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
JPH05216775A (ja) * 1991-10-29 1993-08-27 Hitachi Ltd 半導体記憶装置
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JP2768618B2 (ja) * 1992-08-28 1998-06-25 シャープ株式会社 半導体ディスク装置
JPH07200390A (ja) * 1993-12-28 1995-08-04 Toshiba Corp データアクセス方法
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5475854A (en) * 1994-01-28 1995-12-12 Vlsi Technology, Inc. Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
JPH0877066A (ja) * 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
JPH08129509A (ja) * 1994-11-01 1996-05-21 Canon Inc メモリ制御装置及び方法
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US6567904B1 (en) * 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6304921B1 (en) * 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
JP2000288238A (ja) * 1999-04-02 2000-10-17 Konami Co Ltd ゲームシステム
JP2001051896A (ja) 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US6513094B1 (en) * 1999-08-23 2003-01-28 Advanced Micro Devices, Inc. ROM/DRAM data bus sharing with write buffer and read prefetch activity
US6484250B1 (en) 2000-01-19 2002-11-19 Qualcomm, Incorporated Hash technique eliminating pointer storage to reduce RAM size
JP2001265708A (ja) * 2000-03-16 2001-09-28 Toshiba Corp 電子機器及び電子機器の基板
US6816933B1 (en) * 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
JP3992960B2 (ja) * 2000-10-26 2007-10-17 松下電器産業株式会社 記録装置及びプログラム
US6765812B2 (en) * 2001-01-17 2004-07-20 Honeywell International Inc. Enhanced memory module architecture
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
JP2003015928A (ja) * 2001-07-04 2003-01-17 Nec System Technologies Ltd フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
JP2003186579A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 電子機器および電子機器の動作制御方法
ITTO20020118A1 (it) * 2002-02-08 2003-08-08 St Microelectronics Srl Dispositivo integrante una matrice di memoria non volatile e una matrice di memoria volatile.
JP2003256269A (ja) 2002-02-27 2003-09-10 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の制御方法及びメモリ装置
US7073022B2 (en) * 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
KR101051506B1 (ko) * 2002-09-30 2011-07-22 텔레폰악티에볼라겟엘엠에릭슨(펍) 스케일러블 멀티채널 메모리 액세스를 위한 방법 및 메모리제어기
CN100339823C (zh) * 2002-10-08 2007-09-26 松下电器产业株式会社 程序更新方法和终端设备
US7032039B2 (en) * 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7613880B2 (en) * 2002-11-28 2009-11-03 Renesas Technology Corp. Memory module, memory system, and information device
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US6775184B1 (en) * 2003-01-21 2004-08-10 Nexflash Technologies, Inc. Nonvolatile memory integrated circuit having volatile utility and buffer memories, and method of operation thereof
US20040193782A1 (en) * 2003-03-26 2004-09-30 David Bordui Nonvolatile intelligent flash cache memory
JP4460850B2 (ja) 2003-05-21 2010-05-12 株式会社東芝 Ｉｃカードとｉｃカードの処理方法
WO2005001694A1 (ja) * 2003-06-27 2005-01-06 Fujitsu Limited データ転送方法及びシステム
US20050132128A1 (en) * 2003-12-15 2005-06-16 Jin-Yub Lee Flash memory device and flash memory system including buffer memory
US7031221B2 (en) * 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
JP4628684B2 (ja) 2004-02-16 2011-02-09 三菱電機株式会社 データ送受信装置及び電子証明書発行方法
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
US6950325B1 (en) * 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템
KR100626393B1 (ko) 2005-04-07 2006-09-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법
EP1712985A1 (en) * 2005-04-15 2006-10-18 Deutsche Thomson-Brandt Gmbh Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus
KR101257848B1 (ko) * 2005-07-13 2013-04-24 삼성전자주식회사 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7516267B2 (en) * 2005-11-03 2009-04-07 Intel Corporation Recovering from a non-volatile memory failure
CN100507886C (zh) * 2005-12-22 2009-07-01 北京中星微电子有限公司 一种对非易失性存储器进行直接存储访问的方法及其装置
JP2007206799A (ja) * 2006-01-31 2007-08-16 Toshiba Corp データ転送装置、情報記録再生装置およびデータ転送方法
KR100765786B1 (ko) * 2006-06-12 2007-10-12 삼성전자주식회사 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법
US7685393B2 (en) * 2006-06-30 2010-03-23 Mosaid Technologies Incorporated Synchronous memory read data capture
US7539811B2 (en) * 2006-10-05 2009-05-26 Unity Semiconductor Corporation Scaleable memory systems using third dimension memory
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
KR100909965B1 (ko) * 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418506B1 (en) * 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array

Also Published As

Publication number Publication date
KR101495975B1 (ko) 2015-02-26
US8670262B2 (en) 2014-03-11
TW201517051A (zh) 2015-05-01
JP2010514017A (ja) 2010-04-30
CN101563729B (zh) 2013-09-25
US20110153973A1 (en) 2011-06-23
US20080155185A1 (en) 2008-06-26
JP2016026346A (ja) 2016-02-12
KR101495928B1 (ko) 2015-02-25
CN101563729A (zh) 2009-10-21
JP5619423B2 (ja) 2014-11-05
CA2669690A1 (en) 2008-06-26
EP2100306A1 (en) 2009-09-16
CN103558993A (zh) 2014-02-05
JP2013061997A (ja) 2013-04-04
US20140185379A1 (en) 2014-07-03
WO2008074140A1 (en) 2008-06-26
US20090279366A1 (en) 2009-11-12
JP2013200889A (ja) 2013-10-03
EP2100306A4 (en) 2010-03-10
KR20090102767A (ko) 2009-09-30
US7924635B2 (en) 2011-04-12
KR20130005305A (ko) 2013-01-15
US7554855B2 (en) 2009-06-30
TW200841352A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI476780B (zh) 具有揮發性及非揮發性記憶體之混合固態記憶體系統
US11967369B2 (en) Lifetime mixed level non-volatile memory system
US8041884B2 (en) Controller for non-volatile memories and methods of operating the memory controller
US8626996B2 (en) Solid state memory (SSM), computer system including an SSM, and method of operating an SSM
CN110955384B (zh) 数据储存装置以及非挥发式存储器控制方法
US10496334B2 (en) Solid state drive using two-level indirection architecture
US20050015557A1 (en) Nonvolatile memory unit with specific cache
US20100030947A1 (en) High-speed solid state storage system
KR100914646B1 (ko) 멀티-플레인 구조의 플래시 메모리 관리 방법
US20090210612A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
JP5259257B2 (ja) 記憶装置
CN111610929A (zh) 数据储存装置以及非挥发式存储器控制方法