TWI476743B - 移位暫存器 - Google Patents
移位暫存器 Download PDFInfo
- Publication number
- TWI476743B TWI476743B TW101102599A TW101102599A TWI476743B TW I476743 B TWI476743 B TW I476743B TW 101102599 A TW101102599 A TW 101102599A TW 101102599 A TW101102599 A TW 101102599A TW I476743 B TWI476743 B TW I476743B
- Authority
- TW
- Taiwan
- Prior art keywords
- low voltage
- shift register
- temperature
- voltage
- level
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明是有關於一種移位暫存器,且特別是有關於一種根據臨限溫度而改變電壓之移位暫存器。
隨著面板技術的發展,陣列基板行驅動技術(Gate on Panel,簡稱為GOP)的使用也越見普及。顯示面板經常利用移位暫存器產生閘脈波(gate pulse)來驅動像素。然而,移位暫存器內的驅動電晶體在一般操作環境下,雖然可以正常工作,但在環境溫度為高溫、低溫的情況時,卻容易發生漏電流、漣波(ripple)等問題。
請參見第1圖,其係於不同的環境溫度下,電晶體的導通電流相對應於跨壓變化之示意圖。需注意的是,在此圖式中,電流數值的大小係以對數(log)表示,因此,在縱軸上的每一個刻度,均代表電流值在一個數量級的變化。
圖式中以虛線標示的曲線代表在溫度為攝氏80度時,電晶體之閘、源極電壓壓差(Vgs)與驅動電晶體之漏電流的關係。而圖式中相對右側且較粗的曲線,則代表在環境溫度為攝氏25度時,漏電流與驅動電晶體的閘極、源極壓差Vgs之間的關係變化。
此外,由第1圖可知,當驅動電晶體的閘極、源極壓差Vgs=0伏特時,驅動電晶體雖然應該處於關閉的狀態,但是在實際上在源極、汲極之間卻存在漏電流。
當驅動電晶體的閘極、源極壓差Vgs=0伏特時,若環境溫度=80度,流經驅動電晶體的漏電流為1.8e-9安培;對照於環境溫度=25度時,流經驅動電晶體的漏電流為3.3e-10安培。可以看出,環境溫度的高低對於漏電流的影響很大。
當顯示電路存在漏電流時,顯示面板的穩定性相當容易受到影響。特別是因為移位暫存器會使用前、後級的輸出信號,導致漏電流對電路操作形成遞迴的影響。亦即,即使驅動電晶體的閘、汲極之間的電壓維持不變,但是在溫度越高時,驅動電晶體的漏電流情形卻更嚴重。
再者,當驅動電晶體操作在線性區時,導通驅動電晶體之電流公式可以表示為:
根據此公式可以得知,當溫度變高時,電子的漂移特性(mobility)增強,此時導通電流Id會變大。在低溫時,由於電子的漂移特性變小,導通電電流Id會變小。
然而,對於顯示面板來說,其輸出端信號out_n會傳送至後端使用。因此,當驅動電晶體在低溫下操作時,由於導通電流較小的關係,相對容易受到信號遞迴的影響,導致位於後級的移位暫存器所產生的輸出電流偏弱,使得顯示畫面無法正常被顯示。
由此可知,目前顯示器所使用的移位暫存器之設計仍不理想,而可能導致畫面顯示時,容易受到環境溫度的影響而產生異常動作。因此,如何在不同溫度環境下,提供穩定操作的移位暫存器,便成為一個重要而待解決的問題。
本發明係有關於一種移位暫存器,包含:一驅動電晶體,包括一閘極、一汲極接收一時脈信號,以及一源極產生一輸出信號;一上拉單元,電連接於該閘極並接收該動作信號,當該動作信號動作時,開啟該驅動電晶體;一第一下拉單元,電連接於該閘極、接收該停止信號與一第一低電壓,當該停止信號動作時,提供該第一低電壓以關閉該驅動電晶體;一第二下拉單元,電連接於該汲極,其係接收該停止信號與一第二低電壓,其中,當該驅動電晶體關閉時,該輸出信號為該第二低電壓;當該驅動電晶體開啟時,將該時脈信號作為該輸出信號,且該第一低電壓小於等於該第二低電壓,其中,當一環境溫度大於一第一臨限溫度時,增加該第一低電壓與該第二低電壓之間的差值。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
請參照第2A圖,其繪示根據本發明構想之移位暫存器電路架構之示意圖。移位暫存器20被用來接收由前級移位暫存器所輸出的動作信號(out_n-2),以及由後級移位暫存器所輸出的停止信號(out_n+2)。
當然,此處的動作信號(out_n-2),以及停止信號(out_n+2)是為了舉例說明而假設的。其中動作信號(out_n-2)假設由上上級的移位暫存器產生,停止信號(out_n+2)假設由下下級的移位暫存器產生。然而,在實際應用時,動作信號與停止信號的來源並不以此為限。
在此較佳實施例中,移位暫存器20包含:驅動電晶體TFT1、上拉單元201、第一下拉單元203,以及第二下拉單元205。
以下簡要說明在移位暫存器20內部各元件與信號之間的連帶關係,而各信號彼此間的影響則請參見第2B圖的說明。
驅動電晶體TFT1的閘極根據上拉單元201、第一下拉單元203的控制而決定是否開啟驅動電晶體TFT1。驅動電晶體TFT1的汲極用來接收時脈信號CLK。驅動電晶體TFT1的源極則根據驅動電晶體TFT1是否被開啟、驅動而產生輸出信號(out_n)。此外,在驅動電晶體TFT1的閘極與源極之間,還有一個耦合電容C。
首先,上拉單元201電連接於驅動電晶體TFT1的閘極,並用來接收由前級移位暫存器所輸出的動作信號(out_n-2)。當動作信號(out_n-2)動作時,開啟驅動電晶體TFT1。
根據本發明構想之移位暫存器20包含了兩個下拉單元。其中第一下拉單元203電連接於第一低電壓VGL_GOP、第二下拉單元205電連接於第二低電壓VGL_AA,而第一低電壓VGL_GOP小於或等於第二低電壓VGL_AA。此外,第一低電壓VGL_GOP與第二低電壓VGL_AA之間的電壓差會因應環境溫度的不同而調整,且第一低電壓VGL_GOP與第二低電壓VGL_AA之電壓位準均低於一接地電壓(GND)。
除了與第一低電壓VGL_GOP相連接外,第一下拉單元203亦電連接於驅動電晶體TFT1的閘極。第一下拉單元203被用來接收由後級移位暫存器所輸出的停止信號(out_n+2)。當停止信號動作(out_n+2)時,提供第一低電壓VGL_GOP以關閉驅動電晶體TFT1。
第二下拉單元205電連接於驅動電晶體TFT1的汲極與第二低電壓VGL_AA,第二下拉單元205亦接收由後級移位暫存器所輸出的停止信號(out_n+2)。
當驅動電晶體TFT1關閉時,驅動電晶體TFT1在源極產生的輸出信號為第二低電壓VGL_AA;當驅動電晶體TFT1開啟時,汲極與源極將導通,因而利用汲極所接收的時脈信號CLK作為輸出信號。
請參見第2B圖,其係根據本發明構想之移位暫存器中,動作信號、停止信號、閘極電壓、輸出信號與時脈信號之波形圖。為了便於說明,以下以圖式中的第一期間T1、第二期間T2、第三期間T3三段期間來討論。另外,這裡的第一低電壓VGL_GOP假設為-13伏特、第二低電壓VGL_AA假設為-7伏特。
首先在第一期間T1,上拉單元201接收來自前級之移位暫存器所提供的動作信號(out_n-2)。而動作信號(out_n-2)在第一期間T1由低位準(-7伏特)上升至高位準(30伏特)。驅動電晶體TFT1的閘極電壓(即,P點電壓VP)便透過上拉單元201的導通,而由第一低電壓VGL_GOP升高至動作信號(out_n-2)在第一期間T1的位準,即,30伏特。
承上,由於驅動電晶體TFT1的閘極電壓為30伏特,因此驅動電晶體TFT1在第一期間T1將被導通。由於驅動電晶體TFT1的汲極電連接於時脈信號CLK,當驅動電晶體TFT1在第一期間T1導通時,時脈信號CLK將被傳送至驅動電晶體TFT1的源極。因此,由驅動電壓TFT1之源極所產生的輸出信號(out_n),將受到時脈信號CLK的影響。
由於時脈信號CLK在第一期間T1之前為低位準(相當於第一低電壓VGL_GOP),因此在第一期間T1時,輸出信號(out_n)將由原本的-7伏特再被下拉至-12伏特。輸出信號(out_n)此時的電壓值會介於第一低電壓VGL_GOP(-13伏特)與第二低電壓VGL_AA(-7伏特)之間的原因是因為輸出信號(out_n)的位置在第一低電壓VGL_GOP與第二低電壓VGL_AA之間。
其次,時脈信號CLK在第二期間T2由低位準上升至高位準。由於驅動電晶體TFT1持續開啟使得輸出信號上升至30V。由於受到耦合電容C的影響,閘極電壓將進一步由30伏特上升至60伏特。亦即,在時脈信號CLK輸入至驅動電晶體TFT1時,驅動電晶體TFT1的閘極會因為耦合電容C的緣故,而使得閘極電壓再次升高。
換句話說,驅動電晶體TFT1在第二期間T2同樣處於導通狀態。透過驅動電晶體TFT1的導通,時脈信號CLK將被傳送至驅動電晶體TFT1的源極。由於時脈信號CLK在第二期間T2為高位準,因此輸出信號(out_n)的電壓將受到時脈信號CLK的影響而提高。當然,此輸出信號(out_n)可以作為前級移位暫存器的停止信號,並作為後級移位暫存器的動作信號。
在第三期間T3,第一下拉單元203與第二下拉單元205均接收由後級之移位暫存器所傳送的停止信號(out_n+2),即,後級之移位暫存器所產生的輸出信號。
當停止信號(out_n+2)傳送至第一下拉單元203時,將透過第一下拉單元203將驅動電晶體TFT1的閘極電壓下拉至第一低電壓VGL_GOP。由波形圖可以看出,驅動電晶體TFT1的閘極電壓在第三期間T3的電壓為-13伏特。
由於驅動電晶體TFT1的閘極電壓為第一低電壓,因此驅動電晶體TFT1在第三期間T3處於關閉狀態。
當停止信號(out_n+2)傳送至第二下拉單元205時,輸出信號(out_n)將透過第二下拉單元205而導通至第二低電壓。由波形圖可以看出,輸出信號(out_n)的電壓在第三期間T3的電壓為-7伏特。
更進一步來說,第一低電壓VGL_GOP不但影響了時脈信號CLK的電壓,還進一步影響了閘極與輸出信號之電壓變化。如果讓第一低電壓VGL_GOP之電壓位準下降時,將連帶影響時脈信號CLK的低電位。而時脈信號在高位準與低位準之間切換時,受到耦合電容C影響的閘極電壓也會增加,進而讓驅動電晶體TFT1的導通電流也隨著增加。
在提供時脈信號CLK的負電壓給輸出信號(out_n)時,輸出信號(out_n)的電壓其實是在第一低電壓VGL_GOP與第二低電壓VGL_AA之間的一個值。因此,如果同時將第一低電壓VGL_GOP與第二低電壓VGL_AA一併往下拉低時,可以讓輸出信號(out_n)的電壓降得更低。
因此,除了單獨降低第一低電壓VGL_GOP之電壓外,在低溫時,也可以降低第二低電壓VGL_AA的電壓。這是因為在源極的第二低電壓VGL_AA的電壓值變大時,閘極的電壓也因為電容的耦合效應而被提高。因此,若能同時將第一低電壓VGL_GOP與第二低電壓VGL_AA一併降低時,對於提升驅動電晶體TFT1的電流值能有更大的影響。
換言之,在低溫時,可以選擇降低第一低電壓VGL_GOP或第二低電壓VGL_AA的其中一者,或是將第一低電壓VGL_GOP與第二低電壓VGL_AA的電壓位準一起降低。
在高溫的時候,驅動電晶體的導通與否需視閘極與源極之壓差VGS(off)而決定。參考第1圖可以知悉,若閘、汲極電壓為負偏壓時,驅動電晶體會具有較低之漏電流,因此,本發明針對高溫的情形,提出改變閘、汲極偏壓的作法。由於第一低電壓VGL_GOP的下降可以提供較大之Vgs偏壓,並提供較大的導通電流,因此,本發明針對驅動電晶體在低溫的情況下,提供具有較低電壓之第一低電壓VGL_GOP的作法。
以下利用第3A~3D圖來說明在環境溫度不同時,根據本發明之構想,提供不同位準之第一低電壓VGL_GOP、第二低電壓VGL_AA之作法。需注意的是,在第3A~3D圖的各圖式中,以VI、V2、V3代表不同的負電壓位準、以第一預設溫度T1、第二預設溫度T2、第三預設溫度T3、第四預設溫度T4來代表不同的環境溫度。如:第一預設溫度T1為-10度,第二預設溫度T2為0度等。
以下說明所採用之電壓位準的關係為:V1>V2>V3;而預設溫度的關係為:T1<T2<T3<T4。當然,這些代表電壓位準、環境溫度的參數的選擇,包含個數與數值等,均可根據應用的需要而改變。
以下的較佳實施例均可看出,隨著溫度的增加,第二低電壓VGL_AA與第一低電壓VGL_GOP相差的幅度也跟著增加。
請參見第3A圖,其係根據本發明構想的第一種較佳實施例,因應溫度變化而調整下拉單元所使用之低電壓的示意圖。
在此較佳實施例中,係以維持不變的第一低電壓VGL_GOP作為舉例。針對第二低電壓VGL_AA的電壓位準,則因應溫度的改變,提供了三種不同的電壓位準(V1、V2、V3)。
當環境溫度低於第一預設溫度T1時,產生的第二低電壓VGL_AA為V3伏特;當環境溫度介於第二預設溫度T2至第三預設溫度T3之間時,則提供V2伏特的第二低電壓VGL_AA;當環境溫度高於T4時,所提供的第二低電壓VGL_AA的電壓位準為V1伏特。
承上所述,進一步探究在第3A圖中第一低電壓VGL_GOP與第二低電壓VGL_AA之電壓位準的關係時,可以看出:由於第一低電壓VGL_GOP維持不變,而第二低電壓VGL_AA的電壓位準則隨著環境溫度的改變而分為三個區間。
即,環境溫度小於第一預設溫度T1時的第一低電壓VGL_GOP為V3伏特、環境溫度介於第二預設溫度T2與第三預設溫度T3之間的第一低電壓VGL_GOP為V2伏特、環境溫度大於第四預設溫度T4時的第一低電壓VGL_GOP為V1伏特。
當電路所提供的第一低電壓VGL_GOP、第二低電壓VGL_AA具有此圖式之特性時,將具有在高溫下,VGS逆偏壓更負,以及在低溫的情況下,閘極之位準較高的特性。
請參見第3B圖,其係根據本發明構想的第二種較佳實施例,因應溫度變化而調整下拉單元所使用之低電壓的示意圖。
在此較佳實施例中,假設第一低電壓VGL_GOP與第二低電壓VGL_AA的電壓位準在低溫、常溫時,均維持不變;當環境溫度處於高溫時,第二低電壓VGL_AA的電壓位準上升,而第一低電壓VGL_GOP的電壓位準下降。
當環境溫度小於T2時,將第二低電壓VGL_AA與第一低電壓VGL_GOP的電壓位準均維持在V2伏特。
此外,當環境溫度高於第二預設溫度T2時,則提供V1伏特的第二低電壓VGL_AA,以及V3伏特的第一低電壓VGL_GOP。
也就是說,當環境溫度為0度至第二預設溫度T2之間時,第一低電壓VGL_GOP與第二低電壓VGL_AA的電壓位準均維持一致,且兩者的電壓位準也相等;此外,當環境溫度大於第二預設溫度T2時,第一低電壓VGL_GOP與第二低電壓VGL_AA的電壓差幅度為V1-V3。
當偏壓產生電路所提供的第一低電壓VGL_GOP、第二低電壓VGL_AA具有此圖式之特性時,移位暫存器具有在高溫下,增加驅動電晶體TFT1之VGS逆偏壓的程度,以及在常溫下較為省電的特性。
請參見第3C圖,其係根據本發明構想的第三種較佳實施例,因應溫度變化而調整下拉單元所需之低電壓的示意圖。在此較佳實施例中,第二低電壓VGL_AA之電壓位準的變化方式大致與第3A圖類似,只是改變了臨限溫度的選擇。
當環境溫度低於T1時,產生的第二低電壓VGL_AA為V3伏特;當環境溫度介於第二預設溫度T2至第三預設溫度T3之間時,則提供V2伏特的第二低電壓VGL_AA;當環境溫度高於第四預設溫度T4時,提供的第二低電壓VGL_AA的電壓位準為V1伏特。
在第3C圖中,第一低電壓VGL_GOP的電壓位準在低溫、常溫狀態下,維持在V3伏特的電壓位準,但是在環境溫度高於第四預設溫度T4時,第一低電壓VGL_GOP的電壓位準則降低至V4。
觀察第二低電壓VGL_AA與第一低電壓VGL_GOP在第3C圖的差值可以看出,當環境溫度小於第一預設溫度T1時,第二低電壓VGL_AA與第一低電壓VGL_GOP的電壓相等;當環境溫度介於第二預設溫度T2與第三預設溫度T3之間時,第二低電壓VGL_AA與第一低電壓VGL_GOP的電壓差值為V2-V3;當環境溫度高於第四預設溫度T4時,第二低電壓VGL_AA與第一低電壓VGL_GOP的電壓差值為V1-V4。
當電路所提供的第一低電壓VGL_GOP、第二低電壓VGL_AA具有此圖式之特性時,將具有在高溫下,VGS逆偏壓更負,以及低溫的情況下,閘極之位準較高的特性。
請參見第3D圖,其係根據本發明構想的第四種較佳實施例,因應溫度變化而調整下拉單元所需使用之低電壓的示意圖。在此較佳實施例中,第二低電壓VGL_AA會因應環境溫度的不同,而提供三種可能的電壓位準(V4、V2、V1)。
當環境溫度低於第一預設溫度T1時,產生的第二低電壓VGL_AA為V4伏特;當環境溫度介於第二預設溫度T2至第三預設溫度T3之間時,則提供V2伏特的第二低電壓VGL_AA;以及,當環境溫度高於第四預設溫度T4時,所提供的第二低電壓VGL_AA的電壓位準為V1伏特。
另一方面,第一低電壓VGL_GOP的電壓在環境溫度小於T1時,同樣維持在V4之電壓位準,但是在環境溫度高於T2時,則提供V4之電壓位準的第一低電壓VGL_GOP。
承上所述,進一步探究在第3D圖中第二低電壓VGL_AA與第一低電壓VGL_GOP之電壓位準的關係時,可以看出:第一低電壓VGL_GOP與第二低電壓VGL_AA的差值會隨著溫度的改變而變化。
即,當環境溫度小於T1時,第二低電壓VGL_AA與第一低電壓VGL_GOP之間的電壓差值為0伏特;當環境溫度介於第二預設溫度T2與第三預設溫度T3時,第二低電壓VGL_AA與第一低電壓VGL_GOP之間的差值為(V2-V3);以及當環境溫度大於第四預設溫度T4時,第二低電壓VGL_AA與第一低電壓VGL_GOP之間的差值為(V1-V3)。
簡言之,採用第3D圖的作法時,第二低電壓VGL_AA與第一低電壓VGL_GOP的電壓位準相差的幅度,亦將隨著環境溫度的提升而跟著增加。當電路所提供的第一低電壓VGL_GOP、第二低電壓VGL_AA具有此圖式之特性時,將具有在高溫環境下,驅動電晶體的VGS逆偏壓更負,以及在低溫的環境下,閘極之位準較高的特性。
根據第3A~3D圖的說明,本發明提出的構想可被歸納為:當環境溫度大於第一臨限溫度Th時,增加第一低電壓VGL_GOP與第二低電壓VGL_AA之間的差值;以及當環境溫度小於第二臨限溫度T1時,減少第一低電壓VGL_GOP與第二低電壓VGL_AA之間的差值。此處的第一臨限溫度Th高於第二臨限溫度T1,而改變電壓差值的方式則可以因應不同的組合而調整。
當環境溫度大於第一臨限溫度Th時,增加第一低電壓VGL_GOP與第二低電壓VGL_AA之間的差值的作法並不需要被限定,以下為幾種可能的組合:當環境溫度大於第一臨限溫度Th時,維持第二低電壓VGL_AA之位準,但降低第一低電壓VGL_GOP之位準;當環境溫度大於第一臨限溫度Th時,維持第一低電壓VGL_GOP之位準,但提升第二低電壓VGL_AA之位準;或是當環境溫度大於第一臨限溫度Th時,降低第一低電壓VGL_GOP之位準,並提升第二低電壓VGL_AA之位準。
同樣的,當環境溫度小於第二臨限溫度T1時,減少第一低電壓VGL_GOP與第二低電壓VGL_AA之間的差值的作法並不需要被限定,以下舉出幾種可能的組合:當環境溫度小於第二臨限溫度T1時,維持第一低電壓VGL_GOP的位準,但降低第二低電壓VGL_AA之位準;當環境溫度小於第二臨限溫度T1時,同時降低第一低電壓VGL_GOP與第二低電壓VGL_AA的位準,其中第二低電壓VGL_AA的降幅較大。或者,當環境溫度小於第二臨限溫度Tl時,提升第一低電壓VGL_GOP並降低第二低電壓VGL_AA之位準。
當然,第一臨限溫度Th與第二臨限溫度Tl的選擇可以透過電路設計的方式來調整,且可以設定溫度門檻。針對高溫時對第一低電壓VGL_GOP與第二低電壓VGL_AA的改變,可以減緩驅動電晶體T1在高溫下的老化程度。
為了提供具有上述特性之第一低電壓VGL_GOP、第二低電壓VGL_AA,本發明透過使用熱敏電阻(Thermally Sensitive Resistance,簡稱為TSR)的偏壓產生電路來說明。
為了簡化說明,以下將以R(T)代表各種類型的熱敏電阻的電阻值,而根據所需產生的對象為第一低電壓VGL_GOP、第二低電壓VGL_AA的不同,選用熱敏電阻時,可能為具有正溫度係數(Positive Temperature Coefficient,簡稱為PTC)、具有負溫度係數(Negative Temperature Coefficient,簡稱為NTC)、具有臨界溫度係數(Critical Temperature Coefficient,簡稱為CTC)的熱敏電阻等。
請參見第4圖,其係控制產生輸出電壓變化之電路架構示意圖。
電流源提供參考電流Iref(例如:5mA),而電阻R3的電阻值為已知(例如:1k歐姆),因此提供給緩衝器315的電壓為Iref*R3(例如:5伏特)。亦即,緩衝器315將根據參考電流Iref與熱敏電阻之電阻值R3而得出一個電壓上限。
提供箝制電路312的目的則是讓節點VC的電壓值維持在一個最低的電壓位準(例如:1.2伏特),即,提供一個電壓下限。
根據前述的電壓上限與電壓下限可以得知,放大器316的負向輸入端所接收的電壓範圍為1.2~5伏特。之後再透過放大器316所提供的放大倍率,例如,5倍。由於電壓範圍與放大倍率的乘積為負的,而可得出提供給偏壓控制電路311的電壓為:-6~-25伏特之間。
當熱敏電阻R(T)受到溫度的影響,改變其電阻值時,將連帶影響比較器的輸出,此時比較器314將透過定電流源控制器313來改變參考電流Iref的電流值。例如:將定電流源輸出的參考電流Iref由5mA增加至6mA,此時偏壓產生單元30所能提供的最大偏壓將為:6mA*1K*(-5)=-30伏特。
透過第4圖的偏壓產生單元30,由偏壓控制電路311輸出的偏壓可以因應溫度的改變,而產生不同位準的偏壓。此偏壓的位準係介於放大器之放大倍率與電壓上限之乘積,以及放大倍率與電壓下限之乘積間。因此,此種偏壓產生單元30的電路,便可以用來實現前述較佳實施例中,因應環境溫度的不同,而改變第一低電壓VGL_GOP與第二低電壓VGL_AA的電壓位準。
承上所述,由於第二低電壓VGL_AA的應用傾向於在溫度高時提升電壓,而可選擇電阻值會隨著溫度的增加而變大的PTC類型之熱敏電阻。因為PTC熱敏電阻的特性是電阻值會隨著溫度的增加而增加,因此在電流維持固定時,PTC熱敏電阻兩端的電壓值也會跟著電阻值的增加而增加。
另一方面,由於第一低電壓VGL_GOP的應用傾向於在溫度高時,提供較低的電阻,因此可以選擇以NTC類型的熱敏電阻作為R(T)。由於NTC熱敏電阻的特性是電阻值會隨著溫度的增加而減少,因此在電流維持固定時,NTC熱敏電阻兩端的電壓值也會跟著電阻值的減少而降低。
根據前述說明可以得知,本發明不但改善了移位暫存器在高溫環境下之漏電流現象,也可以讓移位暫存器在低溫環境下提供較為穩定的驅動電流。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
201...上拉單元
203...第一下拉單元
205...第二下拉單元
311...偏壓控制電路
312...箝制電路
313...定電流源控制器
314...比較器
315...緩衝器
316...放大器
30...偏壓產生單元
第1圖,其係於不同的環境溫度下,電晶體的導通電流相對應於跨壓變化之示意圖。
第2A圖,其繪示根據本發明構想之移位暫存器電路架構之示意圖。
第2B圖,其係根據本發明構想之移位暫存器中,動作信號、停止信號、閘極電壓、輸出信號與時脈信號之波形圖。
第3A圖,其係根據本發明構想的第一種較佳實施例,因應溫度變化而調整下拉單元所使用之低電壓的示意圖。
第3B圖,其係根據本發明構想的第二種較佳實施例,因應溫度變化而調整下拉單元所使用之低電壓的示意圖。
第3C圖,其係根據本發明構想的第三種較佳實施例,因應溫度變化而調整下拉單元所使用之低電壓的示意圖。
第3D圖,其係根據本發明構想的第四種較佳實施例,因應溫度變化而調整下拉單元所使用之低電壓的示意圖。
第4圖,其係控制產生輸出電壓變化之電路架構示意圖。
Claims (15)
- 一種移位暫存器,包含:一驅動電晶體,包括一閘極、一汲極接收一時脈信號,以及一源極產生一輸出信號;一上拉單元,電連接於該閘極並接收一動作信號,當該動作信號動作時,開啟該驅動電晶體;一第一下拉單元,電連接於該閘極、接收一停止信號與一第一低電壓,當該停止信號動作時,提供該第一低電壓以關閉該驅動電晶體;一第二下拉單元,電連接於該汲極,其係接收該停止信號與一第二低電壓,其中,當該驅動電晶體關閉時,該輸出信號為該第二低電壓;當該驅動電晶體開啟時,將該時脈信號作為該輸出信號,且該第一低電壓小於等於該第二低電壓,其中,當一環境溫度大於一第一臨限溫度時,增加該第一低電壓與該第二低電壓之間的差值。
- 如申請專利範圍第1項所述之移位暫存器,其中當該環境溫度大於該第一臨限溫度時,降低該第一低電壓之位準,並維持該第二低電壓之位準。
- 如申請專利範圍第1項所述之移位暫存器,其中當該環境溫度大於該第一臨限溫度時,維持該第一低電壓之位準,並提升該第二低電壓之位準。
- 如申請專利範圍第1項所述之移位暫存器,其中當該環境溫度大於該第一臨限溫度時,降低該第一低電壓之位準,並提升該第二低電壓之位準。
- 如申請專利範圍第1項所述之移位暫存器,其中當該環境溫度大於該第一臨限溫度時,提升該第一低電壓、該第二低電壓之位準,且該第一低電壓之電壓升幅小於該第二低電壓之電壓升幅。
- 如申請專利範圍第1項所述之移位暫存器,其中當該環境溫度小於一第二臨限溫度時,減少該第一低電壓與該第二低電壓之間的差值,其中該第一臨限溫度高於該第二臨限溫度。
- 如申請專利範圍第6項所述之移位暫存器,其中當該環境溫度小於該第二臨限溫度時,維持該第一低電壓之位準,並降低該第二低電壓之位準。
- 如申請專利範圍第6項所述之移位暫存器,其中當該環境溫度小於該第二臨限溫度時,降低該第一低電壓、該第二低電壓之位準,且該第一低電壓之電壓降幅小於該第二低電壓之電壓降幅。
- 如申請專利範圍第6項所述之移位暫存器,其中當該環境溫度小於該第二臨限溫度時,提升該第一低電壓並降低該第二低電壓之位準。
- 如申請專利範圍第1項所述之移位暫存器,其中該第一低電壓與該第二低電壓係透過一偏壓產生單元而提供。
- 如申請專利範圍第10項所述之移位暫存器,其中該偏壓產生單元包含一熱敏電阻。
- 如申請專利範圍第11項所述之移位暫存器,其中該熱敏電阻係可為具有正溫度係數之熱敏電阻、具有負溫度係數之熱敏電阻、具有臨界溫度之熱敏電阻。
- 如申請專利範圍第11項所述之移位暫存器,其中該偏壓產生單元更包含:一電流源,電連接於該熱敏電阻,其係提供一參考電流;一緩衝器,電連接於該熱敏電阻,其係根據該參考電流與該熱敏電阻之電阻值而係得一電壓上限;一箝制電路,電連接於該緩衝器,其係提供一電壓下限;一放大器,電連接於該緩衝器,其係提供一放大倍率;以及一偏壓控制電路,電連接於該放大器並輸出一偏壓,其中該偏壓之位準係介於該放大倍率與該電壓上限之乘積,以及該放大倍率與該電壓下限之乘積間。
- 如申請專利範圍第12項所述之移位暫存器,其中該偏壓產生單元更包含:一比較器,電連接於該緩衝器;以及一定電流源控制器,電連接於該比較器與該電流源,其中該定電流源控制器係因應該比較器之輸出而調整該參考電流之電流值。
- 如申請專利範圍第1項所述之移位暫存器,其中該第一低電壓與該第二低電壓之位準均低於一接地電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101102599A TWI476743B (zh) | 2012-01-20 | 2012-01-20 | 移位暫存器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101102599A TWI476743B (zh) | 2012-01-20 | 2012-01-20 | 移位暫存器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201331908A TW201331908A (zh) | 2013-08-01 |
TWI476743B true TWI476743B (zh) | 2015-03-11 |
Family
ID=49479069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101102599A TWI476743B (zh) | 2012-01-20 | 2012-01-20 | 移位暫存器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI476743B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI291154B (en) * | 2003-07-09 | 2007-12-11 | Sharp Kk | Shift register and display device using the same |
US20080095297A1 (en) * | 2004-12-31 | 2008-04-24 | Lg. Philips Lcd Co., Ltd. | Shift register and method for driving the same |
TWI306234B (en) * | 2004-12-28 | 2009-02-11 | Lg Display Co Ltd | Driving circuit including shift register and flat panel display device using the same |
TW201123730A (en) * | 2009-12-30 | 2011-07-01 | Au Optronics Corp | Shift register circuit |
TW201141063A (en) * | 2010-05-10 | 2011-11-16 | Au Optronics Corp | Shift register circuit |
-
2012
- 2012-01-20 TW TW101102599A patent/TWI476743B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI291154B (en) * | 2003-07-09 | 2007-12-11 | Sharp Kk | Shift register and display device using the same |
TWI306234B (en) * | 2004-12-28 | 2009-02-11 | Lg Display Co Ltd | Driving circuit including shift register and flat panel display device using the same |
US20080095297A1 (en) * | 2004-12-31 | 2008-04-24 | Lg. Philips Lcd Co., Ltd. | Shift register and method for driving the same |
TW201123730A (en) * | 2009-12-30 | 2011-07-01 | Au Optronics Corp | Shift register circuit |
TW201141063A (en) * | 2010-05-10 | 2011-11-16 | Au Optronics Corp | Shift register circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201331908A (zh) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012119745A5 (zh) | ||
JP5119894B2 (ja) | ドライバ回路 | |
KR100991383B1 (ko) | 반도체 장치의 출력 드라이버 | |
TWI527044B (zh) | 移位暫存器 | |
US9088280B2 (en) | Body bias control circuit | |
WO2018040497A1 (zh) | 栅极电压驱动装置、方法、驱动电路以及液晶显示面板 | |
US9705281B2 (en) | Semiconductor light source driving apparatus | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
KR102442846B1 (ko) | 표시패널 구동장치 및 이를 갖는 표시장치 | |
US9465394B2 (en) | Low-drop regulator apparatus and buffer stage circuit having higher voltage transition rate | |
JP6020223B2 (ja) | 過電流検出回路 | |
US9236854B2 (en) | Voltage slope control method and apparatus for power driver circuit application | |
WO2017193469A1 (zh) | 用于阵列基板栅极驱动电路的电平转换器 | |
JP5076542B2 (ja) | バッファ回路 | |
TWI433087B (zh) | 非晶矽閘極驅動器之控制電路板 | |
CN103218962A (zh) | 移位寄存器 | |
JP2007189614A (ja) | レベルシフト回路 | |
TWI476743B (zh) | 移位暫存器 | |
CN111223435B (zh) | 像素电路与像素驱动方法 | |
US6943786B1 (en) | Dual voltage switch with programmable asymmetric transfer rate | |
JP6848936B2 (ja) | スイッチング素子の駆動回路 | |
JP5502719B2 (ja) | 負荷装置 | |
CN108305591B (zh) | 显示控制方法及显示装置 | |
KR20170073481A (ko) | 출력 버퍼 및 이를 포함하는 소스 구동 회로 | |
TWI441453B (zh) | 升壓電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |