TWI472898B - 升壓器系統及其升壓方法 - Google Patents

Description

升壓器系統及其升壓方法

本發明係關於電荷升壓器系統及電荷升壓器時鐘。

四相電荷升壓器系統是一種可以有效解決與臨界電壓相關的電源效率設計。如此的四相電荷升壓器系統需要相對長的設置時間，而設置時間通常在更快的操作速度下卻又需要更高的要求。

記憶體積體電路的一種重要功能需求是在接收到一讀取操作的命令與實際執行此讀取操作的時間間隔必須很短。自積體電路接收到一讀取操作的命令後，需要花上此四相電荷升壓器系統的設置時間及啟動有效升壓器的額外設置時間。多相時鐘的設置時間幾乎用光了有效升壓器的可用設置時間。而且有效升壓器所需的設置時間又因為自一有效升壓器內部節點的漏電流變的更長。

本發明係揭露一種裝置，其包括一第一電荷升壓器及一第二電荷升壓器。

此第一電荷升壓器包括複數個串聯安排的電荷升壓器階段及介於相鄰電荷升壓器階段之間的階段間節點。此第一電荷升壓器的複數個串聯安排的電荷升壓器階段以安排將該第一電荷升壓器中自第一階段到最後一階段升壓至一第一電壓準位。

此第二電荷升壓器與該第一電荷升壓器的該複數個階段間節點中的一個或多個耦接。該第二電荷升壓器安排成將該第一電荷升壓器的該複數個階段間節點中的一個或多個升壓至一個或多個電壓準位。此第二電荷升壓器包括複數個串聯安排的電荷升壓器階段以安排將該第二電荷升壓器中自第一階段到最後一階段升壓至一第二電壓準位。

在一實施例中，該第一電荷升壓器由一個包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬電荷升壓器使用的輸入時鐘信號的不同延遲版本。

在一實施例中，該第一電荷升壓器由沒有重疊之複數個時鐘信號驅動，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是不重疊的。

在一實施例中，該第一電荷升壓器由具有工作週期小於二分之一的複數個時鐘信號驅動，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是小於二分之一的。

在一實施例中，該第一電荷升壓器由一個輸入時鐘信號的不同延遲版本之時鐘信號來驅動，且該輸入時鐘信號具有工作週期小於二分之一，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是小於二分之一的。

在一實施例中，該第一電荷升壓器由一包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬於電荷升壓器之用的輸入時鐘信號的不同延遲版本，且其中該第二電荷升壓器由四相時鐘驅動。此第二電荷升壓器可以由內部四相時鐘產生的待機電荷升壓器驅動，因為此第二電荷升壓器並不需要像作為有效升壓器的第一升壓器一般面對設定時間的要求。

一實施例更包含控制電路使用由該第二電荷升壓器對該一個或多個階段間節點進行電荷升壓該以補償自該一個或多個階段間節點的漏電流。

在一實施例中，該第一電荷升壓器的一輸出提供一字元線讀取電壓。

在一實施例中，該第一電荷升壓器的升壓頻率係由不專屬於電荷升壓器之用的一輸入時鐘信號來決定。

在不同的實施例中，該輸入時鐘信號可以是舉例而言於包括此電荷升壓器之積體電路與一外部命令資料溝通提供時鐘的一外部命令時鐘。

本發明之另一目的提供一種方法，包括：

使用具有第二複數個串聯安排的電荷升壓器階段的一第二電荷升壓器將介於一第一電荷升壓器中的複數個串聯安排的相鄰階段之間的一個或多個階段間節點升壓至一個或多個電壓準位。

在一實施例中，該第一電荷升壓器由一個包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬電荷升壓器使用的輸入時鐘信號的不同延遲版本。舉例而言，該輸入時鐘信號可以是於包括此電荷升壓器之積體電路與一外部命令資料溝通提供時鐘的一外部命令時鐘。

在一實施例中，該第一電荷升壓器由一包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬於電荷升壓器之用的輸入時鐘信號的不同延遲版本，且其中該第二電荷升壓器由四相時鐘驅動。

一實施例更包含：

使用該第二電荷升壓器對該一個或多個階段間節點進行電荷升壓該以補償自該一個或多個階段間節點的漏電流。

在一實施例中，該第一電荷升壓器的一輸出提供一字元線讀取電壓。

在一實施例中，該第一電荷升壓器的升壓頻率係由不專屬於電荷升壓器之用的一輸入時鐘信號來決定。

在不同的實施例中，該輸入時鐘信號可以是舉例而言於包括此電荷升壓器之積體電路與一外部命令資料溝通提供時鐘的一外部命令時鐘。

本發明之再一目的提供一種裝置，包括積體電路。該積體電路包括電性連接器及電荷升壓器。

該電性連接器於該積體電路與一外部電路之間傳送信號。該些信號包括一命令時鐘及命令資料。該命令時鐘為該命令資料提供時鐘。該電荷升壓器包含複數個串聯安排的電荷升壓器階段以自第一階段到最後一階段升壓至一電壓準位，其中該電荷升壓器階段的時序至少藉由該命令時鐘信號控制。

本發明之又一目的提供一種方法，包含：透過一積體電路的電性連接器傳送信號於該積體電路與一外部電路之間，該些信號包括一命令時鐘及由該命令時鐘提供時鐘的命令資料；以及至少藉由該命令時鐘信號控制該積體電路中的一電荷升壓器之電荷升壓器階段的時序。

第1圖顯示一電荷升壓器系統的電路方塊示意圖。

當沒有其他等待的操作時，例如響應一讀取命令的讀取操作，此待機電荷升壓器系統被選擇性致能而停止有效的電荷升壓器。待機漏電是來自待機電荷升壓器的輸出、有效電荷升壓器的輸出以及結合待機電荷升壓器的輸出與有效電荷升壓器的輸出之整體電荷升壓器的輸出。

若是在整體電荷升壓器的輸出之電壓因為漏電而導致降低時，會由此升壓器偵測電路偵測到。響應此偵測，此升壓偵測電路會定期地送出"致能升壓器"控制信號至此待機電荷升壓器。於設定響應一讀取命令時，在不同的實施例中此待機電荷升壓器可以被致能或失能。在一有效電荷升壓器也被致能以響應讀取命令的實施例中，為了響應一讀取命令，此有效電荷升壓器及待機電荷升壓器藉由一"致能升壓器"控制信號被致能以啟動此有效電荷升壓器及待機電荷升壓器。此待機電荷升壓器的輸出與有效電荷升壓器的輸出被結合成整體電荷升壓器的輸出。於此讀取命令之後，此有效電荷升壓器及待機電荷升壓器藉由一"失能升壓器"控制信號而被失能。

在執行N個時脈週期的此讀取命令時，此有效電荷升壓器會消耗在先前N個時脈週期中儲存於待機電荷升壓器內的能量。於此讀取命令之後，待機電荷升壓器會儲存能量以供下一個讀取命令的N個時脈週期使用。

第2圖顯示此有效電荷升壓器之外部時鐘信號來源的示意圖。

此積體電路中的有效電荷升壓器是由外部命令時鐘提供時鐘信號。此外部命令時鐘是一個也為命令資料信號提供時鐘信號的信號。此命令時鐘信號及命令資料信號係在此積體電路與一外部電路(於積體電路之外)之間傳輸。因為此積體電路中的有效電荷升壓器是由外部命令時鐘提供時鐘信號，在響應讀取命令時可以省去此有效為此有效電荷升壓器產生時鐘信號之設置時間。

第3圖顯示此有效電荷升壓器的非重疊時鐘信號。

此有效電荷升壓器係由非重疊時鐘信號來提供時鐘。此有效電荷升壓器的第一時鐘信號CLK1是外部命令時鐘信號。此有效電荷升壓器的第二時鐘信號CLK2是外部命令時鐘信號的延遲版本。在另一實施例中，此有效電荷升壓器的第一時鐘信號CLK1及第二時鐘信號CLK2皆為外部命令時鐘信號的延遲版本。

當此有效電荷升壓器被失能時，此有效電荷升壓器的第一時鐘信號CLK1及第二時鐘信號CLK2皆被關閉。

此非重疊時鐘信號的設定是相對快速的，也是因為二相時鐘信號的時脈週期較四相時鐘信號的時脈週期短的緣故。

第4圖顯示此有效電荷升壓器的方塊示意圖，其具有由待機電荷升壓器支持的中間節點。

此有效電荷升壓器具有多個串連安排的電荷升壓器階段，升壓器階段0、升壓器階段1、...、到升壓器階段n。階段間節點V0、V1...等係介於相鄰的階段之間。階段間節點V0是位於升壓器階段0的輸出。階段間節點V0也是位於升壓器階段1的輸入。階段間節點V1是位於升壓器階段1的輸出。階段間節點V1也是位於升壓器階段2(未示)的輸入。一般而言，階段間節點Vx是位於升壓器階段x的輸出。階段間節點Vx也是位於升壓器階段x+1的輸入。最後一個升壓器階段的輸出是有效升壓器輸出。

此有效電荷升壓器的這些階段間節點存在一個會降低其電壓準位的漏電流路徑，其會造成這些階段間節點的電壓準位下降。為了確保有效升壓器會由此外部時鐘信號控制而工作，此有效電荷升壓器內部節點的電壓準位係由待機電荷升壓器所支持。不同讀讀命令模式的頻率是接近直流，在不會超過每N個時脈週期下發生。

為了反制此漏電流，待機電荷升壓器與有效電荷升壓器的階段間節點V0、V1...等連接。介於待機電荷升壓器與階段間節點間的較弱上拉電晶體構成一”弱路徑”其會將階段間節點的電壓準位上拉。此較弱上拉電晶體具有閘極和汲極終端與待機電荷升壓器輸出耦接，及源極終端與階段間節點耦接。此有效電荷升壓器的階段間節點V0、V1...等會被升壓至由二極體式連接電晶體降低一個臨界電壓之待機電荷升壓器的輸出。這些階段間節點是屬於有效電荷升壓器的內部，其是在會接近二極體式連接電晶體降低一個臨界電壓之待機電荷升壓器輸出的準位所支持。此二極體式連接確保待機電荷升壓器所支持的這些階段間節點是屬於有效電荷升壓器的內部，而同時又能夠確保這些有效電荷升壓器的內部之階段間節點不會影響待機升壓。

第5圖顯示此有效電荷升壓器的詳細示意圖，其具有由待機電荷升壓器支持的中間節點。

此有效電荷升壓器階段具有三重井電晶體。在一具有三重井NMOS電晶體的實施例中，N⁺ 源極與N⁺ 汲極是形成於P井區中。此P井區是形成於一n井區中。而此n井區是形成於一p型基板中。更詳細的訊息可以參閱美國專利第6100557號，在此引為參考資料。

此有效電荷升壓器的交錯階段是交錯地由第一時鐘信號CLK1及第二時鐘信號CLK2提供時鐘信號。舉例而言，"偶數"有效升壓器的階段，升壓器階段0(pump stage 0)、升壓器階段2(pump stage 2)是由第一時鐘信號CLK1提供時鐘信號，而"奇數"有效升壓器的階段，升壓器階段1(pump stage 1)、升壓器階段3(pump stage 3)是由第二時鐘信號CLK2提供時鐘信號。在另一實施例中，"偶數"有效升壓器的階段是由第二時鐘信號CLK2提供時鐘信號，而"奇數"有效升壓器的階段，則是由第一時鐘信號CLK1提供時鐘信號。

此有效電荷中間階段節點具有上拉電晶體以提供供應電壓VDD。此上拉電晶體具有閘極和汲極終端與待機電荷升壓器輸出耦接，及源極終端與階段間節點耦接。

第6圖顯示此待機電荷升壓器的示意圖。第7圖是第6圖中待機電荷升壓器的時鐘信號示意圖。

改變此有效電荷升壓器的交錯階段之階段交錯切換開關，係交錯使用時鐘信號P2和P4之一。舉例而言，"偶數"的階段交錯切換開關，M0s、M2s等是由時鐘信號P2提供時鐘信號，而"奇數"階段交錯切換開關，M1s、M3s等是由時鐘信號P4提供時鐘信號。

此有效電荷升壓器的交錯階段間節點及閘極升壓電晶體係交錯使用時鐘信號P2和P4之一。舉例而言，"偶數"的階段間節點及閘極升壓電晶體，M0g、M2g等是由時鐘信號P3提供時鐘信號，而"奇數"階段間節點及閘極升壓電晶體，M1g、M3g等是由時鐘信號P1提供時鐘信號。

這些電晶體M1x和M2x防止升壓器階段因為電晶體M1s和M2s而產生電壓準位的移動。

第8圖顯示根據本發明一實施例之具有此處所描述之電荷升壓器系統的積體電路方塊示意圖。

圖中顯示包括一記憶陣列800的積體電路850。一列(字元線)解碼器801與沿著記憶陣列800列方向安排之複數條字元線802耦接且電性溝通。一行(位元線)解碼器803與沿著記憶陣列800行方向安排之複數條位元線804耦接且電性溝通。位址經由匯流排805提供給列解碼器801和行解碼器803。方塊806中的感測電路(感測放大器)與資料輸入結構，包括電壓及/或電流源經由資料匯流排807與位元線解碼器803耦接。資料由積體電路850上的輸入/輸出埠提供給資料輸入線811，或者由積體電路850其他內部/外部的資料源，輸入至方塊806中的資料輸入結構。其他電路可以包含於積體電路850之內，例如泛用目的處理器或特殊目的應用電路，或是模組組合以提供由記憶陣列800所支援的系統單晶片功能。資料由方塊806中的感測放大器，經由資料輸出線815，提供至積體電路850上的輸入/輸出埠，或提供至積體電路850內部/外部的其他資料終端。

在本實施例中所使用的控制器809係使用偏壓調整狀態機構，提供信號以控制電荷升壓器電路、偏壓電路電壓及電流源808的應用，以提供例如讀取、程式化、抹除、抹除驗證、以及程式化驗證調整偏壓的電壓及/或電流至字元線及位元線。該電荷升壓器由待機電荷升壓器支援有效電荷升壓器的階段間節點。該控制器809可利用特殊目的邏輯電路而應用，如熟習該項技藝者所熟知。在替代實施例中，該控制器809包括了通用目的處理器，其可使於同一積體電路，以執行一電腦程式而控制裝置的操作。在又一實施例中，該控制器809係由特殊目的邏輯電路與通用目的處理器組合而成。

一外部命令電路860透過匯流排862與一命令時鐘信號及命令資料信號溝通。一個範例的命令資料信號是一讀取記憶體位址之讀取命令。藉由使用命令時鐘信號提供為有效升壓器的時鐘，此有效升壓器可以省去為此有效電荷升壓器產生時鐘信號之設置時間。

在一實施例中，於匯流排826(例如串序週邊介面匯流排)上的一命令碼將積體電路850與匯流排826上傳送的命令時鐘信號對準。

雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此， 所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。

850‧‧‧積體電路

800‧‧‧記憶陣列

801‧‧‧列解碼器

802‧‧‧字元線

803‧‧‧行解碼器

804‧‧‧位元線

805‧‧‧匯流排

807‧‧‧資料匯流排

809‧‧‧控制器

808‧‧‧偏壓調整供應電壓及電荷升壓器

811‧‧‧資料輸入線

815‧‧‧資料輸出線

860‧‧‧外部命令電路

862‧‧‧匯流排

本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：第1圖顯示一電荷升壓器系統的電路方塊示意圖。

第2圖顯示此有效電荷升壓器之外部時鐘信號來源的示意圖。

第3圖顯示此有效電荷升壓器的非重疊時鐘信號。

第4圖顯示此有效電荷升壓器的方塊示意圖，其具有由待機電荷升壓器支持的中間節點。

第5圖顯示此有效電荷升壓器的詳細示意圖，其具有由待機電荷升壓器支持的中間節點。

第6圖顯示此待機電荷升壓器的示意圖。

第7圖是第6圖中待機電荷升壓器的時鐘信號示意圖。

第8圖顯示根據本發明一實施例之具有此處所描述之電荷升壓器系統的積體電路方塊示意圖。

Claims (18)

1. 一種升壓器系統裝置，包含：一第一電荷升壓器，包括：該第一電荷升壓器的複數個串聯安排的電荷升壓器以安排升壓一第一電壓準位從該第一電荷升壓器中自第一階段到最後一階段；以及複數個階段間節點介於該複數個串聯安排的相鄰電荷升壓器階段之間；以及一第二電荷升壓器，與該第一電荷升壓器的該複數個階段間節點中的一個或多個耦接，該第二電荷升壓器安排成將該第一電荷升壓器的該複數個階段間節點中的一個或多個升壓至一個或多個電壓準位，包括：該第二電荷升壓器的複數個串聯安排的電荷升壓器以安排升壓一第二電壓準位從該第二電荷升壓器中自第一階段到最後一階段。
2. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器由一個包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬電荷升壓器使用的輸入時鐘信號的不同延遲版本。
3. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器由沒有重疊之複數個時鐘信號驅動，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是不重疊的。
4. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器由具有工作週期小於二分之一的複數個時鐘信號驅動，使 得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是小於二分之一的。
5. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器由一個輸入時鐘信號的不同延遲版本之時鐘信號來驅動，且該輸入時鐘信號具有工作週期小於二分之一，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是小於二分之一的。
6. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器由一包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬於電荷升壓器之用的輸入時鐘信號的不同延遲版本，且其中該第二電荷升壓器由四相時鐘驅動。
7. 如申請專利範圍第1項所述之升壓器系統，更包含控制電路使用由該第二電荷升壓器對該一個或多個階段間節點進行電荷升壓該以補償自該一個或多個階段間節點的漏電流。
8. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器的一輸出提供一字元線讀取電壓。
9. 如申請專利範圍第1項所述之升壓器系統，其中該第一電荷升壓器的升壓頻率係由不專屬於電荷升壓器之用的一輸入時鐘信號來決定。
10. 一種升壓器系統的升壓方法，包含：使用具有第二複數個串聯安排的電荷升壓器階段的一第二電荷升壓器將介於一第一電荷升壓器中的第一複數個串聯 安排的相鄰階段之間的一個或多個階段間節點升壓至一個或多個電壓準位。
11. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器由一包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬於電荷升壓器之用的輸入時鐘信號的不同延遲版本。
12. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器由沒有重疊之複數個時鐘信號驅動，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是不重疊的。
13. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器由具有工作週期小於二分之一的複數個時鐘信號驅動，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是小於二分之一的。
14. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器由一個輸入時鐘信號的不同延遲版本之時鐘信號來驅動，且該輸入時鐘信號具有工作週期小於二分之一，使得啟動該複數個電荷升壓器階段的該些時鐘信號之部分是小於二分之一的。
15. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器由一包括一第一時鐘信號及一第二時鐘信號的兩相時鐘驅動，其中該第一時鐘信號及一第二時鐘信號是一個不專屬於電荷升壓器之用的輸入時鐘信號的不同延遲版本，且其中該第二電荷升壓器由四相時鐘驅動。
16. 如申請專利範圍第10項所述之方法，更包含：使用該第二電荷升壓器對該一個或多個階段間節點進行電荷升壓該以補償自該一個或多個階段間節點的漏電流。
17. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器的一輸出提供一字元線讀取電壓。
18. 如申請專利範圍第10項所述之方法，其中該第一電荷升壓器的升壓頻率係由不專屬於電荷升壓器之用的一輸入時鐘信號來決定。