TWI470932B - 差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法 - Google Patents

差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法 Download PDF

Info

Publication number
TWI470932B
TWI470932B TW97101741A TW97101741A TWI470932B TW I470932 B TWI470932 B TW I470932B TW 97101741 A TW97101741 A TW 97101741A TW 97101741 A TW97101741 A TW 97101741A TW I470932 B TWI470932 B TW I470932B
Authority
TW
Taiwan
Prior art keywords
sawtooth
signal
generator
voltage
output signal
Prior art date
Application number
TW97101741A
Other languages
English (en)
Other versions
TW200845588A (en
Inventor
Daniel Payrard
Michel Cuenca
Eric Brunet
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200845588A publication Critical patent/TW200845588A/zh
Application granted granted Critical
Publication of TWI470932B publication Critical patent/TWI470932B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)

Description

差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法
此發明係關於一種提供差分式控制鋸齒波信號振幅的鋸齒波信號產生器。
圖1顯示藉由採用一恆定電流來源為一電容器充電所產生之一鋸齒波信號之波形。如下表示藉由採用一充電電流(I)為一電容器(C)充電所產生之鋸齒波信號之幅度(M)： 其中Tclk係鋸齒波信號之週期，Vref係開始電壓，而Vend係鋸齒波信號之結束電壓。可藉由一帶隙電壓(Vbg)與一電阻器(R)來提供充電電流(I)。用於為電容器(C)充電之充電電流係採用I＝Vbg/R來表示以便鋸齒波之幅度可寫成
視製造程序變化而定，所製造電阻器之值的變化範圍係加減30%，而所製造電容器之變化範圍係加減20%。因此，鋸齒波信號之幅度之變化範圍可為減36%至加78%。對於需要高準確度位準之系統，鋸齒波信號之此幅度或振幅範圍係不可接受的。因此，用於鋸齒波產生器之簡單充電電路需要微調以將鋸齒波信號之幅度調整為所需值。因此，需要一種鋸齒波產生器，其可提供儘管有程序變化但幅度之分量值仍準確的鋸齒波輸出信號。
一種雙差分式鋸齒波信號產生器包括一第一鋸齒波電壓產生器，其具有一第一充電電容器且係經組態用以提供一正向鋸齒波輸出信號。該鋸齒波產生器亦包括一第二鋸齒波電壓產生器，其具有一第一放電電容器且係經組態用以提供一負向鋸齒波輸出信號。一比較器係經組態用以將該正向鋸齒波輸出信號與該負向鋸齒波輸出信號作比較且提供一比較器輸出信號。一相位頻率比較器對該比較器輸出信號作出回應而經組態用以提供用以控制一雙電荷幫浦之信號。該雙電荷幫浦係經組態用以為該正向鋸齒波產生器提供一回授控制來源電流用於控制該正向鋸齒波輸出信號之幅度且亦經組態用以為該負向鋸齒波產生器提供一回授控制汲入電流用於控制該負向鋸齒波輸出信號之幅度。該回授控制來源電流與該回授控制汲入電流之該等幅度具有相同絕對值。
一種雙輸出差分式鋸齒波產生器包括一雙電容器正向鋸齒波電壓產生器電路，其係經組態用以提供一正向鋸齒波輸出信號。一雙電容器負向鋸齒波電壓產生器電路係經組態用以提供一負向鋸齒波輸出信號。一比較器電路係經組態用以將該正向鋸齒波輸出信號與該負向鋸齒波輸出信號作比較且提供一比較器輸出信號。一相位頻率比較器對該比較器輸出信號作出回應而經組態用以提供用以控制一雙電荷幫浦之信號。該雙電荷幫浦係經組態用以為該正向鋸齒波產生器提供一回授來源電流用於控制該正向鋸齒波輸出信號之幅度。該雙電荷幫浦亦經組態用以為該負向鋸齒 波產生器提供一回授汲入電流用於控制該負向鋸齒波輸出信號之幅度。來自該雙電荷幫浦之該回授來源電流與該回授汲入電流具有相同絕對值。
一種產生雙差分式鋸齒波信號之方法包含以下步驟：藉由採用一可變回授控制來源電流為一正向鋸齒波電壓產生器中之一充電電容器充電來控制一正向鋸齒波輸出信號之振幅；藉由採用一可變回授控制汲入電流為一負向鋸齒波電壓產生器中之一充電電容器充電控制一負向鋸齒波輸出信號之振幅；將第一正向鋸齒波輸出信號與第二負向鋸齒波輸出信號作比較以提供一比較器輸出信號；及採用該比較器輸出信號控制一雙電荷幫浦(其為該正向鋸齒波產生器提供一回授來源電流用於控制該正向鋸齒波輸出信號之一幅度且亦為該負向鋸齒波產生器提供一回授汲入電流用於控制該負向鋸齒波輸出信號之一幅度)以便來自該雙電荷幫浦之該回授來源電流與該回授汲入電流具有相同絕對值。
圖2解說一雙鋸齒波信號產生器系統100之一範例性具體實施例。藉由將一正向鋸齒波信號與一負向鋸齒波信號作比較來控制該鋸齒波信號產生器系統100。一電壓參考電路102(例如帶隙來源)將(例如)一帶隙電壓Vbg作為一輸入參考電壓提供給一電壓參考電路104。電壓參考電路104將一高電壓Vh參考電壓與一低電壓Vl參考電壓提供給一雙鋸齒波信號產生器106。
雙鋸齒波信號產生器106包含兩鋸齒波信號產生器。雙鋸齒波信號產生器106接收一CLK信號。一正向鋸齒波產生器係受一回授電流信號IregP控制且提供一正向鋸齒波輸出信號Vstp。另一負向鋸齒波產生器係受一回授電流信號IregN控制且提供一負向鋸齒波輸出信號Vstn。
一電壓比較器108之一正輸入端子接收該正向鋸齒波輸出信號Vstp。該比較器108之一負輸入端子接收該負向鋸齒波輸出信號Vstn。比較器108將一比較器輸出信號Vcmp作為一輸入提供給一相位頻率比較器(PFC)110，其將該比較器輸出信號Vcmp與來自一參考時脈電路112之一參考CLK輸出信號之下降邊緣作比較。如下文中結合圖10所論述者，PFC 112之一具體實施例係實施為一狀態機。時脈電路112包括用於調整CLK工作循環(其係用以調整鋸齒波信號之振幅)之最後校準位元。為了調整CLK時脈工作循環，參考時脈電路112具有一輸入時脈參考信號，其頻率Fin等於(例如)時脈信號CLK之頻率的k倍(其中k係一整數)。作為一解說性範例，藉由使用一計數器計數(例如)輸入時脈參考信號之上升邊緣數(小於k)或上升與下降邊緣數(小於2k)來提供該CLK信號。例如，若k＝10，則計數上升邊緣提供CLK信號之工作循環之CLK週期10%增量的調整。同樣地，若k＝20，則計數上升與下降邊緣提供CLK信號之工作循環之CLK週期5%增量的調整。對於CLK信號之各週期，PFC 110為雙電荷幫浦電路114提供一UP(向上)輸出信號、一DOWN(向下)輸出信號或兩信號都不提供。
雙電荷幫浦電路114在信號線116上將回授電流信號IregP提供給雙鋸齒波信號產生器106中之正向鋸齒波信號產生器。雙電荷幫浦電路114也在信號線118上將回授電流信號IregN提供給雙鋸齒波信號產生器106中之負向鋸齒波信號產生器。
藉由正向鋸齒波信號產生器、電壓比較器108、PFC 110及雙電荷幫浦電路114之為正向鋸齒波信號產生器提供回授電流信號IregP以調準來自正向鋸齒波信號產生器之正向鋸齒波信號Vstp之振幅的電荷幫浦形成一第一電流回授迴路。同樣地，藉由負向鋸齒波信號產生器、電壓比較器108、PFC 110及雙電荷幫浦電路114之為負向鋸齒波信號產生器提供回授電流信號IregN以調準來自負向鋸齒波信號產生器之負向鋸齒波信號Vstn之振幅的電荷幫浦形成一第二電流回授迴路。
圖3顯示自電壓參考電路102作為一輸入參考電壓至電壓參考電路104之帶隙電壓Vbg位準。圖4解說電壓參考電路104將一高電壓Vh參考電壓與一低電壓Vl參考電壓提供給雙鋸齒波信號產生器。
圖5解說來自圖2之差分式振幅控制鋸齒波產生器之正向鋸齒波產生器之一正向鋸齒波電壓波形Vstp輸出信號。低電壓Vl參考電壓係正向鋸齒波電壓波形Vstp之開始位準。高電壓Vh參考電壓係正向鋸齒波電壓波形Vstp之結束點。
圖6解說來自圖2之差分式振幅控制鋸齒波產生器之負向鋸齒波產生器之一負向鋸齒波電壓波形Vstn輸出信號。高 電壓Vh參考電壓係負向鋸齒波電壓波形Vstn之開始位準。低電壓Vl參考電壓係負向鋸齒波電壓波形Vstn之結束點。
圖7係電壓參考電路120(其為圖2之差分式振幅控制雙鋸齒波產生器106之兩鋸齒波產生器提供高電壓Vh位準與低電壓Vl)之電路圖。電壓參考電路120包括一運算放大器122，其具有一耦合至NMOS電晶體124之閘極端子之輸出端子。NMOS電晶體124具有一耦合至Vdd電壓參考之汲極端子及一耦合至Vh節點126之源極端子，其中在Vh節點126處提供Vh參考電壓。Vh節點126係透過一電阻器128耦合至節點130，節點130係耦合至運算放大器122之反向輸入端子。運算放大器122之非反向輸入端子接收Vbg參考電壓。節點130係透過電阻器132耦合至Vl節點134，其中在Vl節點134處提供Vl參考信號。Vl節點134係透過電阻器136耦合至一接地(或0伏特)參考端子138。Vl電壓係電阻器132、136及帶隙電壓Vbg之函數。Vh電壓係電阻器128、132、136之函數。基於電阻器之良好匹配起見，鋸齒波信號(Vh－Vl)之幅度取決於帶隙電壓Vbg之準確度。
圖8係圖2之雙鋸齒波信號產生器106中所包含的兩鋸齒波電壓產生器150、152之電路圖。鋸齒波電壓產生器150提供一正向或上升鋸齒波信號。鋸齒波電壓產生器152提供一負向或下降鋸齒波信號。圖9顯示用於圖2之兩鋸齒波電壓產生器之各種電壓波形之時序圖。圖8與圖9說明圖2之雙鋸齒波信號產生器106之兩鋸齒波產生器之結構與運作。
圖8之正向或上升鋸齒波產生電路150作為一增加電壓鋸齒波產生正向或上升鋸齒波信號Vstp，其係藉由時脈信號CLK之一上升邊緣而開始且藉由時脈信號CLK之下一上升邊緣來重設。參考圖5，正向鋸齒波信號Vstp在Vl電壓處開始且上升至Vh峰值電壓。
正向鋸齒波產生電路150包括一用於正向鋸齒波產生器電路150之邊緣觸發D正反器電路160。邊緣觸發D正反器電路160具有一用於接收CLK信號(其為實質上一具有Tclk之週期的方波)之時脈端子cp。D正反器160之反向Q輸出端子qn係反向耦合至D輸入端子d。D正反器電路160在圖9所示每一Tclk時間週期內CLK信號之上升邊緣處改變狀態。D正反器160之Q輸出信號與反向Q輸出信號係穿過一信號調節電路162，其防止Q輸出信號與反向Q輸出信號重疊。信號調節電路162之已調節輸出信號係耦合至正向鋸齒波產生電路150。此等信號係提供於信號線166上之指令VcmdP信號及提供於信號線164上之反向指令VcmdPb。此等信號係週期各為2Tclk的相反相位實質上方波信號。VcmdP與VcmdPh信號控制正向鋸齒波產生電路150之運作。
正向鋸齒波產生電路150包括一第一CMOS反相器，其係由一第一PMOS上拉電晶體170與一第一下拉NMOS電晶體172形成。第一PMOS上拉電晶體170具有一耦合至輸入端子174(其從圖2之電荷幫浦電路114接收回授電流IregP)之源極端子。電晶體170與172之閘極端子係耦合在一起。電 晶體170與172之汲極端子皆耦合至節點176。第一鋸齒波電容器178係耦合在節點176與接地端子180a之間。第一下拉NMOS電晶體172之源極端子係耦合至端子182，在端子182處提供低電壓Vl。電晶體170與172之閘極端子係耦合至一第一閘極節點184(其在信號線166上接收VcmdP信號)。
正向鋸齒波產生電路150亦包括一第二CMOS反相器，其係由一第二PMOS上拉電晶體190與一第二下拉NMOS電晶體192形成。第二PMOS上拉電晶體190具有一亦耦合至輸入端子174(其從圖2之電荷幫浦電路114接收回授電流IregP)之源極端子。電晶體190與192之閘極端子與汲極端子係耦合在一起。電晶體190與192之汲極端子皆耦合至節點194。第二鋸齒波電容器196係耦合在節點194與接地端子180b之間。第二下拉NMOS電晶體192之源極端子係耦合至端子182，在端子182處提供低電壓Vl。電晶體190與192之閘極端子係耦合至一第二閘極節點198(其在信號線164上接收指令VcmdPb信號)。
一第一NMOS耦合電晶體200係耦合在節點176與Vstp信號輸出節點202之間。第一NMOS耦合電晶體200之閘極端子係耦合至第二閘極節點198(其在信號線164上接收指令VcmdPb信號)。同樣地，一第二NMOS耦合電晶體204係耦合在節點194與Vstp信號輸出節點202之間。第二NMOS耦合電晶體204之閘極端子係耦合至第一閘極節點184(其在信號線166上接收指令VcmdPb信號)。
運作中，正向鋸齒波產生器電路150具有從信號調節電路162相位交替所提供之相反相位時序指令信號VcmdP與VcmdPb，如圖9之時序圖所示。正向鋸齒波信號產生器150從電荷幫浦116接收電流信號IregP。正向鋸齒波信號產生器150交替引導電流信號IregP以交替為鋸齒波電容器178、196之一充電，同時將鋸齒波電容器178、196之另一個放電至端子182處之Vl電壓位準。信號線164上之指令VcmdPb信號之高位準開啟第二NMOS下拉電晶體192以將第二鋸齒波電容器196耦合至Vl端子182處之Vl電壓以藉此提供一用以將第二鋸齒波電容器196放電至Vl電壓位準之路徑。信號線164上之VcmdPb信號之高位準亦開啟第一NMOS耦合電晶體200以將節點176與鋸齒波電容器178耦合至Vstp輸出端子202。線164上之VcmdPb信號之對應低位準開啟第一上拉PMOS電晶體170，其將端子174處之IregP電流耦合至節點176以採用IregP電流為第一鋸齒波電容器178充電。
或者，信號線166上之VcmdP信號之高位準開啟第一NMOS下拉電晶體172以將第一鋸齒波電容器178耦合至Vl端子182處之Vl電壓並將第一鋸齒波電容器178放電至Vl電壓位準。信號線166上之VcmdP信號之高位準亦開啟第二NMOS耦合電晶體204以將節點194與鋸齒波電容器196耦合至Vstp輸出端子202。線164上之VcmdPb信號之對應低位準開啟第二上拉PMOS電晶體190，其將端子174處之IregP電流耦合至節點194以採用IregP電流為第二鋸齒波電容器 196充電。
圖9解說用於參考時脈信號CLK之各種電壓波形。CLK信號係週期為Tclk之方波。CLK之上升邊緣觸發相反相位VcmdP與VcmdPb信號。此等兩相反相位信號對兩鋸齒波電容器178、196進行交替充電與放電以在端子202處產生正向或上升鋸齒波電壓Vstp(其按Vl電壓位準開始)。
圖8亦解說負向鋸齒波電壓產生器152(其具有與正向鋸齒波電壓產生器150類似的電路組態)之電路圖。圖8之負向或下降鋸齒波產生電路152作為一減小電壓鋸齒波產生負向或下降鋸齒波信號Vstn，其係藉由時脈信號CLK之一上升邊緣而開始且藉由時脈信號CLK之下一上升邊緣來重設。參考圖5，負向鋸齒波信號Vstn在Vh電壓處開始且下降至低電壓Vl位準。
負向鋸齒波產生電路152包括另一邊緣觸發D正反器電路260，其具有一用於接收CLK信號之時脈端子cp。D正反器260之反向Q輸出端子qn係反向耦合至D輸入端子d。D正反器電路260在圖9所示每一Tclk時間週期內CLK信號之上升邊緣處改變狀態。D正反器260之Q輸出信號與反向Q輸出信號係穿過一信號調節電路262，其防止Q輸出信號與反向Q輸出信號重疊。信號調節電路262之已調節輸出信號係耦合至負向鋸齒波產生電路152。此等信號係提供於信號線266上之指令VcmdN信號，及一反向指令VcmdNb信號。此等信號係週期各為2Tclk的相反相位實質上方波信號。VcmdN與VcmdNb信號控制負向鋸齒波產生電路152之運 作。
負向鋸齒波產生電路152包括一第三CMOS反相器，其係由一第三PMOS上拉電晶體270與一第三下拉NMOS電晶體272形成。第三PMOS上拉電晶體270具有一耦合至輸入端子274(其接收Vh參考電壓)之源極端子。電晶體270與272之閘極端子係耦合在一起。電晶體270與272之汲極端子皆耦合至節點276。第三鋸齒波電容器278係耦合在節點276與接地端子280a之間。第三下拉NMOS電晶體272之源極端子係耦合至一端子282，在端子282處提供來自圖2之電荷幫浦114之IregN電流。電晶體270與272之閘極端子係耦合至一第三閘極節點284(其在信號線266上接收指令VcmdN信號)。
負向鋸齒波產生電路152亦包括一第四CMOS反相器，其係由一第四PMOS上拉電晶體290與一第四下拉NMOS電晶體292形成。第四PMOS上拉電晶體290具有一亦耦合至輸入端子274(其接收Vh參考電壓)之源極端子。電晶體290與292之閘極端子與汲極端子係耦合在一起。電晶體290與292之汲極端子皆耦合至節點294。第四鋸齒波電容器296係耦合在節點294與接地端子280b之間。第四下拉NMOS電晶體292之源極端子係耦合至端子282，在端子282處提供IregN電流。電晶體290與292之閘極端子係耦合至一第四閘極節點298(其在信號線264上接收指令VcmdNb信號)。
一第三NMOS耦合電晶體300係耦合在節點276與Vstn信號輸出節點302之間。第三NMOS耦合電晶體300之閘極端 子係耦合至第三閘極節點284(其在信號線266上接收指令VcmdN信號)。同樣地，一第四NMOS耦合電晶體304係耦合在節點294與Vstn信號輸出節點302之間。第四NMOS耦合電晶體304之閘極端子係耦合至第四閘極節點298(其在信號線264上接收指令VcmdNb信號)。
運作中，負向鋸齒波產生器電路152具有從信號調節電路262相位交替所提供之相反相位時序指令信號VcmdN與VcmdNb。此等信號未顯示在圖9中且係類似於圖9之VcmdP與VcmdPb信號。負向鋸齒波信號產生器152在端子282處接收來自圖2之電荷幫浦116之電流信號IregN。負向鋸齒波信號產生器152交替引導回授電流信號IregN以交替使鋸齒波電容器278、296之一放電，同時將鋸齒波電容器278、296之另一個充電至端子274處之Vh電壓位準。
信號線264上之指令VcmdNb信號之高位準開啟第四NMOS下拉電晶體292以將第四鋸齒波電容器296耦合至端子282處之IregN電流以使第四鋸齒波電容器從Vh參考電壓位準放電。
信號線264上之VcmdNb信號之高位準亦開啟第四NMOS耦合電晶體304以將節點294與鋸齒波電容器296耦合至Vstn輸出端子302。線266上之VcmdN信號之對應低位準開啟第三上拉PMOS電晶體270以將端子274處之Vh參考電壓耦合至節點276以將第三鋸齒波電容器278充電至Vh參考電壓位準。
或者，信號線266上之VcmdN信號之高位準開啟第三 NMOS下拉電晶體272，以將第三鋸齒波電容器278耦合至端子282處之IregN電流，以使第三鋸齒波電容器從Vh電壓位準放電。
信號線266上之VcmdN信號之高位準亦開啟第三NMOS耦合電晶體300，以將節點276耦合至Vstn輸出端子302。線264上之VcmdNb信號之對應低位準開啟第四上拉PMOS電晶體290，其將端子274處之Vh電壓耦合至第四鋸齒波電容器296。
圖9解說端子302處之下降鋸齒波信號Vstn開始從Vh參考電壓位準朝Vl位準下降。
圖10係一狀態轉換圖400，其說明圖2之相位頻率比較器(PFC)110之運作。圖11係一時序圖，其解說用於圖10之相位頻率比較器之各種信號。PFC 110之狀態機具有3個狀態：一RESET(重設)狀態402、一UP(向上)狀態404及一DOWN(向下)狀態406。UP狀態404將來自PFC 110之UP輸出信號提供給電荷幫浦電路114，以增加IregP電流與IregN電流之幅度。DOWN狀態406將來自PFC 110之DOWN輸出信號提供給電荷幫浦電路116，以減小IregP電流與IregN電流之幅度。RESET狀態使IregP電流與IregN電流保持與先前所引導之值相同。
相位頻率比較器(PFC)110在CLK信號之上升邊緣處或電壓比較器108之輸出信號Vcmp之下降邊緣處，從DOWN狀態406變為RESET狀態402。相位頻率比較器(PFC)110在CLK信號之上升邊緣處或電壓比較器108之輸出信號Vcmp 之上升邊緣處，從UP狀態404變為RESET狀態402。相位頻率比較器(PFC)110在CLK之下降邊緣處，同時Vcmp處於高或1狀態時，從RESET狀態402變為DOWN狀態406。相位頻率比較器(PFC)110在CLK信號之下降邊緣處，同時Vcmp處於低或0狀態時，從RESET狀態402變為UP狀態404。
圖11解說鋸齒波信號產生器系統100之一初始啟動範例。正向鋸齒波信號Vstp之輸出電壓之初始幅度從Vl或Vlow開始，且最終達到Vh或Vhigh之峰值幅度。同樣地，負向鋸齒波信號Vstp之輸出電壓之初始幅度從Vh或Vhigh開始，且最終達到Vl或Vlow之最小幅度。在CLK信號之正向轉換中重設鋸齒波輸出信號。當正向鋸齒波產生器150之Vstp輸出電壓超過負向鋸齒波產生器152之Vstn時，比較器108之輸出電壓變為高。
圖11亦解說相位頻率比較器PFC電路110之PFC狀態。在CLK信號之上升邊緣處出現一第一RESET狀態420。當CLK具有一下降邊緣且Vcmp亦為低或0伏特時，出現一第一UP狀態422。Vcmp變為高且保持高直到CLK信號之下一下降邊緣為止出現第二RESET狀態424。另一UP狀態出現在CLK信號之一上升邊緣處。Vcmp變為高時出現一RESET。
圖12解說一用於圖2之雙電荷幫浦114中之電荷幫浦電路450。電荷幫浦電路450提供用於控制正向鋸齒波產生器150之幅度的IregP回授電流。電荷幫浦電路450亦提供用於控制負向鋸齒波產生器152之幅度的IregN回授電流。電流 IregP與IregN兩者具有具相同絕對值之幅度。IregP係一來源電流而IregN係一汲入電流。
電荷幫浦電路450包括一第一恆定電流來源452，其係耦合至一Vdd電壓來源以透過一UP開關454(若關閉的話)將一Iref電流提供給一電容器參考節點456，至接地端子460a之參考電容器458係耦合至該電容器參考節點456。UP開關454係對一UP信號作出回應而關閉以將Iref電流提供給電容器參考節點456以採用Iref恆定電流為參考電容器458充電。恆定電流槽470係耦合至一接地端子460b且透過一DOWN開關472而耦合至電容器參考節點456。DOWN開關472係對一DOWN信號作出回應而關閉以自電容器參考節點456汲取Iref汲入電流以採用Iref汲入電流使參考電容器458放電。參考電容器458上之電荷量決定參考節點456處之電壓。電容器參考節點456處之電壓係耦合至NMOS電晶體480之閘極端子。NMOS電晶體480之一源極端子係透過電阻器482而耦合至接地端子460c以提供一源極隨耦器電路，其使源極端子上之電壓遵循閘極端子之電壓。流經NMOS電晶體480之電流會穿過二極體連接PMOS電晶體484，其具有一起耦合至NMOS電晶體480之汲極端子的閘極端子與汲極端子。二極體連接PMOS電晶體484之源極端子係耦合至Vdd電壓來源。二極體連接PMOS電晶體484與一第二PMOS電晶體486之閘極端子係耦合在一起以形成一電流鏡電路。第二PMOS電晶體486具有一耦合至Vdd電壓來源之源極端子。第二PMOS電晶體486之汲極端子係耦合 至二極體連接NMOS電晶體490(其具有耦合在一起之汲極與閘極且具有耦合至接地端子460d之汲極)之汲極端子。流經第二PMOS電晶體486與二極體連接NMOS電晶體490之電流係相同的。PMOS電流來源電晶體488具有一耦合至Vdd電壓來源之源極。PMOS電流來源電晶體488之閘極係耦合至第二PMOS電晶體486與二極體連接PMOS電晶體484之閘極以提供一電流鏡電路。PMOS電流來源電晶體488提供一來源電流IregP，其遵循電容器參考節點456處之電壓。
電流槽NMOS電晶體492之源極係耦合至接地端子460e。電流槽電晶體492之閘極係耦合至二極體連接NMOS電晶體490之閘極與汲極端子以提供一電流鏡電路。NMOS電流槽電晶體492提供一汲入電流IregN，其亦遵循電容器參考節點456處之電壓。來源電流IregP與汲入電流IregN具有相同絕對值。
在一"UP"序列(即UP＝1且DOWN＝0)期間，藉由Iref電流來源452為參考電容器458充電。此增加橫跨參考電容器458之電壓。NMOS電晶體480與電阻器482係用作一電壓至電流轉換器。隨著參考電容器458上之電壓增加，流經NMOS電晶體480之電流增加且透過PMOS電晶體484、488而鏡射以提供一已增加來源電流IregP。流經NMOS電晶體480之已增加電流亦鏡射至PMOS電晶體486且透過NMOS電晶體490、492而鏡射以提供一已增加汲入電流IregN。
在一"DOWN"序列(即UP＝0且DOWN＝1)期間，透過Iref 電流槽470使參考電容器458放電以使橫跨參考電容器458之電壓減小。隨著參考電容器458上之電壓減小，流經NMOS電晶體480之電流減小。透過PMOS電晶體484、488鏡射已減小電流以產生已減小來源電流IregP。同樣地提供一已減小汲入電流IregN。
當UP與DOWN信號不為主動以關閉UP開關454或DOWN開關472時，儲存於參考電容器458上之電壓使用於回授迴路之已調準輸出電流IregP與IregN維持不變位準。調準電流IregP與IregN係用於其個別回授迴路中以調整其個別鋸齒波產生器之振幅。此提供鋸齒波電壓之幅度之良好準確度且減小製造程序變化所造成的電阻與電容器值之變化效應。雙鋸齒波產生器系統100係以2個相匹配鋸齒波信號(其絕對幅度係相匹配的)之產生為基礎。正向鋸齒波信號之開始電壓係Vl參考電壓。負向鋸齒波信號之開始電壓係Vh參考電壓。正向鋸齒波信號Vstp係受回授電流IregP控制且從Vl參考值開始。負向鋸齒波信號Vstn係受回授電流IregN控制且從Vh參考值開始。Vstp與Vstn信號之幅度係受雙電荷幫浦電路114所提供之兩電流調準迴路控制。比較器108比較Vstp與Vstn信號之幅度。相位頻率比較器110將比較器108之輸出Vcmp與參考CLK信號之下降邊緣作比較。各CLK週期期間，相位頻率比較器110控制產生IregP與IregN電流回授信號之電荷幫浦電路114以獲得一所需鋸齒波幅度。回授電流IregP與IregN穩定時調準系統。對於很準確系統需要，藉由改變參考CLK信號之工作循環來獲 得最後幅度調整。
參考圖13，藉由關係DC＝Th/TClk來說明時脈CLK信號之工作循環與鋸齒波信號Vstp及Vstn之幅度間之關係，其中DC係工作循環，Th係CLK信號為高之時間，而TClk係Clk信號之週期。Vstp係線性時間函數，其可寫成：Vstp(t)＝K x t＋Vl，其中t係時間變數，而K係鋸齒波信號之斜率，Vl係低電壓參考電壓，而Vh係高電壓參考電壓。
參考圖13：K＝{[(Vh＋Vl)/2]－Vl}/Th；及K＝[(Vh－Vl)/2]/Th。
因此，Vstp(t)＝{[(Vh－Vl)/2]/Th}x t＋Vl。
將Vstp(t)表示成工作循環DC之函數且Th＝DC x TClk)，Vstp(t)＝{[(Vh－Vl)/2]/(DC*Tclk)}x Tclk＋Vl。
與Vstp在時間Tclk處之幅度(VM)關聯的最後表達式係：Vstp(Tclk)＝{[(Vh－Vl)/2]/(DC x Tclk)}x Tclk＋Vl
VM＝Vstp(Tclk)－Vl＝(Vh－Vl)/(2xDC)
一第一範例係Vl等於1.1伏特，Vh等於1.3伏特，而DC等於0.5。在此情況下，VM等於(0.2/1)(其等於0.2伏特)。
一第二範例係Vl等於1.1伏特，Vh等於1.3伏特，而DC等於0.4。在此情況下，VM等於0.2/(2 x 0.4)(其等於0.25伏特)。
此解說藉由改變時脈CLK信號之工作循環來改變鋸齒波幅度。
上文中已基於解說及說明的目的提出本發明特定具體實施例的說明。該等說明並非意欲包攬無遺或將本發明限制為所揭示之精確形式，而且顯然可按照以上教導進行許多修改及變化。選擇及說明該等具體實施例以便最好地說明本發明的原理與其實際應用，因而使熟習此項技術者能夠最好地利用本發明以及具有各種適合預期特定使用之修改的各種具體實施例。期望本發明之範疇藉由於此所附之申請專利範圍及其等效者來定義。
100‧‧‧雙鋸齒波信號產生器系統
102‧‧‧電壓參考電路
104‧‧‧電壓參考電路
106‧‧‧雙鋸齒波信號產生器
108‧‧‧電壓比較器
110‧‧‧相位頻率比較器
112‧‧‧參考時脈電路
114‧‧‧雙電荷幫浦電路
116、118‧‧‧信號線
120‧‧‧電壓參考電路
122‧‧‧運算放大器
124‧‧‧NMOS電晶體
126‧‧‧Vh節點
128‧‧‧電阻器
130‧‧‧節點
132‧‧‧電阻器
134‧‧‧Vl節點
136‧‧‧電阻器
138‧‧‧接地/0伏特參考端子
150、152‧‧‧鋸齒波電壓產生器/產生電路
160‧‧‧邊緣觸發D正反器電路
162‧‧‧信號調節電路
164、166‧‧‧信號線
170‧‧‧第一PMOS上拉電晶體
172‧‧‧第一下拉NMOS電晶體
174‧‧‧輸入端子
176‧‧‧節點
178‧‧‧第一鋸齒波電容器
180a、180b‧‧‧接地端子
182‧‧‧端子
184‧‧‧第一閘極節點
190‧‧‧第二PMOS上拉電晶體
192‧‧‧第二下拉NMOS電晶體
194‧‧‧節點
196‧‧‧第二鋸齒波電容器
198‧‧‧第二閘極節點
200‧‧‧第一NMOS耦合電晶體
202‧‧‧Vstp信號輸出節點/輸出端子
204‧‧‧第二NMOS耦合電晶體
260‧‧‧邊緣觸發D正反器電路
262‧‧‧信號調節電路
264、266‧‧‧信號線
270‧‧‧第三PMOS上拉電晶體
272‧‧‧第三下拉NMOS電晶體
274‧‧‧輸入端子
276‧‧‧節點
278‧‧‧第三鋸齒波電容器
280a、280b‧‧‧接地端子
282‧‧‧端子
284‧‧‧第三閘極節點
290‧‧‧第四PMOS上拉電晶體
292‧‧‧第四下拉NMOS電晶體
294‧‧‧節點
296‧‧‧第四鋸齒波電容器
298‧‧‧第四閘極節點
300‧‧‧第三NMOS耦合電晶體
302‧‧‧Vstn信號輸出節點/輸出端子
304‧‧‧第四NMOS耦合電晶體
450‧‧‧電荷幫浦電路
452‧‧‧第一恆定電流來源
454‧‧‧UP開關
456‧‧‧電容器參考節點
458‧‧‧參考電容器
460a、460b、460c、460d、460e‧‧‧接地端子
470‧‧‧恆定電流槽
472‧‧‧DOWN開關
480‧‧‧NMOS電晶體
482‧‧‧電阻器
484‧‧‧二極體連接PMOS電晶體
486‧‧‧第二PMOS電晶體
488‧‧‧PMOS電流來源電晶體
490‧‧‧二極體連接NMOS電晶體
492‧‧‧電流槽NMOS電晶體
cp‧‧‧時脈端子
d‧‧‧D輸入端子
qn‧‧‧反向Q輸出端子
併入並且構成此說明書之一部分的附圖，解說本發明之數個具體實施例，並且與說明一起用以說明本發明之原理：圖1係一鋸齒波信號之波形。
圖2係依據本發明之一差分式振幅控制鋸齒波產生器之方塊圖。
圖3係一波形圖，其顯示一帶隙參考電壓Vbg。
圖4係一波形圖，其顯示用於圖2之差分式振幅控制鋸齒波產生器之高電壓Vh位準與低電壓Vl位準之電壓參考位準。
圖5係一波形圖，其顯示用於圖2之差分式振幅控制鋸齒波產生器之一正向鋸齒波電壓波形Vstp。
圖6係一波形圖，其顯示用於圖2之差分式振幅控制鋸齒波產生器之一負向鋸齒波電壓波形Vstn。
圖7係一電壓參考組塊之電路圖，該電壓參考組塊從帶 隙參考電壓提供用於圖2之差分式振幅控制鋸齒波產生器之高電壓Vh位準與低電壓Vl。
圖8係用於圖2之差分式振幅控制鋸齒波產生器之兩鋸齒波電壓產生器之電路圖。
圖9係一時序圖，其顯示用於圖7之兩鋸齒波電壓產生器之各種電壓波形。
圖10係用於圖2之差分式振幅控制鋸齒波產生器之一相位頻率比較器的狀態轉換圖。
圖11係一時序圖，其解說用於圖10之相位頻率比較器之各種信號。
圖12係用於圖2之差分式振幅控制鋸齒波產生器之一電荷幫浦的電路圖。
圖13係一時序圖，其顯示一具有工作循環Th與週期TClk之CLK信號。
100‧‧‧雙鋸齒波信號產生器系統
102‧‧‧電壓參考電路
104‧‧‧電壓參考電路
106‧‧‧雙鋸齒波信號產生器
108‧‧‧電壓比較器
110‧‧‧相位頻率比較器
112‧‧‧參考時脈電路
114‧‧‧雙電荷幫浦電路
116、118‧‧‧信號線

Claims (18)

  1. 一種雙差分式鋸齒波信號產生器，其包含：一第一鋸齒波電壓產生器，其經組態以提供一正向鋸齒波輸出信號；一第二鋸齒波電壓產生器，其經組態以提供一負向鋸齒波輸出信號；一比較器，其係耦合至該等第一與第二鋸齒波電壓產生器，且經組態以比較該正向鋸齒波輸出信號與該負向鋸齒波輸出信號，並提供一比較器輸出信號；一電荷幫浦，其係耦合至該等第一與第二鋸齒波電壓產生器，且經組態以為該等第一與第二鋸齒波電壓產生器提供回授控制；及一相位頻率比較器，其係耦合至該比較器與該電荷幫浦，且經組態以為該電荷幫浦提供控制信號。
  2. 如請求項1之雙差分式鋸齒波信號產生器，其中該電荷幫浦係經進一步組態以提供：一回授控制來源電流給該第一鋸齒波產生器，以控制該正向鋸齒波輸出信號之幅度；及一回授控制汲入電流給該第二鋸齒波產生器，以控制該負向鋸齒波輸出信號一幅度。
  3. 如請求項2之雙差分式鋸齒波信號產生器，其中該回授控制來源電流之該幅度與該回授控制汲入電流之該幅度具有類似之絕對值。
  4. 如請求項2之雙差分式鋸齒波信號產生器，進一步包含 一狀態機，該狀態機經組態以對該比較器輸出信號及一時脈信號作出回應，並提供一用以增加該回授控制來源電流與該回授控制汲入電流之UP信號及一用以減小該回授控制來源電流與該回授控制汲入電流之DOWN信號。
  5. 如請求項2之雙差分式鋸齒波信號產生器，進一步包含：一第一電容器，其經組態以使用來自一低電壓參考之該回授控制來源電流進行充電；及一第二電容器，其經組態以使用來自一高電壓參考之該回授控制汲入電流進行放電。
  6. 如請求項4之雙差分式鋸齒波信號產生器，進一步包含一耦合至該第一鋸齒波電壓產生器之第三電容器及一耦合至該第二鋸齒波電壓產生器之第四電容器，且經組態使得該等第一與第三電容器及該等第二與第四電容器係分別交替進行充電與放電，以提供該正向鋸齒波輸出信號與該負向鋸齒波輸出信號。
  7. 如請求項1之雙差分式鋸齒波信號產生器，其中該相位頻率比較器經組態以提供控制信號，以使該回授控制之幅度增加或減小。
  8. 如請求項1之雙差分式鋸齒波信號產生器，進一步包含各由一帶隙電壓參考來源導出之一高電壓參考與一低電壓參考。
  9. 一種雙輸出差分式鋸齒波產生器，其包含：一第一雙電容器電壓產生器電路，其經組態以提供一 正向鋸齒波輸出信號；一第二雙電容器電壓產生器電路，其經組態以提供一負向鋸齒波輸出信號；一比較器電路，其經組態以比較該正向鋸齒波輸出信號與該負向鋸齒波輸出信號，並提供一比較器輸出信號；一雙電荷幫浦，其經組態以為該等第一與第二雙電容器電壓產生器電路提供回授控制；及一相位頻率比較器，其係耦合至該比較器與該雙電荷幫浦，且經組態以控制該雙電荷幫浦。
  10. 如請求項9之雙輸出差分式鋸齒波產生器，其中該相位頻率比較器經進一步組態以為該第一雙電容器電壓產生器電路提供一回授來源電流，以控制該正向鋸齒波輸出信號之幅度，且進一步為該第二雙電容器電壓產生器電路提供一回授汲入電流，以控制該負向鋸齒波輸出信號之幅度。
  11. 如請求項10之雙輸出差分式鋸齒波產生器，其中該回授來源電流與該回授汲入電流具有類似幅度之絕對值。
  12. 如請求項10之雙輸出差分式鋸齒波產生器，其中：該第一雙電容器電壓產生器電路進一步包含一第一正向鋸齒波電容器與一第二正向鋸齒波電容器，其係採用該回授來源電流交替地進行充電；及該第二雙電容器電壓產生器電路包括一第一負向鋸齒波電容器與一第二負向鋸齒波電容器，其係採用該回授 汲入電流交替地進行放電。
  13. 如請求項9之雙輸出差分式鋸齒波產生器，其中各正向鋸齒波輸出信號經組態以重設為一低參考電壓位準，且各負向鋸齒波輸出信號經組態以重設為一高參考電壓位準。
  14. 如請求項13之雙輸出差分式鋸齒波產生器，其中由一帶隙電壓參考導出該等高與低參考電壓位準。
  15. 一種產生雙差分式鋸齒波信號之方法，其包含：藉由為一第一鋸齒波電壓產生器中之一電容器充電，控制一第一鋸齒波輸出信號之振幅；藉由為一第二鋸齒波電壓產生器中之一電容器充電，控制一第二鋸齒波輸出信號之振幅；比較該等第一與第二鋸齒波輸出信號，並產生一比較器輸出信號；自一雙電荷幫浦產生一至該等第一與第二鋸齒波產生器之回授信號；及採用該比較器輸出信號控制該雙電荷幫浦。
  16. 如請求項15之方法，進一步包含：自該雙電荷幫浦產生一至該第一鋸齒波產生器以控制該第一鋸齒波輸出信號之幅度的回授來源電流；及自該雙電荷幫浦產生一至該第二鋸齒波產生器以控制該第二鋸齒波輸出信號之幅度的回授汲入電流。
  17. 如請求項16之方法，進一步包含確保該回授來源電流與該回授汲入電流具有類似幅度之絕對值。
  18. 如請求項15之方法，進一步包含藉由改變一進入時脈信號之一工作循環來調整該等第一與第二鋸齒波信號之振幅。
TW97101741A 2007-01-17 2008-01-16 差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法 TWI470932B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/624,139 US7336110B1 (en) 2007-01-17 2007-01-17 Differential amplitude controlled sawtooth generator

Publications (2)

Publication Number Publication Date
TW200845588A TW200845588A (en) 2008-11-16
TWI470932B true TWI470932B (zh) 2015-01-21

Family

ID=39103644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97101741A TWI470932B (zh) 2007-01-17 2008-01-16 差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法

Country Status (5)

Country Link
US (2) US7336110B1 (zh)
CN (1) CN101584117B (zh)
DE (1) DE112008000205T5 (zh)
TW (1) TWI470932B (zh)
WO (1) WO2008089269A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336110B1 (en) 2007-01-17 2008-02-26 Atmel Corporation Differential amplitude controlled sawtooth generator
US7671642B2 (en) * 2006-12-13 2010-03-02 Atmel Corporation Amplitude controlled sawtooth generator
WO2009090448A2 (en) * 2008-01-15 2009-07-23 Atmel Corporation Proportional phase comparator and method for phase-aligning digital signals
IT1393759B1 (it) * 2008-07-28 2012-05-08 Stmicroelectronics Rousset Dispositivo di programmazione di una cella di memoria pcm con scarica di capacita' e metodo per la programmazione di una cella di memoria pcm
CN102119487B (zh) * 2008-08-07 2013-09-04 松下电器产业株式会社 基准频率生成电路、半导体集成电路和电子设备
CN101764517B (zh) * 2010-02-11 2012-05-23 浪潮(北京)电子信息产业有限公司 一种基于单输入的正负双电源***
CN103856186B (zh) * 2012-12-05 2016-12-21 戴泺格集成电路（天津）有限公司 占空比调节电路和调节方法
JP2015097353A (ja) * 2013-11-15 2015-05-21 株式会社東芝 Ａｄ変換回路及び固体撮像装置
CN104796171B (zh) * 2015-03-25 2018-09-11 广东拓思软件科学园有限公司 一种应用于soi cmos射频开关的控制电路
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
US10218274B1 (en) * 2017-12-22 2019-02-26 Nxp B.V. System and method for generating a ripple voltage for a ripple based constant-on-time DC-DC converter
US10601408B2 (en) * 2018-04-13 2020-03-24 Texas Instruments Incorporated Low frequency oscillator with ultra-low short circuit current
CN108809275B (zh) * 2018-08-30 2023-08-01 上海艾为电子技术股份有限公司 信号产生电路和直流变换器
CN108880211A (zh) * 2018-08-31 2018-11-23 上海艾为电子技术股份有限公司 一种锯齿波产生器、dc-dc变换器及电子设备
CN111464155B (zh) * 2020-03-23 2023-04-28 科华数据股份有限公司 锯齿波产生电路
CN115459747B (zh) * 2022-08-12 2023-09-01 北京伽略电子股份有限公司 一种带有相位检测的锯齿波产生电路及其控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002992A (en) * 1975-09-22 1977-01-11 Applied Power Australia Limited Amplitude control for sawtooth wave form
US4047052A (en) * 1975-03-17 1977-09-06 Siemens Aktiengesellschaft Circuit arrangement for regulating the amplitude of a sawtooth generator
US4775811A (en) * 1984-04-03 1988-10-04 Pioneer Electronic Corporation Phase comparator
US6552622B1 (en) * 2000-08-14 2003-04-22 William Brandes Shearon Oscillator having reduced sensitivity to supply voltage changes
US6791405B2 (en) * 2002-03-28 2004-09-14 Yamaha Corporation Triangular wave generating circuit used in a Class-D amplifier
US20050050406A1 (en) * 2003-08-28 2005-03-03 Tse-Hsiang Hsu Detector for detecting information carried by a signal having a sawtooth-like shape
US20050088212A1 (en) * 2003-10-28 2005-04-28 Intersil Americas Inc. Startup circuit for a DC-DC converter

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041405A (en) * 1976-08-13 1977-08-09 General Electric Company Sawtooth waveform generator
US4284906A (en) 1979-10-03 1981-08-18 The United States Of America As Represented By The Secretary Of The Navy Constant amplitude variable frequency synchronized linear ramp generator
US5121085A (en) * 1991-06-28 1992-06-09 Digital Equipment Corporation Dual-charge-pump bandwidth-switched phase-locked loop
US5502419A (en) 1992-06-05 1996-03-26 Canon Kabushiki Kaisha Pulse width modulation signal generation and triangular wave signal generator for the same
US5394020A (en) 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
US5502410A (en) 1994-03-14 1996-03-26 Motorola, Inc. Circuit for providing a voltage ramp signal
US5574392A (en) * 1995-04-25 1996-11-12 Analog Devices, Inc. Asymmetrical ramp generator system
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
IT1295950B1 (it) 1997-11-06 1999-05-28 Cselt Centro Studi Lab Telecom Circuito ad aggancio di fase.
JP4407031B2 (ja) * 2000-09-21 2010-02-03 ソニー株式会社 位相同期ループ回路および遅延同期ループ回路
TW574782B (en) 2002-04-30 2004-02-01 Realtek Semiconductor Corp Fast start-up low-voltage bandgap voltage reference circuit
JP3991863B2 (ja) 2002-12-27 2007-10-17 セイコーエプソン株式会社 ノコギリ波発生装置
US6900672B2 (en) * 2003-03-28 2005-05-31 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
EP1473861B1 (en) * 2003-04-28 2006-12-13 ACCENT S.p.A. A spread-spectrum clock signal generator
US6885331B2 (en) 2003-09-15 2005-04-26 Micron Technology, Inc. Ramp generation with capacitors
US7038509B1 (en) 2003-10-27 2006-05-02 National Semiconductor Corporation Method and system for providing a phase-locked loop with reduced spurious tones
US7088962B2 (en) 2003-12-04 2006-08-08 Broadcom Corporation On-chip loop filter for a PLL
US7312645B1 (en) 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
US6989718B2 (en) 2004-01-20 2006-01-24 Infineon Technologies Ag Circuit and method for phase locked loop charge pump biasing
US7256623B2 (en) * 2004-03-15 2007-08-14 Intersil Americas Inc. Frequency programmable feed-forward oscillator and triangle wave generator
GB2421376B (en) 2004-12-15 2007-01-10 Micron Technology Inc Ramp generators for imager analog-to-digital converters
JP2006197308A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp クロック生成方法とクロック生成回路
US7368959B1 (en) * 2005-09-28 2008-05-06 Intersil Americas Inc. Voltage regulator with synchronized phase shift
US7336110B1 (en) 2007-01-17 2008-02-26 Atmel Corporation Differential amplitude controlled sawtooth generator
US7671642B2 (en) 2006-12-13 2010-03-02 Atmel Corporation Amplitude controlled sawtooth generator
US7391242B1 (en) * 2007-04-07 2008-06-24 Ball Newton E Sawtooth waveform generator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047052A (en) * 1975-03-17 1977-09-06 Siemens Aktiengesellschaft Circuit arrangement for regulating the amplitude of a sawtooth generator
US4002992A (en) * 1975-09-22 1977-01-11 Applied Power Australia Limited Amplitude control for sawtooth wave form
US4775811A (en) * 1984-04-03 1988-10-04 Pioneer Electronic Corporation Phase comparator
US6552622B1 (en) * 2000-08-14 2003-04-22 William Brandes Shearon Oscillator having reduced sensitivity to supply voltage changes
US6791405B2 (en) * 2002-03-28 2004-09-14 Yamaha Corporation Triangular wave generating circuit used in a Class-D amplifier
US20050050406A1 (en) * 2003-08-28 2005-03-03 Tse-Hsiang Hsu Detector for detecting information carried by a signal having a sawtooth-like shape
US20050088212A1 (en) * 2003-10-28 2005-04-28 Intersil Americas Inc. Startup circuit for a DC-DC converter

Also Published As

Publication number Publication date
US20080174346A1 (en) 2008-07-24
US7800419B2 (en) 2010-09-21
CN101584117B (zh) 2011-09-07
WO2008089269A3 (en) 2008-12-31
DE112008000205T5 (de) 2010-01-07
TW200845588A (en) 2008-11-16
CN101584117A (zh) 2009-11-18
WO2008089269A2 (en) 2008-07-24
US7336110B1 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
TWI470932B (zh) 差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法
US6169433B1 (en) Method and apparatus using feedback to generate a ramped voltage with controlled maximum amplitude
US7345464B2 (en) PWM power supply controller having multiple PWM signal assertions and method therefor
JP5280449B2 (ja) 基準周波数生成回路、半導体集積回路、電子機器
US7902909B2 (en) Charge pump circuit
US7671642B2 (en) Amplitude controlled sawtooth generator
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
US6339349B1 (en) Method and circuit for comparator-less generation of ramped voltage having controlled maximum amplitude
US7746129B2 (en) Ultra low power servo-controlled single clock ramp generator with amplitude independent to clock frequency
US20130049832A1 (en) Clock generator with duty cycle control and method
TW202029640A (zh) 二倍頻裝置及方法
US10833665B2 (en) Phase error correction for clock signals
CN106933296B (zh) 振荡电路
US8907705B2 (en) Fully integrated circuit for generating a ramp signal
US7126434B2 (en) Oscillator circuit for semiconductor device
US6853258B2 (en) Stable oscillator
US10418896B2 (en) Switching regulator including an offset enabled comparison circuit
TWI436593B (zh) 具有前饋補償的高精密度振盪器系統及其方法
US9531355B1 (en) Clock phase shift circuit
KR102081394B1 (ko) 반도체 장치
US9621022B1 (en) Method and apparatus for generating complementary signals
JP5601176B2 (ja) スイッチングレギュレータ
JP2023142121A (ja) スイッチングレギュレータ制御回路
JP2001127592A (ja) 発振回路
CN117526678A (zh) 电荷泵稳压电路和电子设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees