TWI470766B - 晶片結構、晶圓結構以及晶片製程 - Google Patents

晶片結構、晶圓結構以及晶片製程 Download PDF

Info

Publication number
TWI470766B
TWI470766B TW98107682A TW98107682A TWI470766B TW I470766 B TWI470766 B TW I470766B TW 98107682 A TW98107682 A TW 98107682A TW 98107682 A TW98107682 A TW 98107682A TW I470766 B TWI470766 B TW I470766B
Authority
TW
Taiwan
Prior art keywords
wafer
stress buffer
substrate
conductive
buffer layer
Prior art date
Application number
TW98107682A
Other languages
English (en)
Other versions
TW201034162A (en
Inventor
Sheng Yang Peng
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW98107682A priority Critical patent/TWI470766B/zh
Priority to US12/703,488 priority patent/US8501579B2/en
Publication of TW201034162A publication Critical patent/TW201034162A/zh
Priority to US13/932,712 priority patent/US20130292803A1/en
Application granted granted Critical
Publication of TWI470766B publication Critical patent/TWI470766B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

晶片結構、晶圓結構以及晶片製程
本發明是有關於一種半導體結構以及半導體製程，特別是有關於一種晶片結構、晶圓結構以及晶片製程。
經過半導體積體電路製程所製作出之晶圓在進行切割作業前，通常先對晶圓進行一薄化製程來使晶圓的厚度變小。在晶圓經過薄化製程後，晶圓的面積與厚度比變大，所以在後續取放晶圓、機台運送晶圓及晶圓切割作業的過程中，容易發生晶圓破片的情形，因此薄化後的晶圓需黏合於一載具上以藉由此載具來支撐，並有利於後續製程。然而，晶圓切割後仍需從載具上卸除，而卸除的過程中與卸除後，也容易發生晶片破片的情形。
本發明提供一種晶片結構，其具有一應力緩衝層。
本發明提供一種晶圓結構，其具有一應力緩衝層，用以作為薄化後基底的支撐結構，並於切割作業時可作為防止晶圓破片或崩裂延伸的結構。
本發明提供一種晶片製程，用以製造出同時具有導電貫孔與應力緩衝環的晶片單元。
本發明提出一種晶片結構，其包括一基底以及一應力緩衝層。基底具有一第一表面與一相對於第一表面的第二表面。應力緩衝層配置於基底的周圍，且應力緩衝層至少位於基底的第一表面與第二表面其中之一。
本發明提出一種晶圓結構，其包括一基底以及一應力緩衝層。基底具有一第一表面、一相對於第一表面的第二表面及多條將基底分隔成多個晶片單元的切割道。應力緩衝層配置於這些切割道上，且環繞每一晶片單元的周圍，應力緩衝層至少位於基底的第一表面與第二表面其中之一。
本發明提出一種晶片製程。首先，提供一晶圓。晶圓具有彼此相對的一第一表面與一第二表面。接著，於晶圓的第一表面形成多個盲孔。形成一絕緣層與一覆蓋絕緣層的電鍍種子層於第一表面與這些盲孔的孔壁內。形成一圖案化罩幕於第一表面上方的電鍍種子層上。之後，以電鍍的方式形成一導電材料於這些盲孔內以形成多個導電盲孔，以及於第一表面上方的部份電鍍種子層上形成多個應力緩衝環，其中這些導電盲孔分別位於這些應力緩衝環內。最後，移除圖案化罩幕及圖案化罩幕下方之部份電鍍種子層。
本發明更提出一種晶片製程。首先，提供一晶圓。晶圓具有彼此相對的一第一表面與一第二表面。接著，以於晶圓的第一表面形成多個盲孔。形成一電鍍種子層於第一表面上與這些盲孔的孔壁內。形成一第一圖案化罩幕於第一表面上方的電鍍種子層上。以電鍍的方式形成一導電材料於這些盲孔內以形成多個導電盲孔。移除第一圖案化罩幕以及第一圖案化罩幕下方的部份電鍍種子層。形成一第二圖案化罩幕於晶圓的第一表面上。之後，以第二圖案化罩幕為蝕刻罩幕蝕刻第一表面，以形成多個絕緣環區與多個應力緩衝環區，其中這些絕緣環區分別暴露出這些導電盲孔的側壁，且這些絕緣環區分別位於這些應力緩衝環區內。最後，配置一絕緣材料於這些絕緣環區內與這些應力緩衝環區內，以形成多個絕緣環與多個應力緩衝環。
基於上述，由於本發明之晶圓結構具有一應力緩衝層，因此進行一薄化製程後，此應力緩衝層不但可作為一支撐結構，以防止薄化後之晶圓結構於取放以及機台運送的過程中發生破片的情形外，對晶圓結構進行切割作業而分割成多個晶片結構時，應力緩衝層亦可防止晶圓破片或崩裂延伸至相鄰切割道兩側之晶片區域內，可提高切割良率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種晶圓結構的剖面示意圖，圖1B為圖1A之晶圓結構的俯視示意圖與部份放大示意圖，圖1C為切割圖1A之晶圓結構所形成的一晶片結構的俯視示意圖。請先同時參考圖1A與圖1B，在本實施例中，晶圓結構100a包括一基底110以及一應力緩衝層120a。
詳細而言，基底110具有一第一表面112、一相對於第一表面112的第二表面114及多條將基底110分隔成多個晶片區域C的切割道116，其中切割道116是由一保護層(passivation layer)(未繪示)未覆蓋於基底110之第一表面112上的區域所定義，且此區域不包括保護層所暴露出的接墊區(未繪示)。
應力緩衝層120a配置於這些切割道116上，且環繞每一晶片單元C的周圍，其中應力緩衝層120a至少位於基底110的第一表面112與第二表面114其中之一。特別是，在本實施例中，應力緩衝層120a是突出於基底110之第一表面112上，且應力緩衝層120a是由多個彼此相連的應力緩衝環122所構成的一網格狀圖案，其中這些應力緩衝環122為一體成形，且基底110的第一表面112為一主動面。應力緩衝層120a的材質包括金屬、玻璃或高分子材料，其中金屬較佳者為銅。
當然，於其他未繪示的實施例中，應力緩衝層120a亦可由多個單獨存在的應力緩衝環122所構成，且這些應力緩衝環122分別環繞這些晶片單元C，因此，圖1A與圖1B所示的應力緩衝層120a僅為舉例說明，並非限定本發明。
由於本實施例之晶圓結構100a具有應力緩衝層120a，因此當對此晶圓結構100a進行一薄化製程而使晶圓結構100a整體的厚度變薄後，應力緩衝層120a可作為一支撐結構，以防止薄化後之晶圓結構100a於取放以及機台運送的過程中發生破片的情形。此外，請同時參考圖1B與圖1C，當刀具(未繪示)沿著切割道116對晶圓結構100a進行切割作業而分割成多個晶片結構200時，應力緩衝層120a也可防止崩裂延伸至相鄰切割道兩側之晶片區域C內，可提高切割良率。
在此必須說明的是，在本實施例中，切割道116的寬度大於或等於應力緩衝層120a的寬度，且刀具(未繪示)的寬度小於應力緩衝層120a的寬度。換言之，當刀具沿著切割道116切割晶圓結構100a而分割成晶片結構200時，每一晶片結構200於其基底110的周圍皆包含有應力緩衝層120a。
圖2為本發明之另一實施例之一種晶圓結構的剖面示意圖。請同時參考圖1A與圖2，圖2之晶圓結構100b與圖1A之晶圓結構100a相似，其不同之處在於：圖2的晶圓結構100b之應力緩衝層120b是內埋於基底110之第一表面112上。
圖3為本發明之另一實施例之一種晶圓結構的剖面示意圖。請同時參考圖1A與圖3，圖3之晶圓結構100c與圖1A之晶圓結構100a相似，其不同之處在於：圖3的晶圓結構100c之應力緩衝層120c是突出於基底110之第二表面114上，其中第二表面114為一非主動面。
圖4為本發明之另一實施例之一種晶圓結構的剖面示意圖。請同時參考圖1A與圖4，圖2之晶圓結構100d與圖1A之晶圓結構100a相似，其不同之處在於：圖4的晶圓結構100d之應力緩衝層120d是內埋於基底110之第二表面114上，其中第二表面114為一非主動面。
圖5為本發明之另一實施例之一種晶圓結構的剖面示意圖。請同時參考圖1A與圖5，圖5之晶圓結構100e與圖1A之晶圓結構100a相似，其不同之處在於：圖5的晶圓結構100e更包括多個導電貫孔130，且第一表面112具有多個主動線路118，而這些導電貫孔130貫穿基底110的第二表面114而連接至這些主動線路118，且應力緩衝層120a位於這些主動線路118以外的區域，其中第一表面112為一主動面，第二表面114為一非主動面。換言之，本實施例為一具有主動元件的晶圓結構100e。
以上僅介紹本發明部份實施例之晶圓結構100a～100e與晶片結構200，並未介紹本發明之晶片製程。對此，以下將以兩個不同之實施例來說明晶片製程，且兩實施例中分別皆是以一已薄化後的晶圓300、500為例，並配合圖6A至圖6G與圖7A至圖7K對晶片製程進行詳細的說明。
圖6A至圖6G繪示本發明之一實施例之一種晶片製程。在此必須說明的是，為了方便說明起見，圖6E為圖6D之晶片製程的俯視示意圖與部份放大示意圖。請先參考圖6A，依照本實施例的晶片製程，首先，提供一具有彼此相對的一第一表面300a與一第二表面300b的晶圓300。
接著，請再參考圖6A，於晶圓300的第一表面300a進行一微影與非等向性蝕刻製程，以形成多個盲孔310a，並於第一表面300a與這些盲孔310a的孔壁內形成一絕緣層320與一覆蓋絕緣層320的電鍍種子層330。
接著，請參考圖6B，形成一圖案化罩幕340於晶圓300的第一表面300a上方的電鍍種子層330上，其中圖案化罩幕340未覆蓋這些盲孔310a。
接著，請參考圖6C，藉由電鍍種子層330以電鍍的方式形成一導電材料於這些盲孔310a內以形成多個導電盲孔310b，以及於晶圓300的第一表面300a上方的部份電鍍種子層330上形成多個應力緩衝環350，其中這些導電盲孔310b分別位於這些應力緩衝環350內。
接著，請同時參考6D與圖6E，移除圖案化罩幕340及圖案化罩幕340下方之部份電鍍種子層330。至此，已於晶圓300上完成突出於第一表面300a的應力緩衝環350與導電盲孔310b。
之後，請參考圖6F與圖6G，對晶圓300的第二表面300b進行一薄化製程至暴露出這些導電盲孔310b，使得這些導電盲孔310b成為多個導電貫孔310c。最後，沿著這些應力緩衝環350來切割晶圓300，以形成多個晶片單元400。
詳細而言，由於本實施例之晶圓300的第一表面300a上具有應力緩衝環350，因此當對此晶圓300進行薄化製程而使晶圓300整體的厚度變薄後，應力緩衝環350可作為一支撐結構，以防止薄化後之晶圓350於取放以及機台運送的過程中發生破片的情形。此外，當沿著應力緩衝環350對晶圓300進行切割而分割成多個晶片單元400時，應力緩衝環350也可防止晶圓300因受應力產生崩裂而延伸至相鄰之晶片單元400內，可提高切割良率。
值得一提的是，在本實施例中，晶圓300為一空白晶圓(dummy wafer)，因此其第一表面300a與第二表面300b的功能與型態實質上相同，但於其他未繪示的實施例中，當晶圓例如為一具有主動元件的晶圓(device wafer)時，其具有主動線路(包括主動元件與內連線)的表面為一主動面，且導電貫孔會連接至主動線路，應力緩衝環位於主動線路以外的區域，仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。上述主動線路與導電貫孔的相對位置可類似於圖5的主動線路118及導電貫孔130。
詳細而言，當於一具有主動元件的晶圓上完成突出於該晶圓表面的應力緩衝環與導電貫孔後，不需經過薄化製程，可直接沿著該些應力緩衝環來切割該晶圓，以形成多個具有主動元件的晶片單元。
簡言之，本實施例之晶片製程，是利用一次微影與蝕刻製程於晶圓300的第一表面300a上形成盲孔310a，然後，藉由電鍍與圖案化罩幕340形成突出於第一表面300a上的應力緩衝環350與盲孔310a內的導電盲孔310b，之後，薄化晶圓300並沿著應力緩衝環350來切割晶圓300，以形成多個晶片單元400。換言之，本實施例之每一晶片單元400皆具有導電貫孔310c與突出於第一表面300a之應力緩衝環350，且應力緩衝環350可提高晶片製程中切割晶圓300時的切割良率。
圖7A至7K圖繪示本發明之一實施例之一種晶片製程。為了方便說明起見，圖7H為圖7I之晶片製程的俯視示意圖與部份放大示意圖。請先參考圖7A，依照本實施例的晶片製程，首先，提供一具有彼此相對的一第一表面500a與一第二表面500b的晶圓500。
接著，請再參考圖7A，於晶圓500的第一表面500a進行一微影與非等向性蝕刻製程，以形成多個盲孔510a，並於第一表面500a與這些盲孔510a的孔壁內形成一電鍍種子層520。
接著，請參考圖7B，形成一第一圖案化罩幕540a於晶圓500的第一表面500a上方的電鍍種子層520上，其中第一圖案化罩幕540a未覆蓋這些盲孔510a。
接著，請參考圖7C，藉由電鍍種子層520以電鍍的方式形成一導電材料於於這些盲孔510a內以形成多個導電盲孔510b。
接著，請參考圖7D，移除第一圖案化罩幕540a以及第一圖案化罩幕540a下方的部份電鍍種子層520，以暴露出晶圓500的第一表面500a與導電盲孔510b的部份表面。
接著，請參考圖7E，形成一第二圖案化罩幕540b於晶圓500的第一表面500a上，其中第二圖案化罩幕540b未覆蓋這些導電盲孔510b。
接著，請參考圖7F，以第二圖案化罩幕540b為蝕刻罩幕蝕刻第一表面500a，以形成多個絕緣環區I與多個應力緩衝環區S，其中這些絕緣環區I分別暴露出這些導電盲孔510b的側壁，且這些絕緣環區I分別位於這些應力緩衝環區S內。之後，移除第二圖案化罩幕540b。
接著，請參考圖7G，配置一絕緣材料570於這些絕緣環區I內與這些應力緩衝環區S內。在本實施例中，絕緣材料570例如是玻璃(glass)或聚合物(polymer)。
之後，請同時參考圖7H與圖7I，移除部份絕緣材料570，使絕緣材料570與晶圓500的第一表面500a實值上切齊，以形成多個絕緣環550與多個應力緩衝環560。至此，已於晶圓500上完成內埋於第一表面500a的應力緩衝環560與導電盲孔510b。
之後，請參考圖7J與7K，對晶圓500的第二表面500b進行一薄化製程至暴露出這些導電盲孔510b，使得這些導電盲孔510b成為多個導電貫孔510c。最後，沿著這些應力緩衝環560來切割晶圓500，以形成多個晶片單元600。
詳細而言，由於本實施例之晶圓500具有內埋於第一表面500a的應力緩衝環560，因此當對此晶圓500進行薄化製程而使晶圓500整體的厚度變薄後，應力緩衝環560可作為一支撐結構，以防止薄化後之晶圓500於取放以及機台運送的過程中發生破片的情形。此外，當沿著應力緩衝環560對晶圓500進行切割而分割成多個晶片單元600時，應力緩衝環560也可防止晶圓500因受應力產生崩裂而延伸至相鄰之晶片單元600內，可提高切割良率。
值得一提的是，在本實施例中，晶圓500為一空白晶圓(dummy wafer)，因此其第一表面500a與第二表面500b的功能與型態實質上相同，但於其他未繪示的實施例中，當晶圓例如為一具有主動元件的晶圓(device wafer)時，其具有主動線路(包括主動元件與內連線)的表面為一主動面，且導電貫孔會連接至主動線路，應力緩衝環位於主動線路以外的區域，仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。上述主動線路與導電貫孔的相對位置可類似於圖5的主動線路118及導電貫孔130。
詳細而言，當於一具有主動元件的晶圓上完成內埋於該晶圓表面的應力緩衝環與導電貫孔後，不需經過薄化製程，可直接沿著該些應力緩衝環來切割該晶圓，以形成多個具有主動元件的晶片單元。
簡言之，本實施例之晶片製程，是利用二次微影與蝕刻製程分別於晶圓500的第一表面500a上形成盲孔510a、絕緣環區I以及應力緩衝環區S，並藉由電鍍與第一圖案化罩幕540a於盲孔510a內形成導電盲孔510b，之後，配置絕緣材料570於絕緣環區I以及應力緩衝環區S內而形成絕緣環550與應力緩衝環560，最後，薄化晶圓500並沿著應力緩衝環560來切割晶圓500，以形成多個晶片單元600。換言之，本實施例之每一晶片單元600皆具有導電貫孔510c與內埋於第一表面500a之應力緩衝環560，，且應力緩衝環350可提高晶片製程中切割晶圓600時的切割良率。
綜上所述，本發明之晶圓結構具有一應力緩衝層，當進行一薄化製程後，此應力緩衝層不但可作為一支撐結構，以防止薄化後之晶圓結構於取放以及機台運送的過程中發生破片的情形外，對晶圓結構進行切割作業而分割成多個晶片結構時，應力緩衝層亦可防止崩裂延伸至相鄰切割道兩側之晶片區域內，可提高切割良率。
此外，本發明之晶片製程，是先於晶圓的一表面形成突出或內埋於此表面的應力緩衝環，因此當沿著應力緩衝環來切割晶圓而形成多個晶片單元時，應力緩衝環可防止晶圓因受應力產生崩裂而延伸至相鄰之晶片單元內，可提高切割良率。故，本發明之晶片製程具有較佳的製程良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a～100e．．．晶圓結構
110．．．基底
112．．．第一表面
114．．．第二表面
116．．．切割道
118．．．主動線路
120a～120d．．．應力緩衝層
130．．．導電貫孔
200．．．晶片結構
300、500．．．晶圓
300a、500a．．．第一表面
300b、500b．．．第二表面
310a、510a．．．盲孔
310b、510b．．．導電盲孔
310c、510c．．．導電貫孔
320．．．絕緣層
330、520．．．電鍍種子層
340．．．圖案化罩幕
350、560．．．應力緩衝環
370．．．主動線路
400、600．．．晶片單元
540a．．．第一圖案化罩幕
540b．．．第二圖案化罩幕
550．．．絕緣環
570．．．絕緣材料
C．．．晶片區域
I．．．絕緣環區
S．．．應力緩衝環區
圖1A為本發明之一實施例之一種晶圓結構的剖面示意圖。
圖1B為圖1A之晶圓結構的俯視示意圖與部份放大示意圖。
圖1C為切割圖1A之晶圓結構所形成的一晶片結構的俯視示意圖。
圖2為本發明之另一實施例之一種晶圓結構的剖面示意圖。
圖3為本發明之另一實施例之一種晶圓結構的剖面示意圖。
圖4為本發明之另一實施例之一種晶圓結構的剖面示意圖。
圖5為本發明之另一實施例之一種晶圓結構的剖面示意圖。
圖6A至圖6G繪示本發明之一實施例之一種晶片製程。
圖7A至圖7K繪示本發明之一實施例之一種晶片製程。
100a．．．晶圓結構
110．．．基底
112．．．第一表面
114．．．第二表面
116．．．切割道
120a．．．應力緩衝層

Claims (19)

  1. 一種晶片結構，包括：一基底，具有一第一表面與一相對於該第一表面的第二表面；以及一應力緩衝層，配置於該基底的周圍，且該應力緩衝層至少位於該基底的該第一表面與該第二表面其中之一，其中該基底還具有多個主動線路，位於該第一表面，且該硬力緩衝層位於該些主動線路以外的區域。
  2. 如申請專利範圍第1項所述之晶片結構，其中該應力緩衝層的材質包括金屬、玻璃或高分子材料。
  3. 如申請專利範圍第1項所述之晶片結構，其中該應力緩衝層突出於該基底的該第一表面與該第二表面其中之一。
  4. 如申請專利範圍第1項所述之晶片結構，其中該應力緩衝層內埋於該基底的該第一表面與該第二表面其中之一。
  5. 如申請專利範圍第1項所述之晶片結構，更包括至少一導電貫孔，貫穿該基底的該第二表面而連接至該些主動線路。
  6. 如申請專利範圍第1項所述之晶片結構，更包括至少一導電貫孔，貫穿該基底而連接至該基底的該第一表面與該第二表面。
  7. 一種晶圓結構，包括：一基底，具有一第一表面、一相對於第一表面的第二 表面及多條將該基底分隔成多個晶片單元的切割道；以及一應力緩衝層，配置於該些切割道上，且環繞各該晶片單元的周圍，該應力緩衝層至少位於該基底的該第一表面與該第二表面其中之一，其中該基底還具有多個主動線路，位於該第一表面，且該硬力緩衝層位於該些主動線路以外的區域。
  8. 如申請專利範圍第7項所述之晶圓結構，其中該應力緩衝層的材質包括金屬、玻璃或高分子材料。
  9. 如申請專利範圍第7項所述之晶圓結構，其中該應力緩衝層突出於該基底的該第一表面與該第二表面其中之一。
  10. 如申請專利範圍第7項所述之晶圓結構，其中該應力緩衝層內埋於該基底的該第一表面與該第二表面其中之一。
  11. 如申請專利範圍第7項所述之晶圓結構，更包括多個導電貫孔，該些導電盲孔形成於各該晶片單元內，且貫穿該基底的該第二表面而連接至該些主動線路。
  12. 如申請專利範圍第7項所述之晶圓結構，更包括多個導電貫孔，該些導電貫孔形成於各該晶片單元內，且貫穿該基底的該第二表面而連接至該第一表面。
  13. 如申請專利範圍第7項所述之晶圓結構，其中該應力緩衝層構成一網格狀圖案。
  14. 如申請專利範圍第7項所述之晶圓結構，其中該些切割道的寬度大於或等於應力緩衝層的寬度。
  15. 一種晶片製程，包括：提供一晶圓，該晶圓具有彼此相對的一第一表面與一第二表面；於該晶圓的該第一表面形成多個盲孔；形成一絕緣層與一覆蓋該絕緣層的電鍍種子層於該第一表面與該些盲孔的孔壁內；形成一圖案化罩幕於該第一表面上方的該電鍍種子層上；以電鍍的方式形成一導電材料於該些盲孔內以形成多個導電盲孔，以及於該第一表面上方的部份該電鍍種子層上形成多個應力緩衝環，其中該些導電盲孔分別位於該些應力緩衝環內；移除該圖案化罩幕及該圖案化罩幕下方之部份該電鍍種子層；以及對該晶圓的該第二表面進行一薄化製程至暴露出該些導電盲孔，使得該些導電盲孔成為多個導電貫孔；以及沿著該些應力緩衝環來切割該晶圓，以形成多個晶片單元。
  16. 如申請專利範圍第15項所述之晶片製程，其中該晶圓已形成多個主動線路於該第二表面，且該些盲孔貫穿該第一表面而連接至該些主動線路。
  17. 一種晶片製程，包括：提供一晶圓，該晶圓具有彼此相對的一第一表面與一第二表面； 以於該晶圓的該第一表面形成多個盲孔；形成一電鍍種子層於該第一表面上與該些盲孔的孔壁內；形成一第一圖案化罩幕於該第一表面上方的該電鍍種子層上；以電鍍的方式形成一導電材料於該些盲孔內以形成多個導電盲孔；移除該第一圖案化罩幕以及該第一圖案化罩幕下方的部份該電鍍種子層；形成一第二圖案化罩幕於該晶圓的該第一表面上；以該第二圖案化罩幕為蝕刻罩幕蝕刻該第一表面，以形成多個絕緣環區與多個應力緩衝環區，其中該些絕緣環區分別暴露出該些導電盲孔的側壁，且該些絕緣環區分別位於該些應力緩衝環區內；配置一絕緣材料於該些絕緣環區內與該些應力緩衝環區內，以形成多個絕緣環與多個應力緩衝環；對該晶圓的該第二表面進行一薄化製程至暴露出該些導電盲孔，使得該些導電盲孔成為多個導電貫孔；以及沿著該些應力緩衝環來切割該晶圓，以形成多個晶片單元。
  18. 如申請專利範圍第17項所述之晶片製程，其中配置該絕緣材料於該些絕緣環區內與該些應力緩衝環區內之前，更包括移除該第二圖案化罩幕。
  19. 如申請專利範圍第17項所述之晶片製程，其中該 晶圓已形成多個主動線路於該第二表面，且該些盲孔貫穿該第一表面而連接至該些主動線路。
TW98107682A 2009-03-10 2009-03-10 晶片結構、晶圓結構以及晶片製程 TWI470766B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW98107682A TWI470766B (zh) 2009-03-10 2009-03-10 晶片結構、晶圓結構以及晶片製程
US12/703,488 US8501579B2 (en) 2009-03-10 2010-02-10 Process of fabricating chip
US13/932,712 US20130292803A1 (en) 2009-03-10 2013-07-01 Chip structure and wafer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98107682A TWI470766B (zh) 2009-03-10 2009-03-10 晶片結構、晶圓結構以及晶片製程

Publications (2)

Publication Number Publication Date
TW201034162A TW201034162A (en) 2010-09-16
TWI470766B true TWI470766B (zh) 2015-01-21

Family

ID=42730000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98107682A TWI470766B (zh) 2009-03-10 2009-03-10 晶片結構、晶圓結構以及晶片製程

Country Status (2)

Country Link
US (2) US8501579B2 (zh)
TW (1) TWI470766B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US8963343B1 (en) * 2013-09-27 2015-02-24 Cypress Semiconductor Corporation Ferroelectric memories with a stress buffer
CN109036132B (zh) * 2018-07-24 2021-03-26 广州国显科技有限公司 显示面板及显示母板
CN112967928B (zh) * 2020-12-16 2022-07-29 重庆康佳光电技术研究院有限公司 芯片的切割方法及芯片的转移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040192029A1 (en) * 2001-10-18 2004-09-30 Hartwell Peter George Systems and methods for electrically isolating portions of wafers
TWI266349B (en) * 2004-08-06 2006-11-11 Phoenix Prec Technology Corp Chip protection method in semiconductor packaging process
US20070069364A1 (en) * 2005-09-29 2007-03-29 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
WO2008115213A2 (en) * 2007-01-22 2008-09-25 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276440B2 (en) * 2003-12-12 2007-10-02 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of a die oxide ring
JP4636839B2 (ja) 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US20080099884A1 (en) * 2006-10-31 2008-05-01 Masahio Inohara Staggered guard ring structure
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
US7741196B2 (en) 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US7833895B2 (en) * 2008-05-12 2010-11-16 Texas Instruments Incorporated TSVS having chemically exposed TSV tips for integrated circuit devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040192029A1 (en) * 2001-10-18 2004-09-30 Hartwell Peter George Systems and methods for electrically isolating portions of wafers
TWI266349B (en) * 2004-08-06 2006-11-11 Phoenix Prec Technology Corp Chip protection method in semiconductor packaging process
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US20070069364A1 (en) * 2005-09-29 2007-03-29 Nec Electronics Corporation Semiconductor device and method for manufacturing same
WO2008115213A2 (en) * 2007-01-22 2008-09-25 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method

Also Published As

Publication number Publication date
TW201034162A (en) 2010-09-16
US20100230788A1 (en) 2010-09-16
US20130292803A1 (en) 2013-11-07
US8501579B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
TWI470766B (zh) 晶片結構、晶圓結構以及晶片製程
US7952167B2 (en) Scribe line layout design
US10636703B2 (en) Semiconductor device for preventing crack in pad region and fabricating method thereof
US9087882B2 (en) Electrical connection for chip scale packaging
TWI505433B (zh) 晶片封裝體及其製造方法
US9613865B2 (en) Semiconductor die and die cutting method
TWI479620B (zh) 晶片級表面封裝的半導體裝置封裝及其製備過程
TWI523224B (zh) 晶片封裝體及其形成方法
TWI467715B (zh) 改良晶圓級晶片尺度封裝技術
JP2006253402A (ja) 半導体装置の製造方法
JP2011018906A (ja) ダイシングされた集積回路における破壊の抑制
JP2011029491A (ja) 半導体装置およびその製造方法
TWI446500B (zh) 晶片封裝體及其形成方法
JP5271610B2 (ja) 半導体装置の製造方法
JP2011216648A (ja) 半導体装置及びその製造方法
US9318461B2 (en) Wafer level array of chips and method thereof
JP6341554B2 (ja) 半導体装置の製造方法
JP2006523943A (ja) 金属基板に接着された半導体基板用のビア構造およびトレンチ構造
CN101853819B (zh) 芯片制作工艺
JP2016167573A (ja) 半導体装置の製造方法
JP2012033721A (ja) 半導体装置の製造方法
KR20190032161A (ko) 반도체 소자 및 이의 제조 방법
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP5895729B2 (ja) 半導体装置の製造方法
CN109841577B (zh) 芯片及其制造方法、晶圆结构