TWI469533B - 同位檢查碼解碼器及接收系統 - Google Patents

同位檢查碼解碼器及接收系統 Download PDF

Info

Publication number
TWI469533B
TWI469533B TW97143143A TW97143143A TWI469533B TW I469533 B TWI469533 B TW I469533B TW 97143143 A TW97143143 A TW 97143143A TW 97143143 A TW97143143 A TW 97143143A TW I469533 B TWI469533 B TW I469533B
Authority
TW
Taiwan
Prior art keywords
bit
unit
check
node
indicator
Prior art date
Application number
TW97143143A
Other languages
English (en)
Other versions
TW201019607A (en
Inventor
cheng kang Wang
Hou Wei Lin
Chia Chun Hung
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW97143143A priority Critical patent/TWI469533B/zh
Priority to US12/613,059 priority patent/US8527857B2/en
Publication of TW201019607A publication Critical patent/TW201019607A/zh
Application granted granted Critical
Publication of TWI469533B publication Critical patent/TWI469533B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/1122—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule storing only the first and second minimum values per check node
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Description

同位檢查碼解碼器及接收系統
本發明是有關於一種解碼技術，特別是指一種低密度同位檢查碼(low-density parity-check code，LDPC)解碼器及接收系統。
低密度同位檢查碼(LDPC)是一種錯誤更正碼。由於編碼增益逼近雪儂極限(Shannon limit)，近來也逐漸被採用在一些通訊標準中，譬如：第二代衛星數位視頻廣播(Digital Video Broadcast-Satellite version 2，DVB-S2)、數位電視地面多媒體廣播(Digital Terrestrial Multimedia Broadcasting，DTMB)或IEEE 802.11。在接收端中，LDPC解碼器是將來自通道的每一待解碼位元視為一位元節點(bit node)，且其中N個位元節點必須滿足(N-K)個條件，才能獲取正確解碼。而該等條件即稱為檢查節點(check node)。
為了降低通道干擾，LDPC解碼器以該等檢查節點來檢驗是否準確接收該等待解碼位元。因而在滿足該等檢查節點為零的前提下，使該等位元節點與該等檢查節點以迭代方式相互交換該等位元節點的可能機率(即：可能為0或1的機率)，以求還原出不受通道干擾的該等待解碼位元。因此，稱為可信度傳遞(belief propagation，BP)。
但是，迭代過程的計算複雜度相當高，所以採用最小和(Min-sum)演算法來逼近。且為了避免因此過度估測可能機率，更以一偏移量來修正，亦即偏移可信度傳遞(offset- BP)。然而，偏移量並不會隨通道品質改變，導致迭代所得之該等位元節點機率仍然不夠精確，連帶地解碼輸出的可信度也不佳。
而Changzheng Ma和Boon Poh Ng在2006年所提出的論文(LDPC Decoding Algorithm with Estimation of Noise Variance)中，雖然也建議以更新後的通道品質來進行下一次的迭代計算，但是計算過程相當複雜，故會造成硬體上的負擔。
因此，本發明之目的，即在提供一種可以降低計算複雜度並提高解碼可信度之同位檢查碼解碼器及接收系統，在迭代過程加入通道品質的考量，能使該等位元節點機率更具精確性，且有助於降低迭代次數。
於是，本發明接收系統，適用於透過一通道接收至少N個經過低密度同位檢查碼(LDPC)編碼的調變資料，包含：一通道評估器，依據該等調變資料計算出一反應該通道品質的通道品質比例；及一LDPC解碼器，依據該等調變資料得到至少N個位元節點，包括：一驗證裝置，以一低密度同位檢查矩陣乘上該N個位元節點來得到(N-K)個檢查節點，且每一檢查節點基於該矩陣與至少二個位元節點互傳訊息；一可靠度產生裝置，為每一位元節點產生一可靠指標，以當作該位元節點傳送給能互傳訊息之檢查節點的一異檢查指標；一交換位元裝置，基於該通道品質比例與該等異檢查指標，為每一檢查節點產生至少二異位元指標，以 分別傳送給能互傳訊息之位元節點；一交換檢查裝置，基於該等異位元指標更新複數異檢查指標，供每一位元節點分別傳送給能互傳訊息之檢查節點；及一可靠度更新裝置，依據該等異檢查指標來更新每一位元節點的可靠指標，進而決定每一位元節點的更新值。
而本發明同位檢查碼解碼器，適用於接收一反應通道品質的通道品質比例和至少N個經過低密度同位檢查碼(LDPC)編碼的待解碼位元，包括：一驗證裝置，視每一待解碼位元為一位元節點，並以一低密度同位檢查矩陣乘上該N個位元節點來得到(N-K)個檢查節點，且每一檢查節點基於該矩陣與至少二個位元節點互傳訊息；一可靠度產生裝置，為每一位元節點產生一可靠指標，以當作該位元節點傳送給能互傳訊息之檢查節點的一異檢查指標；一交換位元裝置，基於該通道品質比例與該等異檢查指標，為每一檢查節點產生至少二異位元指標，以分別傳送給能互傳訊息之位元節點；一交換檢查裝置，基於該等異位元指標更新複數異檢查指標，供每一位元節點分別傳送給能互傳訊息之檢查節點；及一可靠度更新裝置，依據該等異檢查指標來更新每一位元節點的可靠指標，進而決定每一位元節點的更新值。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
參閱圖1，本發明接收系統100之較佳實施例適用於透過一通道7接收一經過LDPC編碼的載波信號，且該載波信號具有複數筆調變資料。本較佳實施例包含一LDPC解碼器1、一反映射器2(de-mapper)、一再映射器3(re-mapper)及一通道評估器5。本實施例中，載波信號採用二元相移鍵控(Binary Phase Shift Keying，BPSK)調變方式，但也可以是二維相移鍵控(Quadrature Phase Shift Keying，QPSK)、正交分頻多工(Orthogonal Frequency Division Multiplex，OFDM)或其他。
通道評估器5依據該等調變資料計算出一顯示通道品質的初估通道變異數σ START 。而反映射器2採用BPSK解調變方式來判斷該等調變資料以得到複數待解碼位元。例如：當判斷調變資料為1，則評定待解碼位元為1；而當判斷調變資料為-1，則評定待解碼位元為0。其中，判斷原則可以採用硬性或軟性。
LDPC解碼器1視每一待解碼位元為一位元節點B0 、B1 、B2 …，且據以進行解碼。並於解碼同時，更新該等位元節點B0 、B1 、B2 …可能為1或0的機率，進而決定該等位元節點B0 、B1 、B2 …的更新值。再映射器3更依據BPSK調變方式，將該等更新後位元節點B0 、B1 、B2 …映射為複數再映射資料。然後，通道評估器5會計算該等再映射資料與該等調變資料之間的誤差平均作為更新後通道變異數σ UPDATE ，並輸出一通道品質比例供LDPC解碼器1的解碼依據。
參閱圖2與圖3，LDPC解碼器1包括一可靠度產生裝置11、一交換位元裝置12、一交換檢查裝置13、一可靠度更新裝置14及一驗證裝置15。而交換位元裝置12具有一符號判斷單元121、一最小值篩選單元122、一乘積單元123、一第一減法單元124、一第二減法單元125、一第一截值單元126、一第二截值單元127及一多工單元128。
且LDPC解碼器1的驗證裝置15是以一矩陣大小為(N-K)×N的低密度同位檢查矩陣乘上N個更新後位元節點B0 、B1 、B2 …BN-1 來得到(N-K)個更新後檢查節點C0 、C1 、C2 …CN-K-1 。值得注意的是，若是該等更新後檢查節點C0 、C1 、C2 …CN-K-1 均為零，則代表更新後位元節點B0 、B1 、B2 …BN-1 不受通道7干擾。
該矩陣具有(N-K)×N個元素(entry)(元素值為0或1)，且(N-K)>0。假設矩陣的第m+1列第n+1行元素為1，則定義檢查節點Cm 與位元節點Bn 能互傳訊息，且同一檢查節點Cm 能與至少二個位元節點互傳訊息，其中m=0,1,2…(N-K-1)，n=0,1,2…N-1。舉例來說，若是矩陣、該等位元節點與該等檢查節點如方程式(1)所示，則節點間關係可以圖4說明，且傳給同一檢查節點C2 的訊息必定來自位元節點B1 、B2 、B4 ；而傳給同一位元節點B4 的訊息必定來自檢查節點C2 、C3 。
參閱圖2與圖6，為了簡化計算，本實施例之LDPC解碼器1的所有解碼流程是以對數相似度比例(Log-likelihood ratio，LLR)來將乘法運算轉換為較簡單的加法運算(例如：Z=X×Y，取LLR後便為LLR(Z)=LLR(X)+LLR(Y))，且解碼步驟如下：
步驟61：驗證裝置15會預設一迭代計次為零，交換位元裝置12也會預設一異(extrinsic)位元偏移D。但在實際電路中，也可以改為基於初估通道變異數σ START 來產生該異位元偏移D。
並且，基於初估通道變異數σ START ，可靠度產生裝置11為位元節點Bn 產生一如方程式(2)的初估可靠指標Q START _n ，以當作位元節點Bn 傳送給能互傳訊息之檢查節點Cm 的一異檢查指標Q mn (如圖5(a))。因此，通道變異數的準確性會深刻影響可靠指標的可信度。
可靠指標是指位元節點Bn 可能為0之機率與可能為1之機率的比例，且E B 為傳送端處每一經過LDPC編碼的資料能量，而∣H ∣2 隨調變方式及通道狀況改變。如果採用多載波 調變，則不同的BPSK調變資料所經過的通道強度會有不同。而本實施例採用單載波，所以∣H ∣2 =1。再者，由於可靠指標是取LLR的結果，所以當位元節點Bn 可能為0的機率較高，可靠指標會大於0。反之，可靠指標不大於0。且可能為一特定值(0或1)的機率越高，可靠指標的絕對值越大。
步驟62：交換位元裝置12產生由檢查節點Cm 傳送給能互傳訊息之位元節點Bn 的一異位元指標R mn 。其定義是在滿足檢查節點Cm 為零的前提下，為能互傳訊息之位元節點相互交換可能機率(即：可能為0的機率或可能為1的機率)的訊息；而交換是指異位元指標R mn 所含訊息僅包括來自其他能與檢查節點Cm 互傳訊息之位元節點Bn' ，而不包括位元節點Bn 本身。以圖5(b)為例，在檢查節點C2 為零的前提下，交換位元裝置12會將位元節點B1 、B2 之可能機率的訊息告知位元節點B4 。
鑒於交換訊息的計算相當複雜，所以本較佳實施例的交換位元裝置12採用一簡化描述方式，並輔以通道品質比例V來逼近異位元指標R mn ，如方程式(3)所示。
上述方程式中，∣x ∣為x 的絕對值，N (m )\n 代表除了位元節點Bn 外其他能與檢查節點Cm 互傳訊息之位元節點Bn' ，min(G x )指G於x集合中的最小值，而sgn(x )是指x的符號(正或負)。
而步驟62包括如圖7的以下子步驟來求得方程式(3)： 子步驟621：最小值篩選單元122從能與檢查節點Cm 互傳訊息之位元節點(Bn 和Bn' )的異檢查指標絕對值∣Q mn ∣、∣Q mn ' ∣中選取最小者當作一第一選定值，並選取次小者當作一第二選定值。
子步驟622：乘積單元123使異位元偏移D和通道品質比例V兩者相乘得到一更新後偏移。且第一減法單元124令第一選定值減去該更新後偏移而得到一第一相減值。然後，由第一截值單元126依據第一相減值的符號來輸出一不小於零的第一位元指標。也就是說，當第一相減值不小於零，以第一相減值為第一位元指標；當小於零，以零值為第一位元指標。同理，第二減法單元125與第二截值單元127也合力輸出一對應第二選定值且不小於零的第二位元指標。
子步驟623：符號判斷單元121將屬於N (m )\n 之位元節點Bn' 的異檢查指標Q mn ' 的符號(正或負)相乘而輸出一符號指示，接著繼續子步驟624。且此子步驟623的執行順序不限於此，只要在子步驟624之前完成即可。
子步驟624：多工單元128選取第一位元指標和第二位元指標的其中一者，將其乘上子步驟623的符號指示而得到異位元指標R mn 。選取的方式是：對於檢查節點Cm 而言，當第一選定值是選自位元節點Bn 之異檢查指標絕對值∣Q mn ∣，則多工單元128為位元節點Bn 選取第二位元指標當作異位元指標R mn 。且為其餘相關位元節點Bn' 選取第一位元指標當作異位元指標R mn' 。
這是因為傳送給位元節點Bn 的異位元指標R mn 並不包括 其本身的異檢查指標絕對值∣Q mn ∣。所以當異檢查指標絕對值∣Q mn ∣是選出的最小值，那麼傳送給位元節點Bn 的異位元指標R mn 只能選擇次小者來計算。
而步驟62與習知偏移可信度傳遞(offset-BP)的差異在於：交換位元裝置12更將通道品質比例V乘上異位元偏移D，使得異位元指標R mn 能隨著更新後通道變異數σ UPDATE 來調整，可有效反應目前估測的通道品質且提高解碼可信度。並且當錯估通道變異數σ START 以致採用過當的異位元偏移D時，若沒有適時以更新後通道變異數σ UPDATE 來調整，將延宕解碼速度。
此外，由於本發明的交換位元裝置12是以通道品質比例乘上異位元偏移D來有效反應通道品質，只需在第一次迭代時計算，之後再乘上σ UPDATE 2 即可。而習知做法通常是將方程式(2)乘上，但是每一次迭代的σ UPDATE 2 都不同，所以必須重新執行除法計算。因此，相較於習知技術，本發明採用乘法計算(乘上σ UPDATE 2 )來實現，顯然簡單許多。
步驟63：交換檢查裝置13更新由位元節點Bn 傳送給能互傳訊息之檢查節點Cm 的異檢查指標Q mn 。其定義是：在滿足除了檢查節點Cm 外其他能與位元節點Bn 互傳訊息的檢查節點Cm' 為零的前提下，為檢查節點Cm 與Cm' 相互交換異位元指標R mn 、R m'n ；而交換是指異檢查指標Q mn 所含訊息僅包括來自其他能與位元節點Bn 互傳訊息之檢查節點Cm' ，而不包括檢查節點Cm 。以圖5(c)為例，透過位元節點B4 ， 交換檢查裝置13會將滿足檢查節點C3 為零的異位元指標告知檢查節點C2 。
該異檢查指標Q mn 如方程式(4)所示，其中M (n )\m 代表除了檢查節點Cm 外其他能與位元節點Bn 互傳訊息的檢查節點Cm' 。
步驟64：可靠度更新裝置14將異檢查指標Q mn 加上滿足檢查節點Cm 為零時的異位元指標R mn ，以為位元節點Bn 重新評估一如方程式(5)的可靠指標Q n ，其中M (n )代表所有能與位元節點Bn 互傳訊息的檢查節點Cm 。以圖5(c)為例，可靠度更新裝置14會集合滿足檢查節點C2 、C3 為零的異位元指標當作位元節點B4 的可靠指標。
此外，觀察方程式(3)可獲知異位元指標R mn 會隨著估測到的通道品質比例V(=σ UPDATE 2 /σ START 2 ) 來調整，並綜合了來自其他能與檢查節點Cm 互傳訊息之位元節點Bn' 所傳遞的訊息。所以方程式(5)在加入異位元指標R mn 後，重新評估的可靠指標Q n 必定比初估可靠指標Q START _n 更具可信度。
步驟65：驗證裝置15基於該等位元節點Bn 的可靠指標Q n 決定是否繼續迭代計算。
而步驟65包括如圖8的以下子步驟： 子步驟651：驗證裝置15基於該等可靠指標Q n 來更新該等位元節點Bn ，並將更新後位元節點Bn 傳送給再映射器 3以更新通道品質比例V。當可靠指標Q n 大於0，驗證裝置15將位元節點Bn 更新為0。當可靠指標Q n 不大於0，驗證裝置15將位元節點Bn 更新為1。並且隨迭代計次的增加，可靠指標Q n 的可信度越高，這代表著可靠指標Q n 會有更大的絕對值。由於可靠指標是將位元節點Bn 可能為0之機率與可能為1之機率的比例取對數後的結果，所以可靠指標Q n 的絕對值越大，更新後位元節點Bn 越有可能為一特定值(0或1)。
子步驟652：驗證裝置15以低密度同位檢查矩陣乘上該等(N個)更新後位元節點B0 ~BN-1 來得到(N-K)個更新後檢查節點C0 ~CN-K-1 。
子步驟653：驗證裝置15檢查迭代計次是否大於一迭代臨界值。若是，則結束解碼流程；若否，繼續子步驟654。
子步驟654：驗證裝置15檢查該等更新後檢查節點C0 ~CN-K-1 是否全為零。若是，則結束解碼流程，並取其中k個更新後位元節點當作解碼輸出；若否，則驗證裝置15使迭代計次加1，且跳回步驟62重複迭代計算。
執行步驟65的原因是：驗證裝置15以低密度同位檢查矩陣再次確認該等檢查節點C0 ~CN-K-1 是否均為零，進而推測該等位元節點B0 ~BN-1 能否相似於傳送端LDPC編碼器的輸出，以確保降低通道7的干擾。並且步驟62中通道品質比例V的考量也助於加速該等檢查節點C0 ~CN-K-1 收斂至零，同時減少迭代次數。
值得注意的是，也可以互換步驟63、64的執行順序。即步驟64中，在滿足所有能與位元節點Bn 互傳訊息之檢查節點Cm 均為零的前提下，可靠度更新裝置14先為位元節點Bn 產生可靠指標Q n 。交換檢查裝置13再於步驟63中將可靠指標Q n 扣除滿足檢查節點Cm 為零時的異位元指標R mn ，而得到位元節點Bn 送給檢查節點Cm 的異檢查指標Q mn 。
且值得注意的是，本實施例中，可靠度產生裝置11是基於初估通道變異數σ START 產生初估可靠指標Q START_n ，通道評估器5是基於通道變異數σ START 、σ UPDATE 來產生通道品質比例V。然而，設計電路時也可以是基於其他能表示通道品質的參數來運算，譬如：信號雜訊比(Signal-to-Noise Ration，SNR)。
而交換位元裝置16在另一實施態樣(如圖9)中，也可以更動該等減法單元164、165和截值單元166、167的執行順序。亦即：最小值篩選單元122篩選過後，第一截值單元166依據第一選定值與該更新後偏移來輸出一不小於該更新後偏移的第一截取值。也就是說，當第一選定值不小於該更新後偏移，以第一選定值為第一截取值；當小於該更新後偏移，以該更新後偏移為第一截取值。同理，第二截值單元167輸出對應第二選定值的第二截取值。接著，第一減法單元164使第一截取值減去該更新後偏移而得到第一位元指標；第二減法單元165使第二截取值減去該更新後偏移而得到第二位元指標。最後，多工單元168再基於第一位元指標和第二位元指標輸出異位元指標R mn 。
而交換位元裝置17的又一實施態樣(如圖10)與上述實施態樣不同的是：多工單元178直接接收該等截值單元176、177的輸出(即第一位元指標和第二位元指標)來選取其中一者，以供第一減法單元174減去該更新後偏移而得到第一相減值。然後，多工單元178再將第一相減值乘上符號指示來產生異位元指標R mn 。
此外，更請注意，上述實施例中的LDPC解碼器1是可獨立出於接收系統100。
綜上所述，本發明同位檢查碼解碼器及接收系統利用通道評估器5計算出每次迭代後的通道品質比例V，再由交換位元裝置12、16、17利用乘法計算適切地以通道品質比例V來調整異位元指標R mn ，能有效將通道品質反應於解碼過程，提高可信度，同時減少迭代次數並降低運算複雜度，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
100‧‧‧接收系統
1‧‧‧低密度同位檢查碼解碼器
11‧‧‧可靠度產生裝置
12, 16, 17‧‧‧交換位元裝置
121‧‧‧符號判斷單元
122‧‧‧最小值篩選單元
123‧‧‧乘積單元
124, 164, 174‧‧‧第一減法單元
125, 165‧‧‧第二減法單元
126, 166, 176‧‧‧第一截值單元
127, 167, 177‧‧‧第二截值單元
128, 168, 178‧‧‧多工單元
13‧‧‧交換檢查裝置
14‧‧‧可靠度更新裝置
15‧‧‧驗證裝置
2‧‧‧反映射器
3‧‧‧再映射器
5‧‧‧通道評估器
7‧‧‧通道
61~65‧‧‧步驟
621~624, 651~654‧‧‧子步驟
圖1是一方塊圖，說明本發明接收系統的較佳實施例；圖2是一方塊圖，說明本發明同位檢查碼解碼器的較佳實施例；圖3是一本較佳實施例之交換位元裝置的方塊圖；圖4是一示意圖，說明位元節點和檢查檢點的對應關係； 圖5是一示意圖，說明位元節點和檢查檢點能互傳訊息；圖6是一流程圖，說明LDPC解碼器的解碼流程；圖7是一流程圖，說明交換位元裝置的執行步驟；圖8是一流程圖，說明驗證裝置的執行步驟；圖9是一方塊圖，說明交換位元裝置的另一實施態樣；及圖10是一方塊圖，說明交換位元裝置的又一實施態樣。
100‧‧‧接收系統
1‧‧‧低密度同位檢查碼解碼器
2‧‧‧反映射器
3‧‧‧再映射器
5‧‧‧通道評估器
7‧‧‧通道

Claims (18)

  1. 一種接收系統，適用於透過一通道接收至少N個經過低密度同位檢查碼(LDPC)編碼的調變資料，包含：一通道評估器，依據該等調變資料計算出一反應該通道品質的通道品質比例；及一LDPC解碼器，依據該等調變資料得到至少N個位元節點，包括：一驗證裝置，以一低密度同位檢查矩陣乘上該N個位元節點來得到(N-K)個檢查節點，且每一檢查節點基於該矩陣與至少二個位元節點互傳訊息；一可靠度產生裝置，為每一位元節點產生一可靠指標，以當作該位元節點傳送給能互傳訊息之檢查節點的一異檢查指標；一交換位元裝置，基於一異位元偏移、該通道品質比例與該等異檢查指標，為每一檢查節點產生至少二異位元指標，以分別傳送給能互傳訊息之位元節點；一交換檢查裝置，基於該等異位元指標更新複數異檢查指標，供每一位元節點分別傳送給能互傳訊息之檢查節點；及一可靠度更新裝置，依據該等異檢查指標來更新每一位元節點的可靠指標，進而決定每一位元節點的更新值。
  2. 依據第1項所述之接收系統，其中，該交換位元裝置具 有一乘積單元及一第一減法單元，該來積單元將該通道品質比例乘上該異位元偏移得到一更新後偏移，該第一減法單元再依據該更新後偏移調整該等異位元指標。
  3. 依據第2項所述之接收系統，其中，該交換位元裝置更具有：一符號判斷單元，將除了一特定位元節點外能與其中一檢查節點互傳訊息之其他位元節點的異檢查指標之符號相乘而輸出一符號指示；一最小值篩選單元，從能與該其中一檢查節點互傳訊息之位元節點的異檢查指標絕對值中，選取最小者當作一第一選定值，並選取次小者當作一第二選定值；一第二減法單元，令該第二選定值減去該更新後偏移而得到一第二位元指標，且該第一減法單元令該第一選定值減去該更新後偏移而得到一第一位元指標；及一多工單元，選取該第一位元指標和該第二位元指標的其中一者來乘上該符號指示，以得到該其中一檢查節點傳送給該特定位元節點的異位元指標。
  4. 依據第3項所述之接收系統，其中，該交換位元裝置更具有一第一截值單元及一第二截值單元，該第一截值單元是依據該第一減法單元相減後的符號而使該第一位元指標不小於零，該第二截值單元是依據該第二減法單元相減後的符號而使該第二位元指標不小於零。
  5. 依據第3項所述之接收系統，其中，該交換位元裝置更具有一第一截值單元及一第二截值單元，該第一截值單 元是依據該更新後偏移來調整使得該第一選定值不小於該更新後偏移，才送往該第一減法單元；該第二截值單元是依據該更新後偏移來調整使得該第二選定值不小於該更新後偏移，才送往該第二減法單元。
  6. 依據第2項所述之接收系統，其中，該交換位元裝置更具有：一符號判斷單元，將除了一特定位元節點外能與其中一檢查節點互傳訊息之其他位元節點的異檢查指標之符號相乘而輸出一符號指示；一最小值篩選單元，從能與該其中一檢查節點互傳訊息之位元節點的異檢查指標絕對值中，選取最小者當作一第一位元指標，並選取次小者當作一第二位元指標；及一多工單元，選取該第一位元指標和該第二位元指標的其中一者來送往該第一減法單元；且該第一減法單元使該其中一者減去該更新後偏移而得到一第一相減值，該多工單元再將該第一相減值乘上該符號指示來得到該其中一檢查節點傳送給該特定位元節點的異位元指標。
  7. 依據第6項所述之接收系統，其中，該交換位元裝置更具有一第一截值單元及一第二截值單元，該第一截值單元是依據該更新後偏移來調整使得該第一位元指標不小於該更新後偏移，才送往該多工單元；該第二截值單元是依據該更新後偏移來調整使得該第二位元指標不小於 該更新後偏移，才送往該多工單元。
  8. 依據第1項所述之接收系統，其中，該驗證裝置基於該等可靠指標來更新該等位元節點，並以該低密度同位檢查矩陣乘上該等更新後位元節點而得到(N-K)個更新後檢查節點；之後，該驗證裝置檢查該等更新後檢查節點以決定是否繼續迭代計算。
  9. 依據第1項所述之接收系統，更包含一反映射器，依據該等調變資料進行解調變處理後，才送往該通道評估器。
  10. 依據第1項所述之接收系統，更包含一再映射器，接收來自LDPC解碼器之該等位元節點的更新值，並據以映射出複數再映射資料，以供該通道評估器配合該等調變資料計算出該通道品質比例。
  11. 一種同位檢查碼解碼器，適用於接收一反應通道品質的通道品質比例和至少N個經過低密度同位檢查碼(LDPC)編碼的待解碼位元，該解碼器包括：一驗證裝置，視每一待解碼位元為一位元節點，並以一低密度同位檢查矩陣乘上該N個位元節點來得到(N-K)個檢查節點，且每一檢查節點基於該矩陣與至少二個位元節點互傳訊息；一可靠度產生裝置，為每一位元節點產生一可靠指標，以當作該位元節點傳送給能互傳訊息之檢查節點的一異檢查指標；一交換位元裝置，基於一異位元偏移、該通道品質 比例與該等異檢查指標，為每一檢查節點產生至少二異位元指標，以分別傳送給能互傳訊息之位元節點；一交換檢查裝置，基於該等異位元指標更新複數異檢查指標，供每一位元節點分別傳送給能互傳訊息之檢查節點；及一可靠度更新裝置，依據該等異檢查指標來更新每一位元節點的可靠指標，進而決定每一位元節點的更新值。
  12. 依據第11項所述之解碼器，其中，該交換位元裝置具有一乘積單元及一第一減法單元，該乘積單元將該通道品質比例乘上該異位元偏移得到一更新後偏移，該第一減法單元再依據該更新後偏移調整該等異位元指標。
  13. 依據第12項所述之解碼器，其中，該交換位元裝置更具有：一符號判斷單元，將除了一特定位元節點外能與其中一檢查節點互傳訊息之其他位元節點的異檢查指標之符號相乘而輸出一符號指示；一最小值篩選單元，從能與該其中一檢查節點互傳訊息之位元節點的異檢查指標絕對值中，選取最小者當作一第一選定值，並選取次小者當作一第二選定值；一第二減法單元，令該第二選定值減去該更新後偏移而得到一第二位元指標，且該第一減法單元令該第一選定值減去該更新後偏移而得到一第一位元指標；及一多工單元，選取該第一位元指標和該第二位元指 標的其中一者來乘上該符號指示，以得到該其中一檢查節點傳送給該特定位元節點的異位元指標。
  14. 依據第13項所述之解碼器，其中，該交換位元裝置更具有一第一截值單元及一第二截值單元，該第一截值單元是依據該第一減法單元相減後的符號而使該第一位元指標不小於零，該第二截值單元是依據該第二減法單元相減後的符號而使該第二位元指標不小於零。
  15. 依據第13項所述之解碼器，其中，該交換位元裝置更具有一第一截值單元及一第二截值單元，該第一截值單元是依據該更新後偏移來調整使得該第一選定值不小於該更新後偏移，才送往該第一減法單元；該第二截值單元是依據該更新後偏移來調整使得該第二選定值不小於該更新後偏移，才送往該第二減法單元。
  16. 依據第12項所述之解碼器，其中，該交換位元裝置更具有：一符號判斷單元，將除了一特定位元節點外能與其中一檢查節點互傳訊息之其他位元節點的異檢查指標之符號相乘而輸出一符號指示；一最小值篩選單元，從能與該其中一檢查節點互傳訊息之位元節點的異檢查指標絕對值中，選取最小者當作一第一位元指標，並選取次小者當作一第二位元指標；及一多工單元，選取該第一位元指標和該第二位元指標的其中一者來送往該第一減法單元； 且該第一減法單元使該其中一者減去該更新後偏移而得到一第一相減值，該多工單元再將該第一相減值乘上該符號指示來得到該其中一檢查節點傳送給該特定位元節點的異位元指標。
  17. 依據第16項所述之解碼器，其中，該交換位元裝置更具有一第一截值單元及一第二截值單元，該第一截值單元是依據該更新後偏移來調整使得該第一位元指標不小於該更新後偏移，才送往該多工單元；該第二截值單元是依據該更新後偏移來調整使得該第二位元指標不小於該更新後偏移，才送往該多工單元。
  18. 依據第11項所述之解碼器，其中，該驗證裝置基於該等可靠指標來更新該等位元節點，並以該低密度同位檢查矩陣乘上該等更新後位元節點而得到(N-K)個更新後檢查節點；之後，該驗證裝置檢查該等更新後檢查節點以決定是否繼續迭代計算。
TW97143143A 2008-11-07 2008-11-07 同位檢查碼解碼器及接收系統 TWI469533B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW97143143A TWI469533B (zh) 2008-11-07 2008-11-07 同位檢查碼解碼器及接收系統
US12/613,059 US8527857B2 (en) 2008-11-07 2009-11-05 Parity-check-code decoder and receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97143143A TWI469533B (zh) 2008-11-07 2008-11-07 同位檢查碼解碼器及接收系統

Publications (2)

Publication Number Publication Date
TW201019607A TW201019607A (en) 2010-05-16
TWI469533B true TWI469533B (zh) 2015-01-11

Family

ID=42166291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97143143A TWI469533B (zh) 2008-11-07 2008-11-07 同位檢查碼解碼器及接收系統

Country Status (2)

Country Link
US (1) US8527857B2 (zh)
TW (1) TWI469533B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580197B (zh) * 2016-04-27 2017-04-21 國立清華大學 低密度奇偶檢查碼之編解碼方法
TWI651953B (zh) * 2016-11-18 2019-02-21 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI372523B (en) * 2008-11-14 2012-09-11 Realtek Semiconductor Corp Recording controller and decoder for parity-check code
US9331717B2 (en) * 2009-02-27 2016-05-03 Blackberry Limited Forward error correction decoding avoidance based on predicted code block reliability
US9461671B1 (en) 2011-10-10 2016-10-04 Marvell International Ltd. Method and apparatus for power conservation in LDPC decoding
US9191256B2 (en) 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9325347B1 (en) 2014-02-21 2016-04-26 Microsemi Storage Solutions (U.S.), Inc. Forward error correction decoder and method therefor
CN105335740B (zh) * 2015-10-19 2019-01-11 松翰科技股份有限公司 图像指标的读取方法、指标结构以及其电子装置
US10727868B2 (en) * 2018-12-03 2020-07-28 Samsung Electronics Co., Ltd. Apparatus and method for offset optimization for low-density parity-check (LDPC) code
KR102525414B1 (ko) * 2020-07-29 2023-04-25 한국전자통신연구원 LDPC(low-density parity-check) 부호의 복호화 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080086670A1 (en) * 2004-12-29 2008-04-10 Krouk Evguenii A Channel Estimation and Fixed Thresholds for Multi-Threshold Decoding of Low-Density Parity Check Codes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487259B1 (en) * 1999-08-24 2002-11-26 Motorola, Inc. Partially-parrallel trellis decoder apparatus and method
JP2002244218A (ja) 2001-02-13 2002-08-30 Denso Corp ホログラムディスプレイ装置
JP3917624B2 (ja) * 2002-07-03 2007-05-23 ヒューズ・エレクトロニクス・コーポレーション 低密度パリティチェック（ｌｄｐｃ）デコーダにおける経路指定方法およびシステム
JP4373169B2 (ja) 2003-09-30 2009-11-25 大日本印刷株式会社 透明カード
JP4483246B2 (ja) 2003-09-22 2010-06-16 凸版印刷株式会社 部分的回折構造転写シート、及びその製造方法
WO2006039801A1 (en) * 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
KR100846869B1 (ko) * 2004-12-16 2008-07-16 한국전자통신연구원 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법
KR20070079448A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
CN100546205C (zh) * 2006-04-29 2009-09-30 北京泰美世纪科技有限公司 构造低密度奇偶校验码的方法、译码方法及其传输***
US8060803B2 (en) * 2006-05-16 2011-11-15 Nokia Corporation Method, apparatus and computer program product providing soft iterative recursive least squares (RLS) channel estimator
CN100499378C (zh) 2006-05-26 2009-06-10 清华大学 采用可变范围均匀量化的低密度奇偶校验码译码方法
WO2008076214A2 (en) * 2006-12-14 2008-06-26 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes
US7958429B2 (en) * 2007-07-02 2011-06-07 Broadcom Corporation Distributed processing LDPC (low density parity check) decoder
CN101803205B (zh) * 2008-08-15 2013-12-18 Lsi公司 近码字的ram列表解码

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080086670A1 (en) * 2004-12-29 2008-04-10 Krouk Evguenii A Channel Estimation and Fixed Thresholds for Multi-Threshold Decoding of Low-Density Parity Check Codes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580197B (zh) * 2016-04-27 2017-04-21 國立清華大學 低密度奇偶檢查碼之編解碼方法
TWI651953B (zh) * 2016-11-18 2019-02-21 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法

Also Published As

Publication number Publication date
US8527857B2 (en) 2013-09-03
US20100122139A1 (en) 2010-05-13
TW201019607A (en) 2010-05-16

Similar Documents

Publication Publication Date Title
TWI469533B (zh) 同位檢查碼解碼器及接收系統
CN110915141B (zh) 基于极化码的turbo乘积码
JP6396977B2 (ja) 連結コーディング・システムの先進繰り返しデコーディングおよびチャネル評価のためのシステムおよび方法
US11451243B2 (en) Method and apparatus for decoding data in communication or broadcasting system
US11108498B2 (en) Receiving apparatus and decoding method thereof
US8209579B2 (en) Generalized multi-threshold decoder for low-density parity check codes
US10211949B2 (en) Receiver and signal processing method thereof
US20120297267A1 (en) Error floor reduction in iteratively decoded fec codes
US11838124B2 (en) Receiver and method for processing a signal thereof
US9614548B1 (en) Systems and methods for hybrid message passing and bit flipping decoding of LDPC codes
KR101694789B1 (ko) 차동 변조를 구현하는 변조 방법과 장치, 대응하는 복조 방법과 장치, 신호, 및 컴퓨터 프로그램 제품
US10153783B2 (en) Low density party check (LDPC) decoder and method of decoding performed by LDPC decoder in digital video broadcasting (DVB) system
US20080082902A1 (en) Systems and methods for reduced complexity ldpc decoding
KR20070058429A (ko) 터보디코더 위상 시프트를 보상하기 위한 시스템
US10903855B2 (en) Convolutional LDPC decoding method and apparatus, decoder, and system
CN101807966A (zh) 奇偶校验码解码器及接收***
KR20170130139A (ko) 수신 장치 및 그의 디코딩 방법
CA3000636A1 (en) Receiving apparatus and decoding method thereof
KR20080078596A (ko) 인코딩 및 디코딩을 위한 장치 및 방법
Fan et al. Efficient protocol header recovery algorithm based on iterative decoding between layers
CN112994704A (zh) 译码提前终止方法、存储介质、电子设备