TWI463600B - 二級式後端驅動器 - Google Patents

二級式後端驅動器 Download PDF

Info

Publication number
TWI463600B
TWI463600B TW100106975A TW100106975A TWI463600B TW I463600 B TWI463600 B TW I463600B TW 100106975 A TW100106975 A TW 100106975A TW 100106975 A TW100106975 A TW 100106975A TW I463600 B TWI463600 B TW I463600B
Authority
TW
Taiwan
Prior art keywords
type transistor
output signal
pull
pad
gate
Prior art date
Application number
TW100106975A
Other languages
English (en)
Other versions
TW201237999A (en
Inventor
Wen Tai Wang
Chao Yen Huang
Original Assignee
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp filed Critical Global Unichip Corp
Priority to TW100106975A priority Critical patent/TWI463600B/zh
Priority to CN201110304720.3A priority patent/CN102655409B/zh
Priority to US13/409,408 priority patent/US8633737B2/en
Publication of TW201237999A publication Critical patent/TW201237999A/zh
Priority to US14/107,052 priority patent/US8933730B2/en
Priority to US14/107,082 priority patent/US8981818B2/en
Application granted granted Critical
Publication of TWI463600B publication Critical patent/TWI463600B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

二級式後端驅動器
本發明係為一種後端驅動器(post driver)，特別是一種二級式後端驅動器(2-stage post driver)。
積體電路在進行封裝時，為了使IC晶片連接至封裝接腳，因此除了內部提供IC晶片主要功能的核心電路(core circuit)外，還需要在核心電路與外部封裝接腳間加上輸出/入墊(PAD)。作為核心電路與外部封裝接腳間的橋樑，在設計輸出墊(output pad)與輸入墊(input pad)時，往往會因為其特性而需要額外的考量。以輸出墊為例，為了提供足夠的驅動能力，必須提供一後端驅動器(post driver)至輸出墊。
眾所周知，為了加快核心電路的操作速度以及減少功率消耗(power consumption)，核心電路中的核心電壓(core voltage)會較小，例如1.8V。而連接至外部電路的輸出墊則必須產生較高的輸出電壓，例如3.3V。
由於IC晶片上的電路元件(電晶體)係以1.8V的耐壓進行設計，因此，為了能夠承受輸出墊上3.3V的輸出電壓，後端驅動器必須設計為二級式的後端驅動器。
請參照第1A圖，其所繪示為習知二級式後端驅動器示意圖。二級式後端驅動器110連接於核心電路100與輸出墊120之間。其中，核心電路100連接於第一電源電壓V1與接地端GND之間，第一電源電壓V1可為例如1.8V，因此核心輸出信號Ocore的操作範圍在0V與1.8V之間，亦即，高準位為1.8V，而低準位為0V。
二級式後端驅動器110包括一控制電路(control circuit)116、一上拉單元(pull-up unit)112、一下拉單元(pull-down unit)114。其中，控制電路116接收核心輸出信號Ocore，並產生上拉控制信號(pull-up controlling signal)C_up以及下拉控制信號(pull-down controlling signal)C_down。
上拉單元112包括一第一P型電晶體P1、與第二P型電晶體P2。第二P型電晶體P2源極連接至第二電源電壓V2(例如3.3V)、閘極接收上拉控制信號C_up；第一P型電晶體P1源極連接至第二P型電晶體P2汲極、閘極連接至第一電源電壓V1、汲極連接至輸出墊120。下拉單元114包括一第一N型電晶體N1、與第二N型電晶體N2。第二N型電晶體N2源極連接至接地端GND、閘極接收下拉控制信號C_down；第一N型電晶體N1源極連接至第二N型電晶體N2汲極、閘極連接至第一電源電壓V1、汲極連接至輸出墊120。再者，二級式後端驅動器110係產生墊輸出信號Opad至輸出墊120，而墊輸出信號Opad的操作範圍在0V與3.3V之間，亦即，高準位為3.3V，而低準位為0V。再者，為了能夠有效的控制第二P型電晶體P2以及第二N型電晶體N2，上拉控制信號C_up的操作範圍為V1(例如1.8V)~V2(例如3.3V)；下拉控制信號C_down的操作範圍為0V~V1(例如1.8V)。
當核心輸出信號Ocore為高準位(1.8V)時，控制電路116輸出的上拉控制信號C_up為V1(1.8V)且下拉控制信號C_down為0V，上拉單元112開啟、下拉單元114關閉，而產生高準位(3.3V)的墊輸出信號Opad至輸出墊120。反之，當核心輸出信號Ocore為低準位(0V)時，控制電路116輸出的上拉控制信號C_up為V2(3.3V)且下拉控制信號C_down為V1(1.8V)，上拉單元112關閉、下拉單元114開啟，而產生低準位(0V)的墊輸出信號Opad至輸出墊120。
很明顯地，由於電晶體P1、P2、N1、N2的耐壓程度皆為1.8V，因此上拉單元112需要串接二個P型電晶體P1、P2，當墊輸出信號Opad為低準位(0V)時，每個P型電晶體的跨壓將不會超過1.8V；同理，下拉單元114需要串接二個N型電晶體N1、N2，當墊輸出信號Opad為高準位(3.3V)時，每個N型電晶體的跨壓將不會超過1.8V。
然而，習知二級式的後端驅動器110在墊輸出信號Opad轉態(level transition)時，有可能造成電晶體的跨壓超過其耐壓值(1.8V)。
請參照第1B圖，其所繪示為習知二級式的後端驅動器在墊輸出信號Opad由低準位(0V)轉換為高準位(3.3V)時，上拉單元中的第一P型電晶體P1各個端點的電壓值變化示意圖。當上拉單元112關閉且下拉單元114開啟時，第一P型電晶體P1閘極(gp1)電壓持續維持在第一電源電壓V1(1.8V)、汲極(dp1)連接至輸出墊120，所以電壓為0V，而源極(sp1)電壓處於浮動(floating)狀態約為1.5V。於時間點t1時，上拉單元112開啟且下拉單元114關閉，此時墊輸出信號Opad轉態。此時，第二P型電晶體P2閘極接收的上拉控制信號C_up為V1(1.8V)，而第一P型電晶體P1閘極(gp1)電壓維持在1.8V，因此，第一P型電晶體P1的汲極(dp1)與源極(sp1)電壓會逐漸升高至第二電源電壓V2(3.3V)。
如第1B圖所示，在墊輸出信號Opad轉態的過程中，第一P型電晶體P1的源極(sp1)電壓上升較快而汲極(dp1)電壓上升較慢，因此造成源極(sp1)與汲極(dp1)之間的電壓差(ΔV)大於1.8V。如此，將造成第一P型墊電晶體P1的損毀，使得整體電路無法正常運作。
同理，在墊輸出號Opad由高準位(3.3V)轉換為低準位(0V)時，下拉單元114中的第一N型電晶體N1的汲極與源極之間也會有超過其耐壓的情形出現，並造成第一N型墊電晶體N1的損毀。
根據第1A、第1B圖的說明可以得知，習知二級式後端驅動器110的下拉單元114或上拉單元112，在開啟下拉單元114或上拉單元112的瞬間，與墊輸出信號Opad直接相連接的第一N型電晶體N1或第一P型電晶體P1之汲極與源極之間的電壓差容易過大，進而使電晶體受到毀損，因此本發明便以改善此缺失為目標，期能使電晶體的汲極與源極間的電壓壓差在瞬間的電壓變化所造成的負面影響得以降低。
有鑑於此，本發明提供一種二級式後端驅動器，其而能改善在上拉單元與下拉單元因為源極與汲極之間的瞬間電壓差過大所導致電晶體毀損的問題。
本發明揭露一種二級式後端驅動器，接收一核心輸出信號並產生一墊輸出信號至一輸出墊，該核心輸出信號操作於一第一電源電壓與一接地電壓之間，該墊輸出信號操作於一第二電源電壓與一接地電壓之間，包括：一控制電路，接收該核心輸出信號與該墊輸出信號，並根據該核心輸出信號產生一第一上拉控制信號、一第二上拉控制信號；以及一上拉單元，包括一第一P型電晶體與一第二P型電晶體，其中，該第二P型電晶體的一源極連接至該第二電源電壓，該第二P型電晶體的一閘極接收該第二上拉控制信號，該第二P型電晶體的一汲極連接至該第一P型電晶體的一源極，該第一P型電晶體的一閘極接收該第一上拉控制信號，該第一P型電晶體的一汲極連接至該輸出墊；其中，於該墊輸出信號由一低準位轉換為一高準位之後的一暫態區間，該控制電路係將該墊輸出信號作為該第一上拉控制信號，於該暫態區間之後的一穩態區間，該控制電路係將一固定電壓作為該第一上拉控制信號。
本發明亦揭露一種二級式後端驅動器，接收一核心輸出信號並產生一墊輸出信號至一輸出墊，該核心輸出信號操作於一第一電源電壓與一接地電壓之間，該墊輸出信號操作於一第二電源電壓與一接地電壓之間，包括：一控制電路，接收該核心輸出信號與該墊輸出信號，並根據該核心輸出信號產生一第一下拉控制信號、與一第二下拉控制信號；以及一下拉單元，包括一第一N型電晶體與一第二N型電晶體，其中，該第二N型電晶體的一源極連接至該接地電壓，該第二N型電晶體的一閘極接收該第二下拉控制信號，該第二N型電晶體的一汲極連接至該第一N型電晶體的一源極，該第一N型電晶體的一閘極接收該第一下拉控制信號，該第一N型電晶體的一汲極連接至該輸出墊；其中，於該墊輸出信號由一高準位轉換為一低準位之後的一暫態區間，該控制電路係將該墊輸出信號作為該第一下拉控制信號，於該暫態區間之後的一穩態區間，該控制電路係將一固定電壓作為該第一下拉控制信號。
本發明亦揭露一種二級式後端驅動器，接收一核心輸出信號並產生一墊輸出信號至一輸出墊，該核心輸出信號操作於一第一電源電壓與一接地電壓之間，該墊輸出信號操作於一第二電源電壓與一接地電壓之間，包括：一控制電路，接收該核心輸出信號與該墊輸出信號，並根據該核心輸出信號產生一第一上拉控制信號、一第二上拉控制信號、一第一下拉控制信號、與一第二下拉控制信號；一上拉單元，包括一第一P型電晶體與一第二P型電晶體，其中，該第二P型電晶體的一源極連接至該第二電源電壓，該第二P型電晶體的一閘極接收該第二上拉控制信號，該第二P型電晶體的一汲極連接至該第一P型電晶體的一源極，該第一P型電晶體的一閘極接收該第一上拉控制信號，該第一P型電晶體的一汲極連接至該輸出墊；以及一下拉單元，包括一第一N型電晶體與一第二N型電晶體，其中，該第二N型電晶體的一源極連接至該接地電壓，該第二N型電晶體的一閘極接收該第二下拉控制信號，該第二N型電晶體的一汲極連接至該第一N型電晶體的一源極，該第一N型電晶體的一閘極接收該第一下拉控制信號，該第一N型電晶體的一汲極連接至該輸出墊；其中，於該墊輸出信號由一低準位轉換為一高準位之後的一第一暫態區間，該控制電路係將該墊輸出信號作為該第一上拉控制信號，於該第一暫態區間之後的一第一穩態區間，該控制電路係將一固定電壓作為該第一上拉控制信號；以及，於該墊輸出信號由一高準位轉換為一低準位之後的一第二暫態區間，該控制電路係將該墊輸出信號作為該第一下拉控制信號，於該第二暫態區間之後的一第二穩態區間，該控制電路係將該固定電壓作為該第一下拉控制信號。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
於習知二級式後端驅動器中，由於上拉單元中第一P型電晶體P1以及下拉單元中第一N型電晶體N1的閘極皆連接至一固定電壓(V1)無法變化，因此當上拉單元或者下拉單元在動作時，其閘極電壓無法提供足夠的上拉強度(pull-up strength)或者下拉強度(pull-down strength)，導致汲極與源即之間的電壓差過大造成第一P型電晶體P1或者第一N型電晶體N1的損壞。因此，本發明針對習知二級式後端驅動器的缺失進行改進，並解決上述的問題。
請參照第2圖，其所繪示為本發明二級式後端驅動器示意圖。二級式後端驅動器300連接於核心電路200與輸出墊400之間。其中，核心電路200連接於第一電源電壓V1與接地端GND之間，第一電源電壓V1可為例如1.8V，因此，核心輸出信號Ocore的操作範圍在0V與1.8V之間，亦即，高準位為1.8V，而低準位為0V。
二級式後端驅動器300包括一控制電路310、一上拉單元360、一下拉單元390。其中，控制電路310接收核心輸出信號Ocore、墊輸出信號Opad，並產生第一上拉控制信號C_up1、第二上拉控制信號C_up2、第一下拉控制信號C_down1以及第二下拉控制信號C_down2。
再者，上拉單元360包括一第一P型電晶體P1、與第二P型電晶體P2。第二P型電晶體P2源極連接至第二電源電壓V2(例如3.3V)、閘極接收第二上拉控制信號C_up2；第一P型電晶體P1源極連接至第二P型電晶體P2汲極、閘極接收第一上拉控制信號C_up1、汲極連接至輸出墊400。
下拉單元390包括一第一N型電晶體N1、與第二N型電晶體N2。第二N型電晶體N2源極連接至接地端GND、閘極接收第二下拉控制信號C_down2；第一N型電晶體N1源極連接至第二N型電晶體N2汲極、閘極接收第一下拉控制信號C_down1、汲極連接至輸出墊400。再者，二級式後端驅動器300係產生墊輸出信號Opad至輸出墊400，而墊輸出信號Opad的操作範圍在0V與3.3V之間，亦即，高準位為3.3V，而低準位為0V。
控制電路310包括一第一控制單元320以及第二控制單元350。第一控制單元320根據核心輸出信號Ocore來產生第一上拉控制信號C_up1與第二上拉控制信號C_up2；同理，第二控制單元350根據核心輸出信號Ocore來產生第一下拉控制信號C_down1與第二下拉控制信號C_down2。
根據本發明的實施例，當核心輸出信號Ocore由低準位轉換為高準位初期的一第一暫態區間(transient period)，該第一控制單元320會提供一第一暫態路徑(transient path)將墊輸出信號Opad作為第一上拉控制信號C_up1，而於第一暫態區間之後的第一穩態區間(steady period)該第一控制單元320會提供第一電源電壓(V1)作為第一上拉控制信號C_up1。同理，當核心輸出信號Ocore由高準位轉換為低準位初期具有第二暫態區間，該第二控制單元350會提供一第二暫態路徑將墊輸出信號Opad作為第一下拉控制信號C_down1，而於第二暫態區間之後的一第二穩態區間該第二控制單元350會提供第一電源電壓(V1)作為第一下拉控制信號C_down1。以下詳細介紹本發明的細部電路及其動作原理。
請參照第3A圖，其所繪示為本發明第一控制單元示意圖。第一控制單元中包括一第一準位轉換器(first level shifter)322、一第一反相器324、一第一傳輸閘(transmission gate)332、一第一時序匹配電路(first timing matching circuit)330、以及一第一暫態路徑334。
其中，第一準位轉換器322接收核心輸出信號Ocore，並轉換為操作範圍在V1(1.8V)~V2(3.3V)的第一轉換輸出信號O1_ls，其中，第一轉換輸出信號O1-ls的操作範圍在V1(1.8V)~V2(3.3V)，亦即高準位為3.3V，低準位為1.8V。第一反相器324接收第一轉換輸出信號O1_ls並輸出第二上拉控制信號C_up2。其中，第二上拉控制信號C_up2的操作範圍在V1(1.8V)~V2(3.3V)，亦即高準位為3.3V，低準位為1.8V。
再者，第一時序匹配電路330接收核心輸出信號Ocore，並產生第一延遲的(delayed)核心輸出信號Ocore_d1。第一傳輸閘332具有一輸入端連接至第一電源電壓(V1)、一輸出端連接至第一P型電晶體P1閘極、一第一控制端連接至輸出墊400、一第二控制端接收該第一延遲的核心輸出信號Ocore_d1。第一暫態路徑334連接於輸出墊400以及第一P型電晶體P1閘極之間，並具有一控制端接收第一延遲的核心輸出信號Ocore_d1。
再者，第一時序匹配電路330係用來調整第一控制單元320產生第一上拉控制信號C_up1以及第二上拉控制信號C_up2的時間，並使得第一上拉控制信號C_up1以及第二上拉控制信號C_up2可同時傳遞(propagate)至第一P型電晶體P1與第二P型電晶體P2閘極。當然，如果缺少第一時序匹配電路330，整個第一控制單元320還是可以正常運作。
由第3A圖可知，第一暫態路徑334包括第三N型電晶體N3與第四N型電晶體N4，第三N型電晶體N3閘極連接至第一電源電壓V1(1.8V)且第四N型電晶體N4閘極即為控制端接收第一延遲的核心輸出信號Ocore_d1，而第三N型電晶體N3與第四N型電晶體N4串接於輸出墊400以及第一P型電晶體P1閘極之間。
第一傳輸閘332包括第三P型電晶體P3以及第五N型電晶體N5。第三P型電晶體P3源極與第五N型電晶體N5的汲極相互連接並成為第一傳輸閘332的輸入端連接至第一電源電壓V1，第三P型電晶體P3汲極與第五N型電晶體N5源極相互連接並成為第一傳輸閘332的輸出端連接至第一P型電晶體P1閘極。再者，第五N型電晶體N5的閘極為第一控制端連接至輸出墊400，第三P型電晶體P3的閘極為第二控制端接收第一延遲的核心輸出信號Ocore_d1。
再者，實現第一準位轉換器322的方式有很多，因此其細部電路不再描述；同理，第一時序匹配電路330僅是提供信號的延遲，其細部電路也不在描述。
請參照第3B圖，其所繪示為本發明第二控制單元示意圖。第二控制單元中包括一第二時序匹配電路352、一第二反相器354、一第二傳輸閘356、一第二準位轉換器355、以及一第二暫態路徑357。
其中，第二時序匹配電路352接收核心輸出信號Ocore，並產生第二延遲的核心輸出信號Ocore_d2。第二反相器354接收第二延遲的核心輸出信號Ocore_d2並輸出第二下拉控制信號C_down2。其中，第二下拉控制信號C_down2的操作範圍在0V~V1(1.8V)，亦即高準位為1.8V，低準位為0V。
再者，第二準位轉換器355接收核心輸出信號Ocore，並轉換為操作範圍在V1(1.8V)~V2(3.3V)的第二轉換輸出信號O2_ls，亦即第二轉換輸出信號O2_ls的高準位為3.3V，低準位為1.8V。第二傳輸閘356具有一輸入端連接至第一電源電壓(V1)、一輸出端連接至第一N型電晶體N1閘極、一第一控制端接收該第二轉換輸出信號O2_ls、一第二控制端連接至輸出墊400。一第二暫態路徑357連接於輸出墊400以及第一N型電晶體N1閘極之間，並具有一控制端接收該第二轉換輸出信號O2_ls。
其中，第二時序匹配電路352係用來調整第二控制單元350產生第一下拉控制信號C_down1以及第二下拉控制信號C_down2的時間，並使得第一下拉控制信號C_down1以及第二下拉控制信號C_down2可同時傳遞至第一N型電晶體N1與第二N型電晶體N2閘極。當然，如果缺少第二時序匹配電路352，整個第二控制單元350還是可以正常運作。
由第3B圖可知，第二暫態路徑357包括第四P型電晶體P4與第五P型電晶體P5，第四P型電晶體P4閘極連接至第一電源電壓V1(1.8V)且第五P型電晶體P5閘極即為控制端接收第二轉換輸出信號O2_ls，而第四P型電晶體P4與第五P型電晶體P5串接於輸出墊400以及第一N型電晶體N1閘極之間。
第二傳輸閘356包括第六P型電晶體P6以及第六N型電晶體N6。第六P型電晶體P6源極與第六N型電晶體N6汲極相互連接並成為第二傳輸閘356的輸入端連接至第一電源電壓V1，第六P型電晶體P6汲極與第六N型電晶體N6源極相互連接並成為第二傳輸閘356的輸出端連接至第一N型電晶體N1閘極。再者，第六N型電晶體N6的閘極為第一控制端接收第二轉換輸出信號O2_ls，第六P型電晶體P6的閘極為第二控制端連接至輸出墊400。
再者，實現第二準位轉換器355的方式有很多，因此其細部電路不再描述；同理，第二時序匹配電路352僅是提供信號的延遲，其細部電路也不在描述。
請同時參照第3A圖與第3B圖，當核心輸出信號Ocore為穩態的低準位(0V)時，第一控制單元320中第一轉換輸出信號O1_ls為低準位(1.8V)，第二上拉控制信號C_up2為高準位(3.3V)；第一延遲的核心輸出號Ocore_d1為低準位(0V)，第一暫態路徑334關閉(turn off)(或稱為開路狀態)，第一傳輸閘332為一閉路狀態(close state)，此時，第一上拉控制信號(C_up1)為1.8V。因此，上拉單元360中的第二P型電晶體P2關閉(turn off)，並使得上拉單元360關閉(turn off)。
同時，第二控制單元350中，第二延遲的核心輸出號Ocore_d2為低準位(0V)，第二下拉控制信號(C_down2)為高準位(1.8V)。第二轉換輸出信號O2_ls為低準位(1.8V)，第二暫態路徑357開啟(或稱為閉路狀態)，第二傳輸閘356為一開路狀態(open state)，此時，下拉單元390中的第一N型電晶體N1以及第二N型電晶體N2開啟，使得下拉單元390開啟，墊輸出信號Opad為低準位(0V)。
當核心輸出信號Ocore由低準位轉換為高準位初期的一第一暫態區間時，第二控制單元350中，第二延遲的核心輸出號Ocore_d2為高準位(1.8V)，第二下拉控制信號(C_down2)為低準位(0V)。第二轉換輸出信號O2_ls為高準位(3.3V)，第二暫態路徑357關閉(或稱為開路狀態)，第二傳輸閘356為一閉路狀態(close state)。此時，下拉單元390中的第二N型電晶體N2關閉，使得下拉單元390關閉。
同時，第一控制單元320中第一轉換輸出信號O1_ls為高準位(3.3V)，第二上拉控制信號C_up2為低準位(1.8V)；第一延遲的核心輸出號Ocore_d1為高準位(1.8V)，第一傳輸閘332為開路狀態(open state)，第一暫態路徑334開啟，使得第一上拉控制信號(C_up1)將隨著墊輸出信號Opad變化。而由於上拉單元360開啟，所以墊輸出信號Opad由低準位(0V)逐漸升高至高準位(3.3V)。
很明顯地，於第一暫態區間時第一上拉控制信號(C_up1)低於V1(1.8V)，將使得第一P型電晶體P1具有較大的上拉強度，因此汲極與源極上升的速度相當，不會造成電壓差過大而導致第一P型電晶體P1損壞的情形發生。
於核心輸出信號Ocore由低準位轉換為高準位的第一暫態區間之後即為第一穩態區間。在第一穩態區間中，下拉單元390持續關閉不再贅述，而第二上拉控制信號C-_up2持續為低準位(1.8V)，而墊輸出信號Opad高於1.8V，使得第一暫態路徑334關閉(或稱為開路狀態)，而第一傳輸閘332為閉路狀態(close state)。因此，第一上拉控制信號(C_up1)不再隨輸出信號Opad變化而維持在V1(1.8V)，而墊輸出信號Opad則為高準位3.3V。
當核心輸出信號Ocore由高準位轉換為低準位初期的一第二暫態區間時，第一控制單元320中，第一準位轉換器322的第一轉換輸出信號O1_ls為低準位(1.8V)，第二上拉控制信號(C_up2)為高位(3.3V)。第一延遲的核心輸出信號Ocore_d1為低準位(0V)，第一暫態路徑334關閉(或稱為開路狀態)，第一傳輸閘332為一閉路狀態(close state)，此時，下拉單元360中的第二P型電晶體P2關閉，使得上拉單元360關閉。
同時，第二控制單元350中第一第二延遲的核心輸出信號Ocore_d2低準位(0V)，第二下拉控制信號C_down2為高準位(1.8V)；第二轉換輸出信號O2_ls為低準位(1.8V)，第二傳輸閘356為開路狀態(open state)，第二暫態路徑357開啟，使得第一下拉控制信號(C_down1)將隨著墊輸出信號Opad變化。而由於下拉單元390開啟，所以墊輸出信號Opad由高準位(3.3V)逐漸降低至低準位(0V)。
很明顯地，於第二暫態區間時第一下拉控制信號(C_down1)高於V1(1.8V)，將使得第一N型電晶體N1具有較大的下拉強度，因此汲極與源極下降的速度相當，不會造成電壓差過大而導致第一N型電晶體N1損壞的情形發生。
於核心輸出信號Ocore由高準位轉換為低準位初期的第二暫態區間之後即為第二穩態區間。在第二穩態區間中，上拉單元360持續關閉不再贅述，而第二下拉控制信號C_down2持續為高準位(1.8V)，而墊輸出信號Opad低於1.8V，使得第二暫態路徑357關閉(或稱為開路狀態)，而第二傳輸閘356為閉路狀態(close state)，使得第一下拉控制信號(C_down1)不再隨輸出信號Opad變化，而維持在V1(1.8V)，而墊輸出信號Opad則為低準位0V。
請參照第3C圖，其所繪示為本發明二級式的後端驅動器在墊輸出信號Opad由低準位(0V)轉換為高準位(3.3V)時，第一P型電晶體P1各端點的電壓變化示意圖。於時間點t1之前，下拉單元390開啟而上拉單元360關閉，第一P型電晶體P1閘極(gp1)電壓持續維持在第一電源電壓V1(1.8V)、汲極(dp1)連接至輸出墊400，所以電壓為0V，而源極(sp1)電壓處於浮動(floating)狀態約為1.5V。於時間點t1時，上拉單元360開啟且下拉單元390關閉，此時墊輸出信號Opad開始變化。
於時間點t1至時間點t2的第一暫態區間時，第一暫態路徑334開啟，第一P型電晶體P1閘極接收的第一上拉控制信號(C_up1)隨著墊輸出信號Opad變化。此時，第一上拉控制信號(C_up1)低於V1(1.8V)，將使得第一P型電晶體P1具有較大的上拉強度，因此汲極與源極電壓上升的速度相當，不會造成電壓差(ΔV)過大而導致第一P型電晶體P1損壞的情形發生。
於時間點t2之後的第一穩態區間，第一暫態路徑334關閉，而第一P型電晶體P1閘極接收的第一上拉控制信號(C_up1)將改為由第一傳輸閘332輸出的第一電源電壓(V1)。
同理，當墊輸出信號Opad由高準位轉換為低準位時的第二暫態區間，第二暫態路徑也會使得第一上拉控制信號(C_up1)隨著墊輸出信號Opad變化，因此，第一N型電晶體N1的閘極電壓高於1.8V，可以增加其下拉強度，使得汲極與源極之間的電壓差不會過大並且有效地保護第一N型電晶體N1。
當然，本發明的二級式後端驅動器也可以適當地變化。例如，控制電路310中僅有第一控制單元320而沒有第二控制單元350。亦即，如第3A圖所示，二級式後端驅動器可以保護上拉單元360中的第一P型電晶體P1。或者，控制電路310中僅有第二控制單元350而沒有第一控制單元320。亦即，如第3B圖所示，二級式後端驅動器可以保護下拉單元390中的第一N型電晶體N1。
綜上所述，本發明的二級式後端驅動器，將上拉單元中第一P型電晶體P1以及下拉單元中第一N型電晶體N1的閘極選擇性地連接至墊輸出信號Opad或者一固定電壓(V1)，因此當上拉單元或者下拉單元在動作時，其閘極電壓可提供足夠的上拉強度或者下拉強度，使得第一P型電晶體P1或者第一N型電晶體N1不會受到損壞。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．核心電路
110．．．二級式後端驅動器
112．．．上拉單元
114．．．下拉單元
116．．．控制電路
120．．．輸出墊
200．．．核心電路
310．．．二級式後端驅動器
310．．．控制電路
320．．．第一控制單元
322．．．第一準位轉換器
324．．．第一反相器
330．．．第一時序匹配電路
332．．．第一傳輸閘
334．．．第一暫態路徑
350．．．第二控制單元
352．．．第二時序匹配電路
354．．．第二反相器
355．．．第二準位轉換器
356．．．第二傳輸閘
357．．．第二暫態路徑
360．．．上拉單元
390．．．下拉單元
400．．．輸出墊
第1A圖所繪示為習知二級式後端驅動器示意圖。
第1B圖所繪示為習知二級式的後端驅動器在墊輸出信號Opad由低準位(0V)轉換為高準位(3.3V)時，上拉單元中的第一P型電晶體P1各個端點的電壓值變化示意圖。
第2圖所繪示為本發明二級式後端驅動器示意圖。
第3A圖，其所繪示為本發明第一控制單元示意圖。
第3B圖，其所繪示為本發明第二控制單元示意圖。
第3C圖，其所繪示為本發明二級式的後端驅動器在墊輸出信號Opad由低準位(0V)轉換為高準位(3.3V)時，第一P型電晶體P1各端點的電壓變化示意圖。
200．．．核心電路
310．．．二級式後端驅動器
310．．．控制電路
320．．．第一控制單元
350．．．第二控制單元
360．．．上拉單元
390．．．下拉單元
400．．．輸出墊

Claims (11)

  1. 一種二級式後端驅動器，接收一核心輸出信號並產生一墊輸出信號至一輸出墊，該核心輸出信號操作於一第一電源電壓與一接地電壓之間，該墊輸出信號操作於一第二電源電壓與一接地電壓之間，包括：一控制電路，接收該核心輸出信號與該墊輸出信號，並根據該核心輸出信號產生一第一上拉控制信號、一第二上拉控制信號；以及一上拉單元，包括一第一P型電晶體與一第二P型電晶體，其中，該第二P型電晶體的一源極連接至該第二電源電壓，該第二P型電晶體的一閘極接收該第二上拉控制信號，該第二P型電晶體的一汲極連接至該第一P型電晶體的一源極，該第一P型電晶體的一閘極接收該第一上拉控制信號，該第一P型電晶體的一汲極連接至該輸出墊；其中，該控制電路包括一暫態路徑，連接於該第一P型電晶體的該閘極與該輸出墊之間，於該墊輸出信號由一低準位轉換為一高準位之後的一暫態區間，該暫態路徑為一閉路狀態並將該墊輸出信號傳遞至該第一P型電晶體的該閘極，使得該控制電路係將該墊輸出信號作為該第一上拉控制信號，於該暫態區間之後的一穩態區間，該暫態路徑為一開路狀態，且該控制電路係將一固定電壓作為該第一上拉控制信號。
  2. 如申請專利範圍第1項所述之二級式後端驅動器，其中該控制電路包括： 一傳輸閘，包括一輸入端接收該第一電源電壓、一輸出端連接至該第一P型電晶體的該閘極；其中，於該暫態區間時，該傳輸閘為該開路狀態；以及，於該穩態區間時，該傳輸閘將該第一電源電壓傳遞至該第一P型電晶體的該閘極。
  3. 如申請專利範圍第2項所述之二級式後端驅動器，其中該控制電路更包括：一時序匹配電路，接收該核心輸出信號，並輸出一延遲的核心輸出信號；該傳輸閘，包括一第一控制端連接至該輸出墊以及一第二控制端接收該延遲的核心輸出信號；該暫態路徑，包括一控制端接收該延遲的核心輸出信號；一準位轉換器，接收該核心輸出信號，並輸出一轉換輸出信號；以及一反相器，接收該轉換輸出信號並輸出該第二上拉控制信號。
  4. 如申請專利範圍第3項所述之二級式後端驅動器，其中該暫態路徑包括一第一N型電晶體與一第二N型電晶體，第一N型電晶體的一閘極連接至該第一電源電壓且該第二N型電晶體的一閘極即為該控制端接收該延遲的核心輸出信號，而該第一N型電晶體與該第二N型電晶體串接於該輸出墊以及該第一P型電晶體的該閘極之間。
  5. 如申請專利範圍第3項所述之二級式後端驅動器，其中該傳輸閘包括一第三P型電晶體以及一第三N型電晶體，該第三P型電晶體的一源極與該第三N型電晶體的一汲極相互連接並成為該輸入端連接至該第一電源電壓，該第三P型電晶體的一汲極與該第三N型電晶體的一源極相互連接並成為該輸出端連接至該第一P型電晶體的該閘極，該第三N型電晶體的一閘極為該第一控制端連接至該輸出墊，以及該第三P型電晶體的一閘極為該第二控制端接收該延遲的核心輸出信號。
  6. 一種二級式後端驅動器，接收一核心輸出信號並產生一墊輸出信號至一輸出墊，該核心輸出信號操作於一第一電源電壓與一接地電壓之間，該墊輸出信號操作於一第二電源電壓與一接地電壓之間，包括：一控制電路，接收該核心輸出信號與該墊輸出信號，並根據該核心輸出信號產生一第一下拉控制信號、與一第二下拉控制信號；以及一下拉單元，包括一第一N型電晶體與一第二N型電晶體，其中，該第二N型電晶體的一源極連接至該接地電壓，該第二N型電晶體的一閘極接收該第二下拉控制信號，該第二N型電晶體的一汲極連接至該第一N型電晶體的一源極，該第一N型電晶體的一閘極接收該第一下拉控制信號，該第一N型電晶體的一汲極連接至該輸出墊；其中，該控制電路包括一暫態路徑，連接於該第一N 型電晶體的該閘極與該輸出墊之間，於該墊輸出信號由一高準位轉換為一低準位之後的一暫態區間，該暫態路徑為一閉路狀態並將該墊輸出信號傳遞至該第一N型電晶體的該閘極，使得該控制電路係將該墊輸出信號作為該第一下拉控制信號，於該暫態區間之後的一穩態區間，該暫態路徑為一開路狀態，且該控制電路係將一固定電壓作為該第一下拉控制信號。
  7. 如申請專利範圍第6項所述之二級式後端驅動器，其中該控制電路包括：一傳輸閘，包括一輸入端接收該第一電源電壓、一輸出端連接至該第一N型電晶體的該閘極；其中，於該暫態區間時，該傳輸閘為該開路狀態；以及，於該穩態區間時，該傳輸閘將該第一電源電壓傳遞至該第一N型電晶體的該閘極。
  8. 如申請專利範圍第7項所述之二級式後端驅動器，其中該控制電路更包括：一時序匹配電路，接收該核心輸出信號，並輸出一延遲的核心輸出信號；一反相器，接收該延遲的核心輸出信號並輸出該第二下拉控制信號；一準位轉換器，接收該核心輸出信號，並輸出一轉換輸出信號；該傳輸閘，包括一第一控制端接收該轉換輸出信號以 及一第二控制端連接至該輸出墊；以及該暫態路徑，包括一控制端接收該延遲的核心輸出信號。
  9. 如申請專利範圍第8項所述之二級式後端驅動器，其中該暫態路徑包括一第一P型電晶體與一第二P型電晶體，第一P型電晶體的一閘極連接至該第一電源電壓且該第二P型電晶體的一閘極即為該控制端接收該轉換輸出信號，而該第一P型電晶體與該第二P型電晶體串接於該輸出墊以及該第一N型電晶體的該閘極之間。
  10. 如申請專利範圍第8項所述之二級式後端驅動器，其中該傳輸閘包括一第三P型電晶體以及一第三N型電晶體，該第三P型電晶體的一源極與該第三N型電晶體的一汲極相互連接並成為該輸入端連接至該第一電源電壓，該第三P型電晶體的一汲極與該第三N型電晶體的一源極相互連接並成為該輸出端連接至該第一P型電晶體的該閘極，該第三N型電晶體的一閘極為該第一控制端接收該轉換輸出信號，以及該第三P型電晶體的一閘極為該第二控制端連接至該輸出墊。
  11. 一種二級式後端驅動器，接收一核心輸出信號並產生一墊輸出信號至一輸出墊，該核心輸出信號操作於一第一電源電壓與一接地電壓之間，該墊輸出信號操作於一第二電源電壓與一接地電壓之間，包括： 一控制電路，接收該核心輸出信號與該墊輸出信號，並根據該核心輸出信號產生一第一上拉控制信號、一第二上拉控制信號、一第一下拉控制信號、與一第二下拉控制信號；一上拉單元，包括一第一P型電晶體與一第二P型電晶體，其中，該第二P型電晶體的一源極連接至該第二電源電壓，該第二P型電晶體的一閘極接收該第二上拉控制信號，該第二P型電晶體的一汲極連接至該第一P型電晶體的一源極，該第一P型電晶體的一閘極接收該第一上拉控制信號，該第一P型電晶體的一汲極連接至該輸出墊；以及一下拉單元，包括一第一N型電晶體與一第二N型電晶體，其中，該第二N型電晶體的一源極連接至該接地電壓，該第二N型電晶體的一閘極接收該第二下拉控制信號，該第二N型電晶體的一汲極連接至該第一N型電晶體的一源極，該第一N型電晶體的一閘極接收該第一下拉控制信號，該第一N型電晶體的一汲極連接至該輸出墊；其中，該控制電路包括一第一暫態路徑，連接於該第一P型電晶體的該閘極與該輸出墊之間，於該墊輸出信號由一低準位轉換為一高準位之後的一第一暫態區間，該第一暫態路徑為一閉路狀態並將該墊輸出信號傳遞至該第一P型電晶體的該閘極，使得該控制電路係將該墊輸出信號作為該第一上拉控制信號，於該第一暫態區間之後的一第一穩態區間，該第一暫態路徑為一開路狀態，且該控制電路係將一固定電壓作為該第一上拉控制信號；以及，該 控制電路包括一第二暫態路徑，連接於該第一N型電晶體的該閘極與該輸出墊之間，於該墊輸出信號由一高準位轉換為一低準位之後的一第二暫態區間，該第二暫態路徑為該閉路狀態並將該墊輸出信號傳遞至該第一N型電晶體的該閘極，使得該控制電路係將該墊輸出信號作為該第一下拉控制信號，於該第二暫態區間之後的一第二穩態區間，該第二暫態路徑為該開路狀態，且該控制電路係將該固定電壓作為該第一下拉控制信號。
TW100106975A 2011-03-02 2011-03-02 二級式後端驅動器 TWI463600B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW100106975A TWI463600B (zh) 2011-03-02 2011-03-02 二級式後端驅動器
CN201110304720.3A CN102655409B (zh) 2011-03-02 2011-10-10 二级式后端驱动器
US13/409,408 US8633737B2 (en) 2011-03-02 2012-03-01 Two-stage post driver circuit
US14/107,052 US8933730B2 (en) 2011-03-02 2013-12-16 Two-stage post driver circuit
US14/107,082 US8981818B2 (en) 2011-03-02 2013-12-16 Method of controlling two-stage post driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100106975A TWI463600B (zh) 2011-03-02 2011-03-02 二級式後端驅動器

Publications (2)

Publication Number Publication Date
TW201237999A TW201237999A (en) 2012-09-16
TWI463600B true TWI463600B (zh) 2014-12-01

Family

ID=46730952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106975A TWI463600B (zh) 2011-03-02 2011-03-02 二級式後端驅動器

Country Status (3)

Country Link
US (3) US8633737B2 (zh)
CN (1) CN102655409B (zh)
TW (1) TWI463600B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器
TWI433442B (zh) * 2012-02-20 2014-04-01 Global Unichip Corp 電壓轉換電路
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation
US8947129B2 (en) * 2013-02-28 2015-02-03 Jeng-Jye Shau High voltage switching circuits
US9294081B2 (en) * 2014-03-28 2016-03-22 Freescale Semiconductor, Inc. System and method for breakdown protection for switching output driver
US9432005B2 (en) * 2014-06-12 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pull-up circuit and related method
US9444462B2 (en) 2014-08-13 2016-09-13 Macronix International Co., Ltd. Stabilization of output timing delay
US9419596B2 (en) 2014-09-05 2016-08-16 Macronix International Co., Ltd. Sense amplifier with improved margin
KR102242582B1 (ko) * 2014-10-10 2021-04-22 삼성전자주식회사 수신 회로 및 그것의 신호 수신 방법
US9325318B1 (en) 2014-11-26 2016-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Post driver
WO2017098909A1 (ja) * 2015-12-08 2017-06-15 株式会社ソシオネクスト 出力回路
JP6643157B2 (ja) * 2016-03-22 2020-02-12 ルネサスエレクトロニクス株式会社 半導体装置
CN107659303A (zh) * 2017-08-31 2018-02-02 晨星半导体股份有限公司 输入输出电路
CN107819462A (zh) * 2017-09-08 2018-03-20 灿芯创智微电子技术（北京）有限公司 一种新型高压与低压兼容的电路接口
US10985754B1 (en) * 2020-05-27 2021-04-20 Db Hitek Co., Ltd. Input/output circuit and electronic device including the same
CN114079452A (zh) * 2020-08-19 2022-02-22 澜起科技股份有限公司 非对称输入输出结构
CN114155893B (zh) * 2020-09-07 2023-07-14 长鑫存储技术有限公司 驱动电路
TWI733630B (zh) * 2020-12-07 2021-07-11 智原科技股份有限公司 輸出入模組
US11881847B2 (en) 2021-09-14 2024-01-23 Mediatek Inc. Post driver and chip with overdrive capability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943507A (en) * 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
TW200516840A (en) * 2003-07-29 2005-05-16 Artisan Components Inc Voltage tolerant circuit for protecting an input buffer
US20070057703A1 (en) * 2005-06-30 2007-03-15 Stmicroelectronics Pvt. Ltd. Input buffer for CMOS integrated circuits
US20070200680A1 (en) * 2005-05-06 2007-08-30 Colby Steven M Transaction Card Including Switchable RFID Tag

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313154B1 (ko) * 1999-12-28 2001-11-07 박종섭 정전기방전 보호회로
CN2562502Y (zh) * 2002-06-25 2003-07-23 威盛电子股份有限公司 输出缓冲的过电压保护电路
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943507A (en) * 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
TW200516840A (en) * 2003-07-29 2005-05-16 Artisan Components Inc Voltage tolerant circuit for protecting an input buffer
US20070200680A1 (en) * 2005-05-06 2007-08-30 Colby Steven M Transaction Card Including Switchable RFID Tag
US20070057703A1 (en) * 2005-06-30 2007-03-15 Stmicroelectronics Pvt. Ltd. Input buffer for CMOS integrated circuits

Also Published As

Publication number Publication date
US20140103965A1 (en) 2014-04-17
US8981818B2 (en) 2015-03-17
US20140103966A1 (en) 2014-04-17
US20120223767A1 (en) 2012-09-06
CN102655409A (zh) 2012-09-05
US8933730B2 (en) 2015-01-13
CN102655409B (zh) 2014-08-20
TW201237999A (en) 2012-09-16
US8633737B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
TWI463600B (zh) 二級式後端驅動器
TWI433442B (zh) 電壓轉換電路
TW201041301A (en) Cascoded level shifter protection
KR102409872B1 (ko) 송신 회로 및 반도체 장치
TWI390846B (zh) 輸出胞、輸入胞以及輸入輸出元件
JP2004159329A (ja) 出力データのスキューを減少させうる出力バッファ回路
CN114006614B (zh) 一种基于nmos上拉驱动器的热插拔结构
TWI455484B (zh) 電位轉換電路
JP2012080380A (ja) 半導体集積回路
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
JP5266974B2 (ja) 入出力回路
US20090284287A1 (en) Output buffer circuit and integrated circuit
KR20100133610A (ko) 전압 레벨 시프터
US7005910B2 (en) Feed-forward circuit for reducing delay through an input buffer
KR100945814B1 (ko) 데이터 출력 회로
KR100780597B1 (ko) 입력버퍼
TWI475806B (zh) 晶片輸出驅動電路
TWI836538B (zh) 具有過驅動能力的後驅動器和芯片
US11621705B2 (en) Semiconductor integrated circuit device and level shifter circuit
US20040001551A1 (en) Data transmission circuit and method for reducing leakage current
TWI695377B (zh) 緩衝輸出電路及其驅動方法
KR100924341B1 (ko) 래치 회로
TWI511456B (zh) 輸入緩衝器
TW202312672A (zh) 電平轉換器及具有過驅動能力的晶片
TW201419697A (zh) 耐高壓輸入輸出電路