TWI459631B - 傳輸線結構 - Google Patents

Description

傳輸線結構

本發明是有關於一種傳輸線結構，且特別是有關於一種抑制能量洩漏的傳輸線結構。

傳統微波電路的信號線在傳輸信號時，會因為能量洩漏的原因，而可能限制其操作頻率與導致信號品質的衰減。傳統傳輸線結構可能為一傳統傳輸線結構可能為一背覆導體共平面波導(Conductor-Backed Coplanar Waveguide，簡稱為CBCPW)，其結構為習知共平面波導(Coplanar Waveguide，簡稱為CPW)的改良結構。背覆導體共平面波導的特徵在於，其共平面波導下方外加一層完整的導體面於介質版的另一側，其主要用以加強機械強度以及散熱能力。由於有平行板模態的存在，背覆導體共平面波導會有能量損耗與能量耦合洩漏的問題存在，因此目前有數種傳輸線結構被提出，以抑制傳輸信號的能量洩漏。

無洩漏共平面波導(Non-Leaky Coplanar Waveguide，簡稱為NLC)與背面鑿溝(Backside Grooving)傳輸線結構被提出來克服前述的問題。無洩漏共平面波導藉由增加額外一層介質板使共平面波導模態速度低於主要平行板模態的速度來達到抑制能量洩漏的功效；背面鑿溝傳輸線結構則是在介質板背面製造空氣溝槽，來達到抑制能量洩漏的功效。然而，上述無洩漏共平面波導與背面鑿溝傳輸線結構需要額外的介質板，且必須對介質板的介電係數與厚度做特別的限制，而使得結構複雜化與成本額外增加。上述結構的詳細內容可分別參照Liu et al.在1995年5月於IEEE Transactions on Microwave Theory and Technique發表的論文“Non-leaky coplanar(NLC) waveguides with conductor backing”，以及Hotta et al.在2001年於Asia-Pacific Microwave Conference發表的論文“Effects of backside grooving on leakage loss of conductor-backed coplanar waveguide”。

電磁能隙帶(Electro-Magnetic Band Gap，簡稱為EBG)與單一平面緊密光子隙帶(Uni-Planar Compact Photonic Band Gap，簡稱為UC-PBG)傳輸線結構也被提出來解決能量洩漏的問題。電磁能隙帶與單一平面緊密光子隙帶傳輸線結構使用數量甚多的週期結構鋪滿導體面，其分佈式的電感與電容值所形成的止帶(Stop Band)之效果有助於抑制平行板模態的傳遞。然而，上述電磁能隙帶與單一平面緊密光子隙帶傳輸線結構的結構形狀複雜，且其龐大的週期結構除了佔用巨大的導體面積之外，其電磁模擬上也相當地耗費時間，而不利於設計與製造。此外，上述結構在止帶以外的頻帶並無抑制損耗的能力。況且，此種結構要達到寬頻的止帶是極為困難的事情，因此上述結構僅是具備窄頻的抑制損耗能力。上述結構的詳細內容可參照Yang et al.在1999年8月於IEEE Transactions on Microwave Theory and Technique發表的論文“A uniplanar compact photonic-bandgap(UC-PBG) structure and its applications for microwave circuits”。

另外，還有承載金屬聯通柱背金屬共平面波導(Via Loaded CBCPW)被提出。承載金屬聯通柱背金屬共平面波導使用金屬聯通柱佈滿信號線兩側的導體面來製造類似金屬合成波導(Substrate Integrated Waveguide，簡稱為SIW)的效果，以有效地減少傳輸線到導體面的能量耦合。承載金屬聯通柱背金屬共平面波導目前雖被廣泛地使用於微波電路應用上，然而，製造金屬聯通柱需要額外的光罩與製程，因此，其製造成本也將被提高。上述結構的詳細內容可參照Haydl在2002年6月於IEEE Transactions on Microwave Theory and Technique發表的論文“On the use of vias in conductor-backed coplanar circuits”。

總之，上述各種傳統傳輸線結構都有成本增加與製程增加的問題存在。據此，有需要減少傳統傳輸線結構的製造成本與製程，以達到節能省碳的環保趨勢。

本發明提出一種傳輸線結構，用以抑制能量洩漏。傳輸線結構是由多個週期單元實質串接(Cascade)而組成。週期單元包括信號線單元，以及包括分別位於信號線單元旁側的開路單元、短路單元或旁側導體單元，其中週期單元的布洛赫阻抗(Bloch impedance)約為傳輸線結構之系統阻抗的0.6至1.4倍。

本發明提出一種傳輸線結構，用以抑制能量洩漏。傳輸線結構是由多個週期單元實質串接而組成。週期單元包括信號線單元，以及包括位於信號線單元兩側其中之一的開路單元或短路單元，其中週期單元的布洛赫阻抗不受限於需為傳輸線結構之系統阻抗之0.6至1.4倍的限制條件。

本發明提出一種至少包括上述其中一種傳輸線結構的電子裝置，所述電子裝置可能為電子晶片、微波電路、通訊裝置、電路板、筆記型電腦、手機、顯示裝置或天線等。

總之，本發明是透過週期性地改變導體面的形狀，來提供傳輸線結構的開路與短路條件，或者透過同時改變信號與/或導體面的形狀，來提升傳輸線結構的慢波係數，以藉此抑制能量洩漏之功效。

基於上述，本發明的傳輸線結構僅需要實質單層之介質基板就可以達到抑制能量洩漏之功效，而且本發明的傳輸線結構可以減少使用金屬聯通柱的使用。除此之外，本發明的傳輸線結構所佔用的導體面積甚小，符合實際用途。相較於傳統的傳輸線結構，本發明的傳輸線結構具有製造成本較低且製程較為簡化的優勢。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明用以提供一種具有抑制能量洩漏之能力的傳輸線結構。相較於傳統的傳輸線結構，本發明的傳輸線結構具有製造成本較低且製程較為簡化的優勢。

本發明所提供的傳輸線結構僅需要實質單層之介質板便可以實施。然而，本發明不限制於實施於單層介質板上，主要原因在於具有多層介質版的材料，實質上仍可等效為單層介質版。況且，本發明無須對介質板的介電係數與厚度做特別的限制。因此在某一些情況下，本發明所提供的傳輸線結構可以使用多層介質板的設計，例如實施於低溫共燒多層陶瓷(LTCC)製程、矽(Si)晶圓、砷化鎵(GaAs)晶圓、氮化鎵(GaN)晶圓、磷化銦(InP)晶圓、矽鍺(SiGe)材料、氧化鋁製程、軟板及其他類似半導體或印刷電路板(PCB)製程的基板上。

本發明所提供的傳輸線結構不需要在其信號線單元旁側使用金屬聯通柱，便能夠有效地抑制能量洩漏。然而，本發明並非排斥在傳輸線結構之旁側以外的其他區域使用金屬聯通柱。在實際的應用上，金屬聯通柱可能用來電氣地連接傳輸線結構之基板上下層。

請參照圖1A與圖1B，圖1A與圖1B是全通(All Pass)傳輸線結構示意圖。在圖1A中，全通傳輸線結構10包括信號線102與開路線101。開路線101的電氣長度為θ，且開路線101兩端浮接，呈現開路狀態。信號線102的一端連接輸入信號端點，其另一端則連接輸出信號端點。透過開路線101所製造的開路條件，信號線102的轉換函數為全通轉換函數。在圖1B中，全通傳輸線結構11包括信號線112與短路線111。短路線111的電氣長度為θ，且短路線111兩端接地，呈現短路狀態。透過短路線111所製造的短路條件，信號線112的轉換函數為全通轉換函數。以上概念已在Pozar於1998年的著作Microwave Engineering揭示，並且廣泛的使用在濾波器的設計中。然而，在幾乎所有的設計中，信號線的寬度都大致與開路或短路線的寬度相同，並且上述三條線的電氣長度都在約略等於或小於半個波長。更重要的是，濾波器的設計概念是希望得到高通(High Pass)、低通(Low Pass)、帶通(Band Pass)、帶拒(Band Reject)或其組合的響應，而非在設計全通響應，因此在濾波器的設計並不會見到所謂的全通濾波器設計。

本發明是採用上述具有全通響應的元件作為週期單元，並將該週期單元作實質地串接(Cascade)後得到一個具有全通響應的傳輸線，用以降低能量從信號線洩漏到旁側導體面的問題。此種概念雖未在任何參考文獻中被揭露，但是類似的結構可以從Ma et al.於2005年在IEEE MTT-S International Microwave Symposium Digest所發表的論文“Experimentally investigating slow-wave transmission lines and filters based on conductor-backed CPW periodic cells”發現。然而，根據Ma et al.的描述，無論在旁側導體面製造週期性圓形槽洞(類似製造開路條件，如圖1A所示)或週期性地改變信號線與旁側導體面的形狀呈大致圓形，其改良結構的***損耗(Insertion Loss)僅在介於5億到14.3億赫茲的頻率範圍區間內比原本習知的背覆導體共面波導來好。

但遺憾的是，5億到14.3億赫茲的這個頻率區間對大部分的微波產品來說都是遠遠不足的。舉例來說，手持行動通訊裝置必須包括9億與18億赫茲的頻段，藍芽是24.5億赫茲，常用的IEEE 802.11尚包含50億到60億赫茲的頻段。另外，Ma et al.的設計特意選擇較短的旁側導體面的寬度(大約為信號線寬度的兩到三倍)以降低能量測漏的損耗，然而這個選擇並不適用於絕大多數的電子或微波產品設計。

另一種設計，可參照Haydl在2002年6月於IEEE Transactions on Microwave Theory and Technique發表的論文“On the use of vias in conductor-backed coplanar circuits”。此種設計，利用到圖1B的概念，其僅製造短路條件於信號線旁側。雖然，Haydl的設計可以改善效能，然而，如先前所述，Haydl之設計的製造成本以及製程複雜度問題依舊無法解決。因此，非常需要有一種設計能夠同時兼顧降低背覆導體共面波導的能量洩漏損耗問題與降低製造成本。

本發明所提供的傳輸線結構是採用圖1A與圖1B的全通傳輸線結構10或11，透過週期性地改變傳輸線結構的信號線與/或導體面的形狀，以得到信號線旁側的週期性短路條件或開路條件。本發明所提供的另一種傳輸線結構，是利用週期性地改變傳輸線結構的信號線與/或導體面的形狀去達到提升慢波係數。要說明的是，光靠上述條件是無法必然降低背覆導體共面波導的能量洩漏損耗問題，其尚且必須仰賴以下的條件：上述週期單元的布洛赫阻抗大約為傳輸線結構之系統阻抗0.6至1.4倍，且其較佳值可能為系統阻抗。在一般的應用下，系統阻抗可能是50歐姆，而週期單元的布洛赫阻抗可能為30至70歐姆。若系統阻抗是100歐姆，而週期單元的布洛赫阻抗可能為60至140歐姆，以下數個實施例都將依此類推適用此條件。另一要說明的是，在實際應用上，信號線與旁側導體面的個數是隨設計需要而做調整的，因此有數種組合的可能性存在，使用者可以依圖1A與圖1B去做不同排列的組合與調整。在以下各個實施例中，除非特別說明，使用版材為Duriod 5880或FR4。

請參照圖2A與圖2B，圖2A是習知的背覆導體共面波導傳輸線結構之示意圖，圖2B是本發明一實施例所提供的傳輸線結構示意圖。在圖2A中，習知的背覆導體共面波導傳輸線結構12至少包括一個介質基版121、第一導體面122、第二導體面123與兩個線槽124、125，其中第一導體面122與第二導體面123位於介質基版121的上下兩側，兩條線槽124與125位於第一導體面122，用以形成信號線126與兩個旁側導體面127、128，而第二導體面123大致保持完整，以形成第二導體面。值得注意的是，在實際的使用中，在不影響實際抑制損耗效能的情況下，第二導體面123是允許部分的槽洞存在使其不完整，然而這可能會使信號線的能量透過該槽洞漏到第二導體面123下方，引起額外的問題。因此，大致保持完整的第二導體面123為較佳的實施例，而其它的實施例除非特別說明亦依照此原則去做設計。另外，雖說此實施例僅呈現更動旁側導體面形狀以達到開路條件的功效，但在不影響實際抑制損耗效能的情況下，信號線單元也允許做些微的更動，而其它的實施例除非特別說明亦依照此原則去做設計。

在圖2B中，傳輸線結構20位於背覆導體共面波導傳輸線結構的第一導體面2031，且傳輸線結構20由多個週期單元(Unit Cell)204實質串接所組成。在這個實施例中，旁側導體面202位於信號線201的兩旁側，且具有實質週期性排列呈大致凹字形的開路單元2021，用以提供開路條件。週期單元204的布洛赫阻抗大約為傳輸線結構20之系統阻抗的0.6～1.4倍，且週期單元204為實質一維週期結構。

傳輸線結構20的部份203放大示意圖亦繪示於圖2B中。傳輸線結構20可以由週期單元204實質週期性排列而組成，週期單元204包括了信號線單元與位於旁側導體面的開路單元。傳輸線結構20位於背覆導體共面波導傳輸線結構的第一導體面2031，且第一導體面2031與第二導體面2033位於介質基板2032的上下兩側，其中第二導體面2033大致保持完整，以形成第二導體面，而第一導體面2031具有多個週期性的大致上呈凸字形的槽洞2034，以形成信號線201與旁側導體面202。

請參照圖2C與圖2D，圖2C是本發明另一實施例所提供的傳輸線結構示意圖，圖2D是本發明另一實施例所提供的傳輸線結構示意圖。在圖2C的實施例中，開路單元2021亦可能僅排列於信號線201的兩旁側導體面202的其中之一。在圖2D的實施例中，開路單元2021亦可能僅排列於信號線201的一個旁側導體面202，如微帶線(Microstrip Line，簡稱為ML)旁側具有導體面的情況。以上兩種實施例，皆說明本發明的傳輸線結構在具有開路單元2021的旁側導體面具有抑制洩漏的效果。另外，圖2C與圖2D的這兩種結構的週期單元204由於本身就具備了開路條件，因此毋須受前述布洛赫阻抗的限制條件。

請繼續回到圖2B，圖2B的實施例雖然以一個信號線201為例，但本發明卻不限定於此，在兩旁側導體面202的中間，亦有可能包括兩個以上的信號線。除此之外，請參照圖2E至圖2H，圖2E至圖2H分別是本發明另一實施例所提供的傳輸線結構示意圖。圖2E至圖2H的每一個傳輸線結構依然是由多個週期單元串接而成，且週期單元包括了信號線單元與位於信號線單元旁側的開路單元，其中週期單元的布洛赫阻抗大約為傳輸線結構之系統阻抗的0.6～1.4倍。圖2B與圖2E至圖2H，可以得知實質上凸字形的槽洞除了包括上述圖2B的凸字形的槽洞2034外，還可能包括如同圖2E與圖2F的蛋糕形狀之槽洞2091、2092、圖2G的三角形狀之槽洞2093與圖2H的半圓形狀之槽洞2094。上述的這些槽洞2091～2094，以巨觀的角來看，基本上皆為實質上凸字形的槽洞。另外，由圖2B與圖2E至圖2H，可以得知，開路單元經實質串接後所形成的旁側導體面的每一點至信號線單元經實質串接後所形成的信號線的實質最短距離可能會有部分地不同。

圖3A是本發明另一實施例所提供的傳輸線結構示意圖。傳輸線結構30是由多個週期單元304串接形成，因此傳輸線結構30會包括由多個信號線單元3011經實質串接後形成的信號線301與由多個開路單元3021經實質串接後形成的兩個旁側導體面302。傳輸線結構30與圖2的傳輸線結構20的差異在於開路單元3021與開路單元2021的形狀不同。傳輸線結構30的部份303放大示意圖亦繪示於圖3A中。傳輸線結構30可以由週期單元304週期性排列而組成，週期單元304包括了信號線單元3011與信號線單元旁側的開路單元3021。傳輸線結構30位於第一導體面3031，由週期單元304經實質串接後所組成，且第一導體面3031與第二導體面3033位於介質基板3032的上下兩側，其中第二導體面3033大致保持完整，以形成第二導體面。在這個實施例中，旁側導體面302位於信號線301的旁側，其中開路單元3021除了具有實質週期性排列呈大致上呈凹字形的導體3022之外，在第一導體面的實質上為凸字形的槽洞3034內另有矩形的導體區塊3023，用以提供開路條件。換言之，第一導體面3031具有多個凹槽，且每一個凹槽上具有導體區塊，以形成每一個具有凹字形的導體與導體區塊的開路單元3021。週期單元304的布洛赫阻抗大約為傳輸線結構30之系統阻抗的0.6～1.4倍，且週期單元304為實質一維週期結構。

請參照圖3B至圖3E，圖3B至圖3E分別是本發明另一實施例所提供的傳輸線結構示意圖。圖3B至圖3E的每一個傳輸線結構依然是由多個週期單元經實質串接而成，且週期單元包括了信號線單元與位於信號線單元兩旁側的開路單元，其中週期單元的布洛赫阻抗大約為傳輸線結構之系統阻抗的0.6～1.4倍。由圖3A與圖3B至圖3E，可以得知實質上凸字形的槽洞除了包括上述圖3A的凸字形的槽洞3034外，還可能包括如同圖3B與圖3C的蛋糕形狀之槽洞3091、3092、圖3D的三角形狀之槽洞3093與圖3E的半圓形狀之槽洞3094。上述的這些槽洞3091～3094，以巨觀的角來看，基本上皆為實質上凸字形的槽洞。另外，在槽洞內的導體區塊也得隨著槽洞的形狀而改變，因此圖3B與圖3C的蛋糕形狀之槽洞3091、3092內具有蛋糕形狀的導體區塊3081、3082，圖3D的三角形狀之槽洞3093內具有三角形狀的導體區塊3083，且圖3E的半圓形狀之槽洞3094內具有半圓形狀的導體區塊3084。

請參照圖4A與圖4B，圖4A與圖4B分別是圖2B與圖3A之傳輸線結構與相同長度的習知背覆金屬共面波導傳輸線之損失因子對應頻率曲線圖。由圖4A與圖4B可以得知，使用本發明可以得到較高的無損耗洩漏的操作頻率。

在圖4A中，曲線C41為傳統背覆導體共平面波導的模擬結果，曲線C42是由15個週期單元204作實質串接後所組成之傳輸線結構20的模擬結果。由曲線C41～C42可以得知，傳統背覆導體共平面波導可以操作的頻率最多僅在100億赫茲附近，而由15個週期單元204作實質串接所組成之傳輸線結構20可以操作的頻率達到約420憶赫茲附近。

在圖4B中，曲線C43為傳統背覆導體共平面波導的模擬結果，曲線C44是由15個週期單元304作實質串接所組成之傳輸線結構30的模擬結果。由曲線C43～C44可以得知，傳統背覆導體共平面波導可以操作的頻率最多僅在100億赫茲附近，而15個週期之週期單元304作實質串接所組成之傳輸線結構30可以操作的頻率達到約425億赫茲附近。

請參照圖5，圖5是由圖2A之習知背覆導體共面波導傳輸線結構之能量洩露示意圖。圖5是在信號之頻率為265億赫茲的情況下之模擬結果的示意圖。在本文中，能量洩漏的能量密度以顏色的亮度表示，換言之，越暗的區域表示洩漏的能量越少，越亮的區域表示洩漏的能量越多。由圖5可明顯看到，能量在旁側導體面洩漏的問題相當嚴重。請參照圖6A與圖6B，圖6A是由圖2B之週期單元204經實質串接後所形成之傳輸線結構之能量洩漏示意圖，圖6B是由圖2B之開路單元2021排列於信號線之一旁側導體面所形成之傳輸線結構之能量洩漏示意圖。圖6A與圖6B是在信號之頻率為265億赫茲的情況下之模擬結果。由圖6A與圖6B可以得知，由圖2B之開路單元2021排列於信號線之兩旁側的導體面上所得之傳輸線結構的能量洩漏會大幅下降。由圖2C之週期單元所組成的傳輸線結構，由於僅使用開路單元2021排列於信號線之左側的導體面，因此導致傳輸線結構的能量會洩漏於信號線右半面。

請參照圖6C與圖6D，圖6C是由圖3A之週期單元304經實質串接後所形成之傳輸線結構之能量洩漏示意圖，圖6D是由圖3A之開路單元3021排列於信號線之一旁側導體面所形成之傳輸線結構之能量洩漏示意圖。圖6C與圖6D是在信號之頻率為265億赫茲的情況下之模擬結果。由圖6C與圖6D可以得知，由圖3A之開路單元3021排列於信號線之兩旁側的導體面上所得之傳輸線結構的能量洩漏會大幅下降。由圖3A之開路單元3021排列於信號線之左側所組成的傳輸線結構，由於僅使用開路單元3021排列於信號線之左側的導體面，因此導致傳輸線結構的能量會洩漏於信號線右半面。

請參照圖7，圖7是習知背覆導體共面波導轉角傳輸線結構之能量洩露示意圖。圖7的傳輸線結構是一種直線往上延伸後再右轉延伸的傳輸線結構，故稱為具轉角的傳輸線結構。其中，轉角的形狀結構得為實質L形、實質弧形、實質多角形或其上述之組合。此外，由於具實質L形轉角的傳輸線結構之不連續情況最嚴重，因此將導致更嚴重的能量洩漏問題在傳統的背覆導體共面波導中。故在本發明中一律選擇該形狀做為展示，以彰顯本發明的功用。

請參照圖8A～8C，圖8A是由圖2B之週期單元204經實質串接所形成的轉角傳輸線結構之能量洩漏示意圖，圖8B是由圖2B之開路單元2021排列於信號線之右側導體面所形成之轉角傳輸線結構之能量洩漏示意圖，圖8C是由圖2B之開路單元2021排列於信號線之左側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。圖8A～8C是在信號之頻率為250億赫茲的情況下之模擬結果。

由圖8A～8C可以得知，由圖2之週期單元204經實質串接所組成的轉角傳輸線結構的能量洩漏大幅下降，由圖2之開路單元2021排列於信號線之右側導體面的轉角傳輸線結構的能量會洩漏於信號線左側的導體面上，由圖2之開路單元2021排列於信號線之左側導體面的轉角傳輸線結構的能量會洩漏於信號線右側的導體面上。

請參照圖9A～9C，圖9A是由圖3A之週期單元304經實質串接所組成的轉角傳輸線結構之能量洩漏示意圖，圖9B是由圖3A之開路單元3021排列於信號線之左側導體面所形成之轉角傳輸線結構之能量洩漏示意圖，圖9C是由圖3A之開路單元3021排列於信號線之右側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。圖9A～9C是在信號之頻率為250億赫茲的情況下之模擬結果。

由圖9A～9C可以得知，由圖3A之開路單元3021排列於信號線之兩旁側導體面的轉角傳輸線結構的能量洩漏大幅下降，由圖3A之開路單元3021排列於信號線之左側導體面的轉角傳輸線結構的能量會洩漏於信號線右側地面，由圖3A之開路單元3021排列於信號線之右側導體面的轉角傳輸線結構的能量會洩漏於信號線左側導體面。

由圖7至圖9C可以得知，雖然傳輸線結構在轉角處極度不對稱，導致在轉角位置的信號線旁側導體面上無法將開路單元做對稱地放置，但是模擬的結果依然顯示本發明能夠有效地抑制能量洩漏的問題。由以上結果可以支持，由週期單元“實質”串接的傳輸線結構依然能夠有效地抑制能量的損耗。同理可推得，在多個轉角的傳輸線結構中本發明將依然能夠適用。

請參照圖10A~10C，圖10A為利用習知背覆導體共面波導傳輸線結構饋入的共平面天線(Coplanar Patch Antenna)之能量洩漏示意圖。以上設計可參考Li et al.於2000年Asia-Pacific Microwave Conference所發表的論文“Simulation and experimental study on coplanar patch and array antennas”。此實施例是設計在5.5GHz並且使用便宜的FR4基版，以映證本發明的設計概念能夠在不同版材上達到類似抑制能量損耗的效果。圖10B與圖10C分別是由圖2B與圖3A之傳輸線結構應用於共平面天線之能量洩漏示意圖。由圖10B與圖10C可以得知，傳輸線結構20與30可以作為共平面天線的信號傳輸線，與圖10A傳統的背覆導體共面波導饋入的天線相比，可發現本發明的結構能大幅降低洩漏到側導體面的能量，除了可以降低天線交叉極化的問題之外，對天線輻射效率的增進也會有幫助。此實施例旨在映證使用本發明傳輸線饋入天線的效能，而依此概念，本發明依然得適用各種不同形式的天線。

圖11A是本發明另一實施例所提供的傳輸線結構示意圖。傳輸線結構50的部份503放大示意圖亦繪示於圖11A中。傳輸線結構50可以由週期單元504經實質串接後所組成，週期單元504包括了信號線單元5011與位於旁側之第一導體面與第二導體面所形成的短路單元5021，且第一導體面5031與第二導體面5033位於介質基板5032的上下兩側。傳輸線結構50同時使用第一導體面5031與第二導體面5033，由週期單元504實質串接所組成。在這個實施例中，旁側導體面502位於信號線501的旁側，具有實質週期性排列且大致呈凹字形的槽洞5024，第二導體面5033位於信號線501的下方，具有實質L形的槽洞50331。本發明利用上下兩導體面上的槽洞所圍成的導體區塊達到電容，再以第二導體面5033之兩個L形的槽洞50331的細導體區塊5051形成電感，以形成電感電容LC接地之實質週期性排列的短路單元5021，並藉此提供短路條件。因此，電容得以用各種不同的形狀組成，而電感亦可藉由改變上述細導體區塊的大小或粗細獲得。週期單元504的布洛赫阻抗大約為傳輸線結構50之系統阻抗的0.6～1.4倍，且週期單元504為實質一維週期結構。需要說明的是，上述的實施例雖然以一個信號線501為例，但本發明卻不限定於此，在兩旁側導體面502的中間，亦有可能包括兩個以上的信號線。另外，雖說此實施例僅呈現更動第一與第二導體面形狀以達到短路條件的功效，但在不影響實際抑制損耗效能的情況下，信號線單元也允許做些微的更動，而其它的實施例除非特別說明亦依照此原則去做設計。

請參照圖11B至圖11E，圖11B至圖11E分別是本發明另一實施例所提供的傳輸線結構示意圖。圖11B至圖11E的傳輸線結構同樣是由具有信號單元與兩個短路單元的週期單元所串接而成，且其週期單元的布洛赫阻抗也約為系統阻抗的0.6至1.4倍。圖11B與圖11A不同處在於，圖11B的第二導體面5053上的槽洞並非為L形的槽洞，而是閃電形的槽洞50531，同樣地，第二導體面5033的兩個閃電形的槽洞50531之間的細導體區塊50532會形成一個電感。圖11C與圖11B不同處在於，圖11C的第一導體面5051上的槽洞並非為凹字形的槽洞，而是C字形的槽洞50512。圖11D與圖11A不同處在於，圖11D的第二導體面5063上的槽洞並非為L形的槽洞，而是蜿蜒線形的槽洞50631，同樣地，第二導體面5063的兩個蜿蜒線形的槽洞50631之間的細導體區塊50632會形成一個電感。圖11E與圖11A不同處在於，圖11E的第二導體面5073上的槽洞並非為L形的槽洞，而是直線形的槽洞50731，使細導體區塊與電容合併，亦能得到類似的抑制能量洩漏的效果。由圖11A至圖11E，可以得知，短路單元所形成的旁側導體面的每一點至信號線單元所形成的信號線的實質最短距離可能會有部分地不同。

圖11F是圖11A至圖11E之傳輸線結構的等效電路示意圖。於圖11A至圖11E的任一實施例中，由第一導體面與第二導體面之槽洞所大致圍成的重疊導體區域會提供電容C，而由第一導體面或第二導體面之槽洞所規劃出的細導體區塊可以提供電感L。因此，可以合成為串聯的電感電容LC元件取代在旁側導體面製造金屬聯通柱(其用以提供串電感)的效果。圖11A至圖11E的任一實施例所形成傳輸線結構可以等效為圖11F的傳輸線結構105，傳輸線結構105包括信號線1052與具有串聯電感電容LC接地的短路線1051。

請參照圖11G，圖11G是本發明另一實施例所提供的傳輸線結構示意圖。圖11G的傳輸線結構同樣是由具有信號單元與兩個短路單元的週期單元實質串接而成，且其週期單元的布洛赫阻抗也約為系統阻抗的0.6至1.4倍。圖11G與圖11A不同處在於，第二導體面5083大致保持完整，且採用圖11B的第二導體面5053作為第一導體面5081，藉由上述的結構，圖11G的短路單元為並聯電感電容LC接地的短路單元。請參照圖11H，圖11H是圖11G之傳輸線結構的等效電路示意圖。圖11G僅使用第一導體面利用其槽洞所圍成的區域製造電感與電容的效果，形成並聯LC電路，同樣可以取代在側旁導體面製造金屬聯通柱的效果。圖11G的實施例所形成傳輸線結構可以等效為圖11H的傳輸線結構106，傳輸線結構106包括信號線1062與具有並聯電感電容LC接地的短路線1061。

圖12A是本發明另一實施例所提供的傳輸線結構示意圖。傳輸線結構60形成於第一導體面6031，傳輸線結構60由週期單元604經實質串接後所組成。傳輸線結構60的主要特徵在於週期性地改變第一導體面6031之信號線601以及旁側導體單元6021的形狀以提升慢波係數(Slow Wave Factor)。除此之外，此處將原來兩條平行的槽洞用實質蛇形的槽洞6024取代，以形成旁側導體面602。傳輸線結構60的部份603放大示意圖亦繪示於圖12A中。傳輸線結構60可以由週期單元604週期性排列而組成，週期單元604具有信號線單元6011與旁側導體單元6021。第一導體面601的實質蛇形的槽洞6024會同時改變信號線601與兩旁側導體面602的形狀，以提升慢波係數。圖12A的旁側皆地面602並非形成短路信號線與開路信號線，但若設計週期單元604的布洛赫阻抗約為系統阻抗的0.6至1.4倍，則可以達到大量提升慢波係數的效果，而同樣形成一個具有較大無能量洩漏頻寬的傳輸線結構。

請接著參照圖12B至圖12E，圖12B至圖12E分別是本發明另一實施例所提供的傳輸線結構示意圖。圖12B至圖12E的傳輸線結構同樣是由具有信號線單元與旁側導體單元的週期單元所實質串接而成，且其週期單元的布洛赫阻抗也約為系統阻抗的0.6至1.4倍。由圖12A至圖12E，可以得知實質蛇形的槽洞除了包括上述圖12A的蛇形槽洞6024外，還可能包括如同圖12B至圖12E的槽洞6091～6094。上述的這些槽洞6091～6094，以巨觀的角來看，基本上皆為實質蛇形的槽洞。另外，由圖12A至圖12E，可以得知，旁側導體單元所形成的旁側導體面的每一點至信號線單元所形成的信號線的實質最短距離可能會有部分地不同。

請參照圖13A與圖13B，圖13A與圖13B分別是圖11A與圖12A之傳輸線結構的損失因子對應頻率曲線圖。在圖13A中，曲線C71為傳統背覆導體共平面波導的模擬結果，曲線C72是15個週期單元504所組成之傳輸線結構50的模擬結果。由曲線C71、C72可以得知，傳統背覆導體共平面波導可以操作的頻率最多僅在100億赫茲附近，而由15個週期單元504經實質串接後所組成之傳輸線結構50可以操作的頻率達到約400億赫茲附近。

在圖13B中，曲線C75為傳統背覆導體共平面波導的模擬結果，而曲線C76是15個週期單元604所組成之傳輸線結構60的模擬結果。由曲線C75、C76可以得知，傳統背覆導體共平面波導可以操作的頻率最多僅在100億赫茲附近，而由15個週期單元604經實質串接後所組成之傳輸線結構60可以操作的頻率達到約360億赫茲附近。

請參照圖14A與圖14B，圖14A是由圖11A之週期單元504排列於信號線之兩旁側所形成之傳輸線結構之能量洩漏示意圖，圖14B是由圖11A之短路單元5021排列於信號線之一旁側所形成之傳輸線結構之能量洩漏示意圖。圖13A與圖14B是在信號之頻率為265億赫茲的情況下之模擬結果。由圖14A與圖14B可以得知，由圖11A之短路單元5021排列於信號線之兩旁側的導體面上所得之傳輸線結構的能量洩漏會大幅下降，由圖11A之短路單元5021排列於信號線之左側所組成的傳輸線結構，由於僅使用短路單元5021排列於信號線之左側的導體面，因此導致傳輸線結構的能量會洩漏於信號線右半面。

請參照圖15，圖15是由圖12A之週期單元604實質串接所形成之傳輸線結構之能量洩漏示意圖。圖15是在信號之頻率為265億赫茲的情況下之模擬結果。由圖15可以得知，由圖12A之週期單元604排列於信號線之兩旁側的傳輸線結構的能量洩漏大幅下降。

請參照圖16A～16C，圖16A是由圖11A之週期單元504經實質串接所形成的轉角傳輸線結構之能量洩漏示意圖，圖16B是由圖11A之短路單元5021排列於信號線之左側導體面所形成之轉角傳輸線結構之能量洩漏示意圖，圖16C是由圖11A之短路單元5021排列於信號線之右側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。圖16A～16C是在信號之頻率為250億赫茲的情況下之模擬結果。

由圖16A～16C可以得知，由圖11A之週期單元504經實質串接所組成的轉角傳輸線結構的能量洩漏大幅下降，由圖11A之短路單元5021排列於信號線之左側導體面的轉角傳輸線結構的能量會洩漏於信號線右側的導體面上，由圖11A之短路單元5021排列於信號線之右側導體面的轉角傳輸線結構的能量會洩漏於信號線左側的導體面上。

請參照圖17，圖17是由圖12A之週期單元604經實質串接所形成的轉角傳輸線結構之能量洩漏示意圖。圖17是在信號之頻率為260億赫茲的情況下之模擬結果。由圖17可以得知，由圖17之週期單元604經實質串接所組成的轉角傳輸線結構的能量洩漏大幅下降。

請參照圖18A與圖18B，圖18A與圖18B分別是由圖11A與圖12A之傳輸線結構應用於共平面天線之能量洩漏示意圖。由圖18A與圖18B可以得知，傳輸線結構50與60可以作為共平面天線的信號傳輸線，而且其能量大幅下降，與圖10A傳統的背覆導體共面波導饋入的天線相比，可發現本發明的結構能大幅降低洩漏到側導體面的能量，以便降低天線交叉極化的問題。此實施例旨在映證使用本發明傳輸線饋八天線的效能，而依此概念，本發明依然得適用各種不同形式的天線。

請參照圖19A～19D，圖19A～19D是本發明一實施例於第一導體面所提供的其他用以形成傳輸線結構之週期單元的示意圖。本發明所提供的傳輸線結構之週期單元並非限定為圖2B、3、11與12的週期單元。如圖19A～19D的週期單元亦可以用來形成傳輸線結構，只是所形成的傳輸線結構之週期單元的布洛赫阻抗需約略介於系統阻抗的0.6～1.4倍。

另外，要說明的是，上述各實施例的傳輸線結構皆可以用於任何的電子裝置，所述電子裝置可能為電子晶片、微波電路、通訊裝置、電路板、筆記型電腦、手機、顯示裝置或天線等。

基於上述，本發明的傳輸線結構僅需要實質單層之介質基板就可以達到抑制能量洩漏之功效，而且本發明的傳輸線結構可以減少金屬聯通柱的使用。除此之外，本發明的傳輸線結構所佔用的導體面積甚小，符合實際用途。相較於傳統的傳輸線結構，本發明的傳輸線結構具有製造成本較低且製程較為簡化的優勢。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、105、106、11．．．全通傳輸線結構

101．．．開路線

111、1051、1061．．．短路線

102、1052、1062、112、126、201、301、501、601．．．信號線

12．．．習知的背覆導體共面波導傳輸線結構

121、2032、3032、5032、6032．．．介質基版

122、2031、3031、5031、5081、6031．．．第一導體面

123、2033、3033、5033、5053、5063、5073、5083、6033．．．第二導體面

124、125．．．線槽

127、128、202、302、502、602．．．旁側導體面

20、30、50、60．．．傳輸線結構

2011、3011、5011、6011．．．信號線單元

2021、3021．．．開路單元

5021．．．短路單元

6021．．．旁側導體面單元

203、303、503、603．．．傳輸線結構的部份放大

204、304、504、604．．．週期單元

2034、3034．．．凸字形的槽洞

2091、2092、3091、3092．．．蛋糕形狀之槽洞

2093、3093．．．三角形狀之槽洞

2094、3094．．．半圓形狀之槽洞

3022．．．凹字形的導體

3023．．．矩形的導體區塊

3081、3082．．．蛋糕形狀之導體區塊

3083．．．三角形狀之導體區塊

3084．．．半圓形狀之導體區塊

3022．．．凹字形的導體

5024．．．凹字形的槽洞

50331．．．L形的槽洞

50512．．．C字形的槽洞

50531．．．閃電形的槽洞

50631．．．蜿蜒線形的槽洞

50731．．．直線形的槽洞

5051、50532、50632．．．細導體區塊

6024、6091～6094．．．實質蛇形的槽洞

C41～C44、C71、C72、C75、C76．．．曲線

圖1A與圖1B是全通傳輸線結構示意圖。

圖2A是習知的背覆導體共面波導傳輸線結構之示意圖。

圖2B是本發明一實施例所提供的傳輸線結構示意圖。

圖2C至圖3E分別是本發明另一實施例所提供的傳輸線結構示意圖。

圖4A與圖4B分別是圖2B與圖3A之傳輸線結構與相同長度的習知背覆金屬共面波導傳輸線之損失因子對應頻率曲線圖。

圖5是由圖2A之習知背覆導體共面波導傳輸線結構之能量洩露示意圖。

圖6A是由圖2B之週期單元204經實質串接後所形成之傳輸線結構之能量洩漏示意圖。

圖6B是由圖2B之開路單元2021排列於信號線之一旁側導體面所形成之傳輸線結構之能量洩漏示意圖。

圖6C是由圖3A之週期單元304經實質串接後所形成之傳輸線結構之能量洩漏示意圖。

圖6D是由圖3A之開路單元3021排列於信號線之一旁側導體面所形成之傳輸線結構之能量洩漏示意圖。

圖7是習知背覆導體共面波導轉角傳輸線結構之能量洩露示意圖。

圖8A是由圖2B之週期單元204經實質串接所形成的轉角傳輸線結構之能量洩漏示意圖。

圖8B是由圖2B之開路單元2021排列於信號線之右側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。

圖8C是由圖2B之開路單元2021排列於信號線之左側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。

圖9A是由圖3A之週期單元304經實質串接所組成的轉角傳輸線結構之能量洩漏示意圖。

圖9B是由圖3A之開路單元3021排列於信號線之左側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。

圖9C是由圖3A之開路單元3021排列於信號線之右側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。

圖10A為利用習知背覆導體共面波導傳輸線結構饋入的共平面天線之能量洩漏示意圖。

圖10B與圖10C分別是由圖2B與圖3A之傳輸線結構應用於共平面天線之能量洩漏示意圖。

圖11A至圖11E分別是本發明另一實施例所提供的傳輸線結構示意圖。

圖11F是圖11A至圖11E之傳輸線結構的等效電路示意圖。

圖11G是本發明另一實施例所提供的傳輸線結構示意圖。

圖11H是圖11G之傳輸線結構的等效電路示意圖。

圖12A至圖12E分別是本發明另一實施例所提供的傳輸線結構示意圖。

圖13A與圖13B分別是圖11A與圖12A之傳輸線結構的損失因子對應頻率曲線圖。

圖14A是由圖11A之週期單元504排列於信號線之兩旁側所形成之傳輸線結構之能量洩漏示意圖。

圖14B是由圖11A之短路單元5021排列於信號線之一旁側所形成之傳輸線結構之能量洩漏示意圖。

圖15是由圖12A之週期單元604排列於信號線之兩旁側所形成之傳輸線結構之能量洩漏示意圖。

圖16A是由圖11A之週期單元504經實質串接所形成的轉角傳輸線結構之能量洩漏示意圖。

圖16B是由圖11A之短路單元5021排列於信號線之右側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。

圖16C是由圖11A之短路單元5021排列於信號線之左側導體面所形成之轉角傳輸線結構之能量洩漏示意圖。

圖17是由圖12A之週期單元604經實質串接所形成的轉角傳輸線結構之能量洩漏示意圖。

圖18A與圖18B分別是由圖11A與圖12A之傳輸線結構應用於共平面天線之能量洩漏示意圖。

圖19A～19D是本發明一實施例所提供的其他用以形成傳輸線結構之週期單元的示意圖。

20．．．傳輸線結構

201．．．信號線

2011．．．信號線單元

202．．．旁側導體面

2021．．．開路單元

203．．．傳輸線結構的部份放大

2031．．．第一導體面

2032．．．介質基版

2033．．．第二導體面

2034．．．凸字形的槽洞

204．．．週期單元

Claims (10)

1. 一種抑制能量洩漏的傳輸線結構，至少包含：一第一導體面與一第二導體面，係由多個週期單元(unit cell)實質串接(cascade)所組成，每一個週期單元係由信號線單元以及位於所述信號線單元兩側的開路單元或短路單元或旁側導體單元所構成，其中所述週期單元的布洛赫阻抗(Bloch Impedance)約為所述傳輸線結構之系統阻抗的0.6至1.4倍；以及一介質基板，係置於該第一導體面與該第二導體面之間，用以隔開該第一導體面與該第二導體面。
2. 如申請專利範圍第1項的傳輸線結構，其中所述開路單元，係位於所述第一導體面上且在信號線旁側具有槽洞，而所述第二導體面大致保持完整，並且由所述多個開路單元經實質串接後所形成的旁側導體面的每一點至所述多個信號線單元經實質串接後所形成的信號線的實質最短距離不全相同。
3. 如申請專利範圍第1項的傳輸線結構，其中所述開路單元，係位於所述第一導體面上且在信號線旁側具有槽洞，槽洞內具有導體區塊，而所述第二導體面大致保持完整，並且由所述多個開路單元經實質串接後所形成的旁側導體面的每一點至所述多個信號線單元經實質串接後所形成的信號線的實質最短距離不全相同。
4. 如申請專利範圍第1項的傳輸線結構，其中所述短路單元，係位於所述第一導體面與所述第二導體面上且由在信號線附近的槽洞所構成，並由所述第一與第二導體面的槽洞所圍成的導體區域提供電容，由所述第一或第二導體面之槽洞所圍成的細導體區塊提供電感，以形成電感與電容接地之短路單元，所述多個短路單元經實質串接後所形成的旁側導體面的每一點至所述多個信號線單元經實質串接後所形成的信號線的實質最短距離不全相同。
5. 如申請專利範圍第1項的傳輸線結構，其中所述短路單元，係位於所述第一導體面上且由在信號線旁側的槽洞所構成，並由該槽洞所圍成的導體區域以形成電感與電容接地之短路單元，而所述第二導體面大致保持完整，所述多個短路單元經實質串接後所形成的旁側導體面的每一點至所述多個信號線單元經實質串接後所形成的信號線的實質最短距離不全相同。
6. 如申請專利範圍第1項的傳輸線結構，其中透過改變所述旁側導體單元與所述信號線單元的形狀以製造實質蛇形的槽洞於所述第一導體面上，以提升所述慢波係數(slow wave factor)，而所述第二導體面大致保持完整，所述多個旁側導體單元經實質串接後所形成的旁側導體面的每一點至所述多個信號線單元經實質串接後所形成的信號線的實質最短距離不全相同。
7. 一種電子裝置，具有至少一抑制能量洩漏的傳輸線結構於其中，所述傳輸線結構至少包含：一第一導體面與一第二導體面，係由多個週期單元(unit cell)實質串接(cascade)所組成，每一個週期單元由信號線單元以及位於所述信號線單元兩側的開路單元或短路單元或旁側導體單元所構成，其中所述週期單元的布洛赫阻抗(Bloch Impedance)約為所述傳輸線結構之系統阻抗的0.6至1.4倍；以及一介質基板，係置於該第一導體面與該第二導體面之間，用以隔開該第一導體面與該第二導體面。
8. 如申請專利範圍第7項的電子裝置，其中所述電子裝置為一電子晶片、一微波電路、一通訊裝置、一電路板、一筆記型電腦、一手機、一顯示裝置或一天線。
9. 一種電子裝置，具有至少一抑制能量洩漏的傳輸線結構於其中，所述傳輸線結構至少包含：一第一導體面與一第二導體面，係由多個週期單元(unit cell)實質串接(cascade)所組成，每一個週期單元由信號線單元以及位於所述信號線單元兩側其中之一的開路單元或短路單元所構成，其中所述週期單元的布洛赫阻抗不受限於需為所述傳輸線結構之系統阻抗之0.6至1.4倍的限制條件；以及一介質基板，係置於該第一導體面與該第二導體面之間，用以隔開該第一導體面與該第二導體面。
10. 如申請專利範圍第9項的電子裝置，其中所述電子裝置為一電子晶片、一微波電路、一通訊裝置、一電路板、一筆記型電腦、一手機、一顯示裝置或一天線。