CN109301424A - 一种基片集成间隙波导耦合器设计方法 - Google Patents

Abstract

本发明涉及一种基片集成间隙波导耦合器设计方法，该耦合器结构由上层介质板（5）和下层介质板（6）紧密连接而成。上层介质板（5）的上表面印刷有接地金属层，下表面印刷有耦合微带线（13）；下层介质板（6）上表面印刷有H型耦合微带线（12），H型耦合微带线（12）与金属过孔（11）构成H型传输脊，H型传输脊两侧有第一种EBG结构阵列（9），H型传输脊中间有第二种EBG结构阵列（10），下表面印刷有金属层。该耦合器设计方法以微带分支线耦合器的理论基础上作改进。本发明具有易集成、小尺寸、宽带宽、低损耗、较高隔离等优点。

Description

一种基片集成间隙波导耦合器设计方法

技术领域

本发明涉及电子技术领域，具体涉及一种基片集成间隙波导耦合器设计方法。

背景技术

定向耦合器是一种重要的微波毫米波器件，可用于信号的隔离、分离和混合，如功率的监测、源输出功率稳幅、信号源隔离、传输和反射的扫频测试等。耦合器的形式主要包括波导耦合器和微带耦合器。随着通信***的发展，对于微波毫米波设备的频率要求越来越高，然而，传统的矩形波导耦合器和微带耦合器在高频损耗较大，限制了其在高频的应用。

基片集成波导（Substrate Integrated Waveguide, SIW）的出现则较好地解决了以上问题，基片集成波导利用金属过孔在介质板中实现波导的场传播模式，结合了传统波导和微带传输线两者的优点，是一种高性能的微波毫米波平面电路。然而，随着频率的增高，基片集成波导的性能也会下降。

2009年，一种更适用于高频的波导结构被提出来，即间隙波导（Gap Waveguide,GW）。间隙波导包括两层结构：PEC层和PEC/PMC层，两层结构被小于1/4波长的空气间隙隔开。在PEC/PMC层中，高阻抗的EBG结构阵列围绕着金属脊，仅仅准TEM模式的电磁波可以沿着金属脊传播。间隙波导相比其他波导的主要优势是低损耗，不需要电连接，具有良好的金属屏蔽作用。

目前，基于SIW结构和间隙波导（GW）结构设计出了多款耦合器。基于SIW的耦合器形式主要有：（1）两个SIW并列，通过孔耦合；（2）两个耦合器交叉排列在单层介质板上；（3）两个SIW以交叉或者重叠的形式上下排列，通过缝隙耦合；（4）两个SIW并列，以传输线耦合的形式设计；（5）两个SIW垂直放置，通过缝隙耦合。基于间隙波导的耦合器设计主要有两种类型：一种是基于孔耦合理论的波导耦合器；另一种为将耦合器以传导脊的形式设计在间隙波导中。但是，基于SIW的耦合器依然存在着空间辐射和表面波的问题，而间隙波导耦合器的尺寸则较大，不适合集成。

2012年，微带间隙波导被设计出来以满足通信***小型化的需求。近年来，张晶等学者利用介质板代替了微带间隙波导中的空气间隙，设计出了基片集成间隙波导结构，实现了更稳定的间隙高度，和更高的性能。由于基片集成间隙波导的高性能，将其应用于微波毫米波器件的设计中，也是一种必然的趋势。

本发明首次将基片集成间隙波导技术用于定向耦合器的设计，给出了设计理论和方法，解决了SIW耦合器和GW耦合器存在的问题，同时实现了宽带宽和较高的隔离度。

本发明内容，经文献检索，未见与本发明相同的公开报道。

发明内容

本发明的目的在于克服现有技术之不足，设计出一种基片集成间隙波导耦合器设计方法。

一种基片集成间隙波导耦合器设计方法，包括：上层介质板（5），下层介质板（6），其中：

a、上层介质板（5）为基片集成间隙波导的间隙层，是一块带有两个矩形槽的长方形介质板，其上表面印刷有金属地，下表面印刷有耦合微带线（13）；耦合微带线（13）的中间位置开有一个矩形第一缝隙（7）；耦合微带线（13）的四个端口分别为第一端口（1），第二端口（2），第三端口（3）和第四端口（4）；第一端口（1）为输入端口，第二端口（2）为直通端口，第三端口（3）为耦合端口，第四端口（4）为隔离端口；

b、下层介质板（6）为基片集成间隙波导的间隙层，其下表面印刷有金属地，上表面印刷有H型耦合微带线（12），H型耦合微带线（12）的中间位置开有矩形第二缝隙（8），H型耦合微带线（12）通过金属过孔（11）与金属地相连，形成H型传输脊，实现基片集成间隙波导耦合器的耦合功能；H型传输脊的两侧有第一种EBG结构阵列（9），H型传输脊的中间有第二种EBG结构阵列（10）；

c、下层介质板（6）的上表面与上层介质板（5）的下表面紧密连接；上层介质板（5）下表面的耦合微带线（13）与下层介质板（6）上表面的H型耦合微带线（12）重合连接；矩形第一缝隙（7）和矩形第二缝隙（8）重合；

d、传导脊中H型耦合微带线（12）的宽度初始值由微带线的特性阻抗计算公式（A1）-（A6）计算得出：

（A1）

(A2)

(A3)

(A4)

(A5)

(A6)

其中为介质板的介电常数，h为介质板的高度，W_m 微带线的宽度；由于H型微带线 （12）上打有金属过孔，所以其宽度与微带线存在差异，因此引入了矫正因子a,H型微带线 （12）的宽度计算公式为：

(A7)

其中Wm为微带线的宽度，Wr为H型微带线（12）的宽度；

如图6所示，耦合器的分支线的长度为L，相邻两条分支线的宽度为W，基片集成耦合器的设计理论是在微带分支线耦合器的理论基础上做修正，因此引入两个矫正因子b和c，L和W的计算公式为：

(A8)

(A9)

其中b和c分别为两个影响因素，初值为0；通过优化b、c的值分别为1.32、0.44，满足耦合器的等功率分配；

如上所述，如图6所示，W _slot 和L _slot 通过公式（A10）-（A11）计算得出：

(A10)

(A11)

本发明与现有技术相比，具有如下优点：

1、解决了传统微带耦合器在高频应用高损耗的问题；

2、尺寸小，剖面低，易集成；

3、具有较高的隔离度；

4、具有较宽的带宽。

附图说明

图1为本发明一种基片集成间隙波导耦合器设计方法的整体结构图。

图2为本发明一种基片集成间隙波导耦合器设计方法上层介质板的上表面图。

图3为本发明一种基片集成间隙波导耦合器设计方法上层介质板的下表面图。

图4为本发明一种基片集成间隙波导耦合器设计方法下层介质板的上表面图。

图5为本发明一种基片集成间隙波导耦合器设计方法下层介质板的下表面图。

图6为本发明一种基片集成间隙波导耦合器设计方法耦合器的局部放大结构图。

图7为本发明一种基片集成间隙波导耦合器设计方法的S参数仿真结果图。

图8为本发明一种基片集成间隙波导耦合器设计方法的直通端与耦合端的相位差仿真结果图。

具体实施方案

下面结合具体实施方式对本发明的技术方案进一步详细地说明。

如图1-5所示，一种基片集成间隙波导耦合器设计方法，包括：上层介质板（5），下层介质板（6），其中：

a、上层介质板（5）为基片集成间隙波导的间隙层，是一块带有两个矩形槽的长方形介质板，其上表面印刷有金属地，下表面印刷有耦合微带线（13）；耦合微带线（13）的中间位置开有一个矩形第一缝隙（7）；耦合微带线（13）的四个端口分别为第一端口（1），第二端口（2），第三端口（3）和第四端口（4）；第一端口（1）为输入端口，第二端口（2）为直通端口，第三端口（3）为耦合端口，第四端口（4）为隔离端口；

b、下层介质板（6）为基片集成间隙波导的间隙层，其下表面印刷有金属地，上表面印刷有H型耦合微带线（12），H型耦合微带线（12）的中间位置开有矩形第二缝隙（8），H型耦合微带线（12）通过金属过孔（11）与金属地相连，形成H型传输脊，实现基片集成间隙波导耦合器的耦合功能；H型传输脊的两侧有第一种EBG结构阵列（9），H型传输脊的中间有第二种EBG结构阵列（10）；

c、下层介质板（6）的上表面与上层介质板（5）的下表面紧密连接；上层介质板（5）下表面的耦合微带线（13）与下层介质板（6）上表面的H型耦合微带线（12）重合连接；矩形第一缝隙（7）和矩形第二缝隙（8）重合；

d、传导脊中H型耦合微带线（12）的宽度初始值由微带线的特性阻抗计算公式（A1）-（A6）计算得出：

（A1）

(A2)

(A3)

(A4)

(A5)

(A6)

其中为介质板的介电常数，h为介质板的高度，W_m 微带线的宽度；由于H型微带线 （12）上打有金属过孔，所以其宽度与微带线存在差异，因此引入了矫正因子a,H型微带线 （12）的宽度计算公式为：

(A7)

其中Wm为微带线的宽度，Wr为H型微带线（12）的宽度；在本设计中 当匹配效果最好时，a=-0.02 。

如图6所示，耦合器的分支线的长度为L，相邻两条分支线的宽度为W，基片集成耦合器的设计理论是在微带分支线耦合器的理论基础上做修正，因此引入两个矫正因子b和c，L和W的计算公式为：

(A8)

(A9)

其中b和c分别为两个影响因素，初值为0；通过优化b、c的值分别为1.32、0.44，满足耦合器的等功率分配；

如上所述，如图6所示，W _slot 和L _slot 通过公式（A10）-（A11）计算得出：

(A10)

(A11)

其中W _s1 等于1.35mm，W _s2 等于0.85mm。

图7所示的S参数仿真结果表明，在23.59GHz-29GHz频段，本发明一种基片集成间隙波导耦合器设计方法具有S14低于-20dB的隔离特性，S11大部分低于-20dB，小部分低于-18dB的阻抗特性，以及S12和S13为3.4dB-4.2dB的传输特性；图8所示的直通端口（2）和耦合端口（3）的相位差结果表明，该耦合器是正交的。

上面对本发明的较佳实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (1)

1.一种基片集成间隙波导耦合器设计方法，包括上层介质板（5），下层介质板（6），其中：

a、上层介质板（5）为基片集成间隙波导的间隙层，是一块带有两个矩形槽的长方形介质板，其上表面印刷有金属地，下表面印刷有耦合微带线（13）；耦合微带线（13）的中间位置开有一个矩形第一缝隙（7）；耦合微带线（13）的四个端口分别为第一端口（1），第二端口（2），第三端口（3）和第四端口（4）；第一端口（1）为输入端口，第二端口（2）为直通端口，第三端口（3）为耦合端口，第四端口（4）为隔离端口；

b、下层介质板（6）为基片集成间隙波导的间隙层，其下表面印刷有金属地，上表面印刷有H型耦合微带线（12），H型耦合微带线（12）的中间位置开有矩形第二缝隙（8），H型耦合微带线（12）通过金属过孔（11）与金属地相连，形成H型传输脊，实现基片集成间隙波导耦合器的耦合功能；H型传输脊的两侧有第一种EBG结构阵列（9），H型传输脊的中间有第二种EBG结构阵列（10）；

c、下层介质板（6）的上表面与上层介质板（5）的下表面紧密连接；上层介质板（5）下表面的耦合微带线（13）与下层介质板（6）上表面的H型耦合微带线（12）重合连接；矩形第一缝隙（7）和矩形第二缝隙（8）重合；

d、传导脊中H型耦合微带线（12）的宽度初始值由微带线的特性阻抗计算公式（A1）-（A6）计算得出：

（A1）

(A2)

(A3)

(A4)

(A5)

(A6)

其中为介质板的介电常数，h为介质板的高度，W_m微带线的宽度；由于H型微带线 （12）上打有金属过孔，所以其宽度与微带线存在差异，因此引入了矫正因子a,H型微带线 （12）的宽度计算公式为：

(A7)

其中Wm为微带线的宽度，Wr为H型微带线（12）的宽度；

如图6所示，耦合器的分支线的长度为L，相邻两条分支线的宽度为W，基片集成耦合器的设计理论是在微带分支线耦合器的理论基础上做修正，因此引入两个矫正因子b和c，L和W的计算公式为：

(A8)

(A9)

其中b和c分别为两个影响因素，初值为0；通过优化b、c的值分别为1.32、0.44，满足耦合器的等功率分配；

如上所述，如图6所示，W _slot 和L _slot 通过公式（A10）-（A11）计算得出：

(A10)

(A11)。