TWI459188B - 具智慧卡功能的記憶卡及其電源控制方法與電源控制電路 - Google Patents

Description

具智慧卡功能的記憶卡及其電源控制方法與電源控制電路

本發明是有關於一種電源控制方法與電源控制電路，且特別是有關於一種具智慧卡功能的記憶卡及其電源控制方法與電源控制電路。

隨著使用者逐漸接受使用電子錢包及預付儲值，使得智慧卡的使用日益普及。智慧卡(Smart Card)是具有例如微處理器、卡操作系統、安全模組及記憶體之組件的積體電路晶片(IC晶片)，以允許持有者執行預定操作。智慧卡提供計算、加密、雙向通信及安全功能，使得這張卡片除了儲存資料的功能外還能達到對其所儲存的資料加以保護的功能。使用全球行動通信系統(GSM)機制之蜂巢式電話中所使用的用戶識別模組(Subscriber Identification Module，SIM)卡為智慧卡的其中一個應用範例。一般來說，智慧卡本身受限於其積體電路的規範，因此儲存容量有限。

記憶卡是一種數據儲存設備，其一般是以NAND快閃記憶體作為儲存媒體。NAND快閃記憶體具有可寫入、可抹除、以及斷電後仍可保存數據的優點，此外，隨著製造技術的改良，NAND快閃記憶體具有體積小、存取速度快、與耗電量低等優點。因此，近年來此領域技術人員嘗試將智慧卡與大容量之記憶卡結合，以擴增智慧卡的儲存容量。一般來說，若使用者要存取記憶卡內的資料必須透過讀卡機來存取，因此在將智慧卡結合至記憶卡的應用中，亦僅能透過讀卡機來以接觸式(contact)讀取記憶卡與智慧卡內的資料。然而，隨著近距離無線通訊(Near Field Communication，NFC)的發展，許多非接觸式(contactless)感應技術已廣泛應用於生活中，例如捷運票卡、門禁卡等。

因此，結合智慧卡並兼具非接觸式存取功能的記憶卡便應運而生，例如具智慧卡功能的微安全數位記憶卡(Micro Secure Digital，Micro SD)。此種記憶卡在不同情況下被主機系統內的讀取裝置讀取時係接收不同的電源輸入，因此若記憶卡內部的智慧卡電路在不同的電源輸入任擇其一供電時無法正常工作，將大大限制其應用範圍。

本發明提供一種具有智慧卡功能的記憶卡，在不同的電源輸入任擇其一供電時，其內部的智慧卡電路可正常工作。

本發明提供一種記憶卡的電源控制方法，此方法可使具智慧卡功能的記憶卡的雙電源任擇其一供電，且此時記憶卡內部的智慧卡電路可正常工作。

本發明提供一種電源控制電路，適於應用在一電子電路。在不同的電源輸入任擇其一輸入至此電子電路時，此電子電路可正常工作。

本發明提出一種具智慧卡功能的記憶卡，包括一快閃記憶體單元、一資料處理控制單元以及一電源控制單元。資料處理控制單元耦接至快閃記憶體單元。資料處理控制單元控制快閃記憶體單元，並且加解密與儲存一智慧卡安全資料。電源控制單元耦接至資料處理控制單元與快閃記憶體單元。電源控制單元接收一第一電源輸入與一第二電源輸入兩者至少其中之一。電源控制單元根據至少一控制訊號選擇提供第一電源輸入或第二電源輸入至資料處理控制單元，並且電源控制單元的一輸出端耦接至第一電源輸入。

在本發明之一實施例中，上述之電源控制單元包括一第一電源供應通道以及一第二電源供應通道。第一電源供應通道用以接收第一電源輸入，並根據一第一控制訊號來決定是否提供第一電源輸入至資料處理控制單元。第二電源供應通道用以接收第二電源輸入，並根據一第二控制訊號來決定是否提供第二電源輸入至資料處理控制單元。第一控制訊號係響應於第一電源輸入來改變其狀態，以控制第一電源供應通道。

在本發明之一實施例中，上述之第一電源供應通道包括一第一開關元件以及一訊號接收單元。第一開關元件具有一第一端、一第二端及一控制端。第一端接收第一電源輸入；第二端耦接至電源控制單元的輸出端。訊號接收單元具有一輸入端及一輸出端。輸入端接收第一電源輸入並將其處理為第一控制訊號；輸出端耦接至第一開關元件的控制端，並輸出第一控制訊號。

在本發明之一實施例中，上述之訊號接收單元包括一反向器。反向器具有輸入端及輸出端。輸入端接收第一電源輸入，並將其反向為第一控制訊號。輸出端耦接至第一開關元件的控制端，並輸出第一控制訊號。

在本發明之一實施例中，上述之第二電源供應通道包括一第二開關元件。第二開關元件具有一第一端、一第二端及一控制端。第一端接收第二電源輸入；第二端耦接至電源控制單元的輸出端；控制端用以接收第二控制訊號。

在本發明之一實施例中，上述之電源控制單元更包括一電壓限制單元。電壓限制單元耦接在第一及第二電源供應通道之間，用以抑制第一電源供應通道反饋至第二電源供應通道的一逆向電壓小於一特定值，或者用以抑制第二電源供應通道反饋至第一電源供應通道的逆向電壓小於特定值。

在本發明之一實施例中，上述之電壓限制單元包括一第一二極體以及一第二二極體。第一二極體具有一陽極與一陰極。陽極耦接至第一電源輸入；陰極耦接至第一開關元件。第二二極體具有一陽極與一陰極。陽極耦接至第二電源輸入；陰極耦接至第二開關元件。

在本發明之一實施例中，上述之電源控制單元包括一分壓單元。分壓單元具有一第一端、一第二端及一分壓節點。第一端耦接至第一電源輸入；第二端耦接至地。分壓單元對第一電源輸入進行分壓，並經由分壓節點提供分壓後的第一電源輸入至電源控制單元的輸出端。

在本發明之一實施例中，上述之分壓單元包括一第一電阻，其一端作為分壓單元的第一端，且耦接至第一電源輸入。第一電阻的另一端作為分壓節點，並提供分壓後的第一電源輸入至電源控制單元的輸出端。第二電阻與第一電阻串聯耦接。第二電阻的一端耦接至第一電阻的另一端，第二電阻的另一端作為分壓單元的第二端且耦接至地。

在本發明之一實施例中，上述之資料處理控制單元包括一記憶體控制電路以及一智慧卡電路。記憶體控制電路耦接快閃記憶體單元，並控制快閃記憶體單元。智慧卡電路耦接至記憶體控制電路，並加解密與儲存一智慧卡安全資料。智慧卡電路從一主機系統接收智慧卡安全資料或將所處理的智慧卡安全資料透過記憶體控制電路傳送給主機系統。電源控制單元選擇提供第一電源輸入或第二電源輸入至智慧卡電路。

在本發明之一實施例中，上述之快閃記憶體單元更儲存智慧卡安全資料。

在本發明之一實施例中，上述之第一電源輸入係由一記憶卡讀取裝置所提供；第二電源輸入係由一近距離無線通訊讀取裝置所提供。

本發明提出一種記憶卡的電源控制方法。記憶卡包括一電源控制單元及一資料處理控制單元。電源控制方法包括如下步驟。接收一第一電源輸入與一第二電源輸入兩者至少其中之一。根據至少一控制訊號，選擇提供第一電源輸入或第二電源輸入至資料處理控制單元內的一智慧卡電路。電源控制單元的一輸出端耦接至第一電源輸入。

在本發明之一實施例中，上述之選擇提供第一電源輸入或第二電源輸入至智慧卡電路的步驟包括根據一第一控制訊號來決定是否提供第一電源輸入至資料處理控制單元。第一控制訊號係響應於第一電源輸入來改變其狀態，以控制第一電源輸入之供應。

在本發明之一實施例中，上述之選擇提供第一電源輸入或第二電源輸入至智慧卡電路的步驟更包括反向第一電源輸入作為第一控制訊號，以控制第一電源輸入之供應。

在本發明之一實施例中，上述之選擇提供第一電源輸入或第二電源輸入至智慧卡電路的步驟更包括根據一第二控制訊號來決定是否提供第二電源輸入至資料處理控制單元。第一電源輸入係作為第二控制訊號。

在本發明之一實施例中，上述之電源控制方法更包括抑制第一電源輸入反饋至第二電源輸入的一逆向電壓小於一特定值。

在本發明之一實施例中，上述之電源控制方法更包括抑制第二電源輸入反饋至第一電源輸入的逆向電壓小於特定值。

在本發明之一實施例中，上述之電源控制方法更包括對第一電源輸入進行分壓，並提供分壓後的第一電源輸入至電源控制單元的輸出端。

本發明提出一種電源控制電路，包括一第一電源供應通道、一第一電源供應通道以及一電壓限制單元。第一電源供應通道用以接收一第一電源輸入，並根據一第一控制訊號來決定是否提供第一電源輸入至一資料處理控制單元。第二電源供應通道用以接收一第二電源輸入，並根據一第二控制訊號來決定是否提供第二電源輸入至資料處理控制單元。電壓限制單元耦接在第一及第二電源供應通道之間，用以抑制第一電源供應通道反饋至第二電源供應通道的一逆向電壓小於一特定值，或者抑制第二電源供應通道反饋至第一電源供應通道的逆向電壓小於特定值。

在本發明之一實施例中，上述之第一電源輸入或第二電源輸入輸入至資料處理控制單元之電壓導通損失小於0.15伏特。

在本發明之一實施例中，上述之特定值不大於相對應電源輸入之60%或1伏特。

基於上述，本發明所提供的記憶卡具有智慧卡功能，可進行近距離無線通訊。並且，所提供的電源控制方法可使此記憶卡在雙電源任擇其一供電的情況下，其內部的智慧卡電路皆能正常工作。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是根據本發明一範例實施例所繪示之記憶卡與其主機系統的概要方塊圖。請參照圖1，本範例實施例之主機系統100包括一記憶卡讀取裝置110以及一無線通訊讀取裝置120。在此，主機系統100例如是一可攜式電子通訊裝置(例如手機、平板電腦)，但本發明並不限於此。在本範例實施例中，記憶卡200包括一快閃記憶體單元210、一資料處理控制單元220以及一電源控制單元230。資料處理控制單元220包括一記憶體控制電路222以及一智慧卡電路224。記憶體控制電路222耦接快閃記憶體單元210。智慧卡電路224耦接記憶體控制電路222。記憶卡200例如是一微安全數位(Micro SD)記憶卡，其結合智慧卡並兼具非接觸式存取功能。因此，本範例實施例之記憶卡讀取裝置110例如是一微安全數位記憶卡讀取裝置。另外，在本範例實施例中，快閃記憶體單元210、資料處理控制單元220以及電源控制單元230可個別以單一晶片來實施，或者也可以將所有功能整合在單一晶片中實現。

記憶卡讀取裝置110用以識別符合SD規範的資料格式並且轉換成主機系統100所能夠識別的格式。具體來說，本實施例之記憶卡讀取裝置110用以連接記憶卡200，記憶卡200例如是以可分離的方式***至記憶卡讀取裝置110中，以使主機系統100可透過記憶卡讀取裝置110對所***的記憶卡200進行存取。在本範例實施例中，使用者可將記憶卡200***至記憶卡讀取裝置110，以與主機系統100連接，進行符合ISO 7816-3標準的接觸式(contact)通訊。例如，使用者可將具有金融智慧卡安全資料的記憶卡200***至記憶卡讀取裝置110並且透過主機系統100及網際網路(Internet)進行線上購物之付費行為。

無線通訊讀取裝置120可用以收發RF訊號，以與讀取裝置(例如RF讀取器，未繪示)進行資料傳輸，資料傳輸之方式例如是符合近距離無線通訊規範(Near Field Communication,NFC)或其他種類無線通訊規範。也就是說，在本範例實施例中，使用者可將記憶卡200***至記憶卡讀取裝置110而利用近距離無線通訊讀取裝置120與其他非接觸式讀取裝置進行符合ISO14443標準的非接觸式(contactless)近距離無線通訊。例如，使用者可將具有捷運票證智慧卡安全資料的記憶卡200***至記憶卡讀取裝置110。在搭乘捷運時與配置在捷運站之讀取裝置通訊以非接觸式方式付費，或者使用者可將具有金融智慧卡安全資料的記憶卡200***至記憶卡讀取裝置110而在相關店家(例如，加油站、便利商店)進行購物時與配置在店家之讀取裝置通訊以非接觸式方式付費。

資料處理控制單元220用以控制記憶卡200的運作，其利用記憶體控制電路222控制快閃記憶體單元210，以及利用智慧卡電路224加解密與儲存一智慧卡安全資料。在本範例實施例中，智慧卡電路224例如是一通用集成電路卡(Universal Integrated Circuit Card，UICC)，儲存包括用戶資訊、金鑰密碼、付費方式等資訊。智慧卡電路224從主機系統100接收智慧卡安全資料或將所處理的智慧卡安全資料透過記憶體控制電路222傳送給主機系統110(或是透過一無線資訊發送單元傳送給主機)。一般來說，由於智慧卡電路224的資料安全相當高，因此使用智慧卡電路224所處理的智慧卡安全資料可用作為身份驗證、小額支付等應用。例如，此智慧卡安全資料為大眾運輸票證資料、金融資料等。在本發明範例實施例中，智慧卡電路224的介面(interface)是符合ISO 7816-3與ISO14443標準。然而，本發明不限於此，智慧卡電路224亦可以是其他安全等級更高的資料保護機制。值得一提的是，智慧卡電路224所使用的加密、解密方法為符合先進加密標準(Advanced Encryption Standard，AES)、資料加密標準(Data Encryption Standard，DES)、三階段資料加密標準(Triple Data Encryption Standard，3DES)、非對稱加密演算法(Rivest Shamir Adleman，RSA)。

快閃記憶體單元210是用以在記憶體控制電路222的控制下依據主機系統100的指令來儲存主機系統100欲寫入的資料。具體來說，當使用者將記憶卡200***至記憶卡讀取裝置110後，主機系統100可透過記憶卡讀取裝置110對記憶體控制電路222下達存取指令(例如，寫入指令、讀取指令等)，並且記憶體控制電路222會依據所接收的指令來操作快閃記憶體單元210，進而寫入從主機系統100中接收的資料或傳送資料給主機系統100。

例如，在本範例實施例中，記憶體控制電路222包括用以控制整體運作的微處理器單元、用以暫存資料的緩衝記憶體、用以存取快閃記憶體單元210的快閃記憶體介面模組、用以與記憶卡讀取裝置110通訊的微安全數位介面模組、可存取智慧卡電路224的介面模組以及錯誤檢查與校正模組等(未繪示)。

在本範例實施例中，記憶體控制電路222的微處理器單元會識別經由記憶卡讀取裝置110所接收的指令與資料是要直接傳送至快閃記憶體單元210的一般指令與資料或是必須由智慧卡電路224處理的智慧卡指令與智慧卡安全資料，並且依據判斷結果來執行寫入資料至快閃記憶體單元210或將指令與資料分派至智慧卡電路224的運作。此外，如前所述，在智慧卡電路224因其規範而使其儲存容量受限下，在本範例實施例中，智慧卡片晶片224的智慧卡安全資料可在記憶體控制電路222的管理下儲存在可儲存容量較智慧卡片晶片224本身大的快閃記憶體單元210中。

電源控制單元230耦接至資料處理控制單元220與快閃記憶體單元210。電源控制單元230接收一第一電源輸入P1與一第二電源輸入P2兩者至少其中之一。電源控制單元230根據至少一控制訊號(未繪示)，選擇提供第一電源輸入P1或第二電源輸入P2至智慧卡電路224。在本範例實施例中，第一電源輸入P1係由記憶卡讀取裝置110所提供；第二電源輸入P2係由近距離無線通訊讀取裝置120所提供，但本發明並不限於此，第一電源輸入及第二電源輸入可為各種型式之可供電裝置。

具體而言，若主機系統100處於正常操作模式時，是由記憶卡讀取裝置110來提供第一電源輸入P1至智慧卡電路224，此時第一電源輸入P1例如是3.3伏特，搭配本範例實施例之電源控制單元230的設計，智慧卡電路224可正常工作。另一種操作模式是以近距離無線通訊讀取裝置來讀取主機系統100。在此種操作模式中，第二電源輸入P2的提供是於接近近距離無線通訊發送裝置時，主機系統100偵測到近距離無線通訊讀取裝置的訊號而決定接收第二電源輸入P2。此時第二電源輸入P2例如是1.8伏特，搭配本範例實施例之電源控制單元230的設計，智慧卡電路224也可正常工作。換句話說，在本範例實施例中，當記憶卡讀取裝置110或是近距離無線通訊讀取裝置120其中之一供電時，智慧卡電路224都能正常工作。

進一步來說，圖2是根據本發明一範例實施例所繪示之電源控制單元的概要方塊圖。請參照圖2，本範例實施例之電源控制單元230包括一第一電源供應通道232、一第二電源供應通道234、一電壓限制單元236以及一分壓單元238。

第一電源供應通道232接收第一電源輸入P1，並根據一第一控制訊號Ctrl1來決定是否提供第一電源輸入P1至智慧卡電路224。在本範例實施例中，第一控制訊號Ctrl1係響應於第一電源輸入P1來改變其狀態，以控制第一電源供應通道232。在此，第一控制訊號Ctrl1例如是由第一電源輸入P1反向所得，但本發明並不限於此。在另一範例實施例中，其可由電源控制單元判斷第一電源輸入P1高於一預定電壓準位時提供一用以將第一電源輸入P1至智慧卡電路224的第一控制訊號Ctrl1。另一方面，第二電源供應通道234接收第二電源輸入P2，並根據一第二控制訊號Ctrl2來決定是否提供第二電源輸入P2至智慧卡電路224。在本範例實施例中，第一電源輸入P1例如是作為第二控制訊號Ctrl2來控制第二電源供應通道234導通與否，但本發明並不限於此。在另一範例實施例中，其可由電源控制單元判斷第二電源輸入P2高於一預定電壓準位時提供一用以將第二電源輸入P2輸入至智慧卡電路224的第二控制訊號Ctrl2，且將第一電源供應通道232截止的第一控制訊號Ctrl1。

電壓限制單元236耦接在第一電源供應通道232及第二電源供應通道234之間，用以抑制第一電源供應通道232反饋至第二電源供應通道234的一逆向電壓小於一特定值，並且抑制第二電源供應通道234反饋至第一電源供應通道232的逆向電壓小於特定值。在本實施例中，此特定值不大於相對應電源輸入之60%或1伏特。例如，在第一電源供應通道232提供第一電源輸入P1時，此特定值不大於第一電源輸入P1的60%，即0.6倍。進一步而言，在記憶卡讀取裝置110供電時，3.3伏特的第一電源輸入P1經由第一電源供應通道232輸出至智慧卡電路224，於此同時，第一電源供應通道232也會提供逆向電壓反饋至第二電源供應通道234，進而影響第二電源輸入P2。因此，在本範例實施例中，為了符合例如是智慧卡電路224的UICC規範標準，本範例實施例搭配電壓限制單元236可抑制第一電源供應通道232反饋的逆向電壓約為0.3伏特，係小於0.5伏特，但本發明並不限於此，此電源供應通道間之反饋逆向電壓的限制要求可依設計者之需求而訂。在此例中，實際提供至智慧卡電路224的第一電源輸入P1約為3.28伏特，因此本範例實施例之第一電源輸入P1輸入至資料處理控制單元220之電壓導通損失小於0.15伏特。

反之，在近距離無線通訊讀取裝置120提供1.8伏特的第二電源輸入P2時，第二電源供應通道234也會提供逆向電壓反饋至第一電源供應通道232，搭配本範例實施例的電壓限制單元236，亦可抑制第二電源供應通道234反饋的逆向電壓小於0.5伏特。換句話說，本範例實施例的設計架構，除了可達到雙電源擇一供電的目的之外，當任一方電源輸入不存在時，所反饋的逆向電壓約為0.3伏特，係小於0.5伏特，符合UICC的規範標準。在此例中，實際提供至智慧卡電路224的第二電源輸入P2約為1.78伏特，因此本範例實施例之第二電源輸入P2輸入至資料處理控制單元220之電壓導通損失也小於0.15伏特。

分壓單元238對第一電源輸入P1進行分壓，並經由其分壓節點提供分壓後的第一電源輸入P1’至電源控制單元230的輸出端OUT。換句話說，第一電源輸入P1被分壓之後係耦接至電源控制單元230的輸出端OUT，因此，電源控制單元230的輸出電壓會與第一電源輸入P1連動，即當第一電源輸入P1為3.3伏特時，輸出為3.3伏特，反之則為1.8伏特。本範例實施例藉由此種連動的設計方式，可避免由第二電源輸入P2切換至第一電源輸入P1時，造成第一電源輸入P1的電壓下降至1.8伏特或0伏特的錯誤操作。在本範例實施例中，電源控制單元230包括分壓單元238，在其他範例實施例中，分壓單元238可依實際設計需求選擇性地配置，亦即電源控制單元可選擇性地包括或不包括分壓單元。

圖3是根據本發明一範例實施例所繪示之電源控制單元的概要電路圖。請參照圖3，本範例實施例之第一電源供應通道332包括一第一開關元件Q1以及一訊號接收單元333。在本範例實施例中，第一開關元件Q1例如是以一電晶體元件，如P型金氧半場效電晶體(P-MOSFET)來實現，但本發明並不限於此。第一開關元件Q1具有一第一端、一第二端及一控制端，因此第一開關元件Q1的第一端、第二端及控制端分別對應P型金氧半場效電晶體的源極、汲極及閘極。第一開關元件Q1的第一端接收第一電源輸入P1；第一開關元件Q1的第二端耦接至電源控制單元的輸出端OUT；第一開關元件Q1的控制端耦接至訊號接收單元333，以接收第一控制訊號Ctrl1。訊號接收單元333具有一輸入端及一輸出端。輸入端接收第一電源輸入P1並將其處理為第一控制訊號Ctrl1；輸出端耦接至第一開關元件Q1的控制端，並輸出第一控制訊號Ctrl1至第一開關元件Q1，以控制其導通狀態。在此例中，訊號接收單元333包括一反向器，因此訊號接收單元333將第一電源輸入P1反向，並作為第一控制訊號Ctrl1。

第二電源供應通道334包括一第二開關元件Q2。在本範例實施例中，第二開關元件Q2例如是以一P型金氧半場效電晶體來實現，但本發明並不限於此。第二開關元件Q2具有一第一端、一第二端及一控制端，因此第二開關元件Q2的第一端、第二端及控制端分別對應P型金氧半場效電晶體的源極、汲極及閘極。第二開關元件Q2的第一端接收第二電源輸入P2；第二開關元件Q2的第二端耦接至電源控制單元的輸出端OUT；控制端接收第一電源輸入P1作為第二控制訊號Ctrl2。

在本範例實施例中，第一開關元件Q1與第二開關元件Q2是以P型金氧半場效電晶體來實現，此種設計架構，其電壓導通損失約為0.02伏特，在第一電源輸入P1為3.3伏特，第二電源輸入P2為1.8伏特的實施態樣中，可確保第一電源供應通道332所輸出的第一電源輸入P1的電壓值約為3.28伏特，同時確保第二電源供應通道334所輸出的第二電源輸入P2的電壓值約為1.78伏特，符合UICC的規範標準。上述0.02伏特、3.3伏特、3.28伏特、1.8伏特以及1.78伏特等電壓值僅用以例示說明，本發明並不限於此。

電壓限制單元336包括一第一二極體D1以及一第二二極體D2。第一二極體D1的陽極耦接至第一電源輸入P1；陰極耦接至第一開關元件Q1的第一端。第二二極體D2的陽極耦接至第二電源輸入P2；陰極耦接至第二開關元件Q2的第一端。此種電路設計架構可抑制第一電源供應通道332與第二電源供應通道334所反饋的逆向電壓均小於0.5伏特。在本範例實施例中，當任一方電源輸入不存在時，各通道所反饋的逆向電壓例如約為0.3伏特，符合UICC的規範標準。上述0.3伏特以及0.5伏特等電壓值僅用以例示說明，本發明並不限於此。

在本範例實施例中，分壓單元338具有一第一端、一第二端及一分壓節點N。第一端耦接至第一電源輸入P1；第二端耦接至地。分壓單元338對第一電源輸入P1進行分壓，並經由分壓節點N提供分壓後的第一電源輸入P1至電源控制單元的輸出端OUT。本範例實施例之分壓單元338是由串聯耦接的第一電阻R1與第二電阻R2來實施。第一電阻R1的一端作為分壓單元338的第一端，且耦接至第一電源輸入P1。第一電阻R1的另一端作為分壓節點N1，以提供分壓後的第一電源輸入P1’至電源控制單元330的輸出端OUT。第二電阻R2的一端耦接至第一電阻R1的另一端，第二電阻的另一端作為分壓單元338的第二端且耦接至地。分壓單元338將提供分壓後的第一電源輸入P1’至電源控制單元330的輸出端OUT，本範例實施例藉由此種連動的設計方式，可避免由第二電源輸入P2切換至第一電源輸入P1時，造成第一電源輸入P1的電壓下降至1.8伏特或0伏特的錯誤操作。

圖4為本發明一實施例之記憶卡的電源控制方法的步驟流程圖。請同時參照圖1、圖2及圖4，本實施例之電源控制方法至少適用於圖1至圖3所例示的記憶卡，其包括如下步驟。在步驟S400中，至少接收第一電源輸入P1。在本範例實施例中，主機系統100例如是處於正常操作模式，由記憶卡讀取裝置110來提供第一電源輸入P1至電源控制單元230，此時第一電源輸入P1例如是3.3伏特。在其他範例實施例中，步驟S400也可包括接收第二電源輸入P2。接著，在步驟S402中，對第一電源輸入P1進行分壓，並提供分壓後的第一電源輸入P1’至電源控制單元230的輸出端OUT以及第一電源供應通道232。之後，在步驟S404中，反向分壓後的第一電源輸入P1’作為第一控制訊號Ctrl1，以控制第一電源輸入P1之供應。在此步驟中，若電源控制單元230選擇性地不配置分壓單元238，則被反向者即為第一電源輸入P1。繼之，在步驟S406中，根據第一控制訊號Ctrl1，選擇提供第一電源輸入P1至資料處理控制單元220內的一智慧卡電路224。接著，在步驟S408中，抑制第一電源輸入P1反饋至第二電源輸入P2的逆向電壓小於特定值。在步驟S400中，若所接收者包括第二電源輸入P2，則步驟S408更包括抑制第二電源輸入P2反饋至第一電源輸入P1的逆向電壓小於該特定值。

圖5為本發明另一實施例之記憶卡的電源控制方法的步驟流程圖。請同時參照圖1、圖2及圖5，本實施例之電源控制方法至少適用於圖1至圖3所例示的記憶卡，其包括如下步驟。在步驟S500中，接收第二電源輸入P2。在此範例實施例中，第二電源輸入P2的提供是於接近近距離無線通訊發送裝置時，主機系統100偵測到近距離無線通訊讀取裝置的訊號而決定接收第二電源輸入P2。此時，由近距離無線通訊讀取裝置120來提供第二電源輸入P2至電源控制單元230，記憶卡讀取裝置110並不供電，或者說第一電源輸入P1係處於低準位狀態。接著，在步驟S502中，根據第二控制訊號Ctrl2，選擇提供第二電源輸入P2至資料處理控制單元220內的一智慧卡電路224。在此步驟中，第一電源輸入P1是作為第二控制訊號Ctrl2來導通第二電源供應通道234。之後，在步驟S504中，抑制第二電源輸入P2反饋至第一電源輸入P1的逆向電壓小於特定值。

另外，本發明之實施例的電源控制方法可以由圖1至圖3實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明之範例實施例中，記憶卡具有智慧卡功能，可進行近距離無線通訊。並且，所提供的電源控制方法可使此記憶卡在雙電源任擇其一供電的情況下，其內部的智慧卡電路皆能正常工作。此外，利用電壓限制單元的設計架構，當任一方電源輸入不存在時可抑制所反饋的逆向電壓小於特定值以符合設計規範。同時，藉由電源輸入與電源控制單元的輸出端連動的設計方式，可避免電源輸入切換時所造成之電壓下降的錯誤操作。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．主機系統

110．．．記憶卡讀取裝置

120．．．近距離無線通訊讀取裝置

200．．．記憶卡

210．．．快閃記憶體單元

220．．．資料處理控制單元

222．．．記憶體控制電路

224．．．智慧卡電路

230、330．．．電源控制單元

232、332．．．第一電源供應通道

234、334．．．第二電源供應通道

236、336．．．電壓限制單元

238、338．．．分壓單元

333．．．訊號接收單元

Ctrl1．．．第一控制訊號

Ctrl2．．．第二控制訊號

P1．．．第一電源輸入

P1’．．．分壓後的第一電源輸入

P2．．．第二電源輸入

OUT．．．電源控制單元的輸出端

Q1．．．第一開關元件

Q2．．．第二開關元件

D1．．．第一二極體

D2．．．第二二極體

N．．．分壓節點

R1．．．第一電阻

R2．．．第二電阻

S400、S402、S404、S406、S408、S500、S502、S504．．．電源控制方法的步驟

圖1是根據本發明一範例實施例所繪示之記憶卡與其主機系統的概要方塊圖。

圖2是根據本發明一範例實施例所繪示之電源控制單元的概要方塊圖。

圖3是根據本發明一範例實施例所繪示之電源控制單元的概要電路圖。

圖4為本發明一實施例之記憶卡的電源控制方法的步驟流程圖。

圖5為本發明另一實施例之記憶卡的電源控制方法的步驟流程圖。

100．．．主機系統

110．．．記憶卡讀取裝置

120．．．近距離無線通訊讀取裝置

200．．．記憶卡

210．．．快閃記憶體單元

220．．．資料處理控制單元

222．．．記憶體控制電路

224．．．智慧卡電路

230．．．電源控制單元

P1．．．第一電源輸入

P2．．．第二電源輸入

Claims (22)

1. 一種具智慧卡功能的記憶卡，包括：一快閃記憶體單元；一資料處理控制單元，耦接至該快閃記憶體單元，控制該快閃記憶體單元，並且加解密與儲存一智慧卡安全資料；以及一電源控制單元，耦接至該資料處理控制單元與該快閃記憶體單元，接收一第一電源輸入與一第二電源輸入兩者至少其中之一，其中該電源控制單元根據至少一控制訊號選擇提供該第一電源輸入或該第二電源輸入至該資料處理控制單元，其中該第一電源輸入耦接至該電源控制單元的一輸出端，並且該第一電源輸入被提供至該電源控制單元的該輸出端，其中該記憶卡是由一主機系統所讀取，且該資料處理控制單元包括一記憶體控制電路與一智慧卡電路，以及該記憶體控制電路識別經由該主機系統所接收的一指令與資料是一第一指令與要被直接傳送至該快閃記憶體單元的資料或是一第二指令與要由該智慧卡電路所處理的該智慧卡安全資料。
2. 如申請專利範圍第1項所述之記憶卡，其中該電源控制單元包括：一第一電源供應通道，用以接收該第一電源輸入，並 根據一第一控制訊號來決定是否提供該第一電源輸入至該資料處理控制單元；以及一第二電源供應通道，用以接收該第二電源輸入，並根據一第二控制訊號來決定是否提供該第二電源輸入至該資料處理控制單元，其中該第一控制訊號係響應於該第一電源輸入來改變其狀態，以控制該第一電源供應通道。
3. 如申請專利範圍第2項所述之記憶卡，其中該第一電源供應通道包括：一第一開關元件，具有一第一端、一第二端及一控制端，該第一端接收該第一電源輸入，該第二端耦接至該電源控制單元的該輸出端；以及一訊號接收單元，具有一輸入端及一輸出端，該輸入端接收該第一電源輸入，並將其處理為該第一控制訊號，該輸出端耦接至該第一開關元件的該控制端，並輸出該第一控制訊號。
4. 如申請專利範圍第3項所述之記憶卡，其中該訊號接收單元包括：一反向器，具有該輸入端及該輸出端，該輸入端接收該第一電源輸入，並將其反向為該第一控制訊號，該輸出端耦接至該第一開關元件的該控制端，並輸出該第一控制訊號。
5. 如申請專利範圍第2項所述之記憶卡，其中該第二電源供應通道包括： 一第二開關元件，具有一第一端、一第二端及一控制端，該第一端接收該第二電源輸入，該第二端耦接至該電源控制單元的該輸出端，以及該第二開關元件的該控制端用以接收該第二控制訊號。
6. 如申請專利範圍第2項所述之記憶卡，其中該電源控制單元更包括：一電壓限制單元，耦接在該第一及該第二電源供應通道之間，用以抑制該第一電源供應通道反饋至該第二電源供應通道的一逆向電壓小於一特定值，或者抑制該第二電源供應通道反饋至該第一電源供應通道的該逆向電壓小於該特定值。
7. 如申請專利範圍第6項所述之記憶卡，其中該電壓限制單元包括：一第一二極體，具有一陽極與一陰極，該陽極耦接至該第一電源輸入，該陰極耦接至該第一開關元件；以及一第二二極體，具有一陽極與一陰極，該陽極耦接至該第二電源輸入，該陰極耦接至該第二開關元件。
8. 如申請專利範圍第1項所述之記憶卡，其中該第一電源輸入經由一分壓單元被提供至該電源控制單元的該輸出端，其中該分壓單元，具有一第一端、一第二端及一分壓節點，該第一端耦接至該第一電源輸入，該第二端耦接至地，該分壓單元對該第一電源輸入進行分壓，並經由該分壓節點提供分壓後的該第一電源輸入至該電源控制單元的該輸出端。
9. 如申請專利範圍第8項所述之記憶卡，其中該分壓單元包括：一第一電阻，其一端作為該分壓單元的該第一端，且耦接至該第一電源輸入，該第一電阻的另一端作為該分壓節點，並提供分壓後的該第一電源輸入至該電源控制單元的該輸出端；以及一第二電阻，與該第一電阻串聯耦接，該第二電阻的一端耦接至該第一電阻的該另一端，該第二電阻的另一端作為該分壓單元的該第二端且耦接至地。
10. 如申請專利範圍第1項所述之記憶卡，其中該資料處理控制單元包括：該記憶體控制電路，耦接該快閃記憶體單元，並控制該快閃記憶體單元；以及該智慧卡電路，耦接至該記憶體控制電路，並加解密與儲存該智慧卡安全資料，其中該智慧卡電路從該主機系統接收該智慧卡安全資料或將所處理的該智慧卡安全資料透過該記憶體控制電路傳送給該主機系統；以及該電源控制單元選擇提供該第一電源輸入或該第二電源輸入至該智慧卡電路。
11. 如申請專利範圍第1項所述之記憶卡，其中該快閃記憶體單元更儲存該智慧卡安全資料。
12. 如申請專利範圍第1項所述之記憶卡，其中該第一電源輸入係由一該記憶卡讀取裝置所提供，以及該第二電源輸入係由一近距離無線通訊讀取裝置所提供。
13. 一種由一主機系統所讀取之記憶卡的電源控制方 法，該記憶卡包括一快閃記憶體單元、一電源控制單元及一資料處理控制單元，其中該資料處理控制單元包括一記憶體控制電路與一智慧卡電路，且該電源控制方法包括：經由該主機系統接收一指令與資料；識別經由該主機系統所接收的該指令與該資料是一第一指令與要被直接傳送至該快閃記憶體單元的資料或是一第二指令與要由該智慧卡電路所處理的智慧卡安全資料；接收一第一電源輸入與一第二電源輸入兩者至少其中之一；以及根據至少一控制訊號，選擇提供該第一電源輸入或該第二電源輸入至該資料處理控制單元內的該智慧卡電路，其中該第一電源輸入耦接至該電源控制單元的一輸出端，並且該第一電源輸入被提供至該電源控制單元的該輸出端。
14. 如申請專利範圍第13項所述之電源控制方法，其中選擇提供該第一電源輸入或該第二電源輸入至該智慧卡電路的步驟包括：根據一第一控制訊號來決定是否提供該第一電源輸入至該資料處理控制單元，其中該第一控制訊號係響應於該第一電源輸入來改變其狀態，以控制該第一電源輸入之供應。
15. 如申請專利範圍第14項所述之電源控制方法，其中選擇提供該第一電源輸入或該第二電源輸入至該智慧卡 電路的步驟更包括：反向該第一電源輸入作為該第一控制訊號，以控制該第一電源輸入之供應。
16. 如申請專利範圍第14項所述之電源控制方法，其中選擇提供該第一電源輸入或該第二電源輸入至該智慧卡電路的步驟更包括：根據一第二控制訊號來決定是否提供該第二電源輸入至該資料處理控制單元，其中該第一電源輸入係作為該第二控制訊號。
17. 如申請專利範圍第13項所述之電源控制方法，更包括：抑制該第一電源輸入反饋至該第二電源輸入的一逆向電壓小於一特定值。
18. 如申請專利範圍第17項所述之電源控制方法，更包括：抑制該第二電源輸入反饋至該第一電源輸入的該逆向電壓小於該特定值。
19. 如申請專利範圍第13項所述之電源控制方法，更包括：對該第一電源輸入進行分壓，並提供分壓後的該第一電源輸入至該電源控制單元的該輸出端。
20. 一種電源控制電路，包括：一第一電源供應通道，用以接收一第一電源輸入，並根據一第一控制訊號來決定是否提供該第一電源輸入至一 資料處理控制單元；一第二電源供應通道，用以接收一第二電源輸入，並根據一第二控制訊號來決定是否提供該第二電源輸入至該資料處理控制單元；一電壓限制單元，耦接在該第一及該第二電源供應通道之間，用以抑制該第一電源供應通道反饋至該第二電源供應通道的一逆向電壓小於一特定值，或者抑制該第二電源供應通道反饋至該第一電源供應通道的該逆向電壓小於該特定值；以及一分壓單元，耦接至該第一電源輸入，用以分壓該第一電源輸入的一電壓並經由一分壓節點提供分壓後的該第一電源輸入至該電源控制單元的該輸出端。
21. 如申請專利範圍第20項所述之電源控制電路，其中該第一電源輸入或該第二電源輸入輸入至該資料處理控制單元之電壓導通損失小於0.15伏特。
22. 如申請專利範圍第20項所述之電源控制電路，其中該特定值不大於該相對應電源輸入之60%或1伏特。