TWI458098B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI458098B
TWI458098B TW098146361A TW98146361A TWI458098B TW I458098 B TWI458098 B TW I458098B TW 098146361 A TW098146361 A TW 098146361A TW 98146361 A TW98146361 A TW 98146361A TW I458098 B TWI458098 B TW I458098B
Authority
TW
Taiwan
Prior art keywords
germanium
rich
thin film
film transistor
channel layer
Prior art date
Application number
TW098146361A
Other languages
English (en)
Other versions
TW201123458A (en
Inventor
An Thung Cho
Wan Yi Liu
Chia Kai Chen
Wu Hsiung Lin
Chun Hsiun Chen
Wei Ming Huang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098146361A priority Critical patent/TWI458098B/zh
Priority to US12/964,747 priority patent/US8586425B2/en
Publication of TW201123458A publication Critical patent/TW201123458A/zh
Priority to US14/049,194 priority patent/US8748896B2/en
Application granted granted Critical
Publication of TWI458098B publication Critical patent/TWI458098B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體
本發明是有關於一種薄膜電晶體，且特別是有關於一種具有高載子遷移率(carrier mobility)、穩定性(reliability)良好且應用範圍廣泛的薄膜電晶體。
隨著製程技術的進步，各類型的顯示器應用不斷推陳出新。因應顯示器應用的輕、薄、短、小以及可攜式等需求，下一世代的顯示器應用朝向可捲曲與易攜帶的趨勢發展。目前較為常見者，如可撓式顯示器(flexible display)以及電子紙(electronic paper)等，其發展已受到業界的重視並投入研究。特別是，在顯示器中被大量使用到的薄膜電晶體，其結構設計或是材料的選擇更是會直接影響到產品的性能。
一般來說，薄膜電晶體至少具有閘極、源極、汲極以及通道層等構件，其中可透過控制閘極的電壓來改變通道層的導電性，以使源極與汲極之間形成導通(開)或絕緣(關)的狀態。此外，通常還會在通道層上形成一具有N型掺雜或P型掺雜的毆姆接觸層，以減少通道層與源極、或通道層與汲極間的接觸電阻。而在習知的薄膜電晶體中，所使用的通道層材質大多為非晶矽(amorphous silicon,a-Si)或多晶矽(poly-silicon,p-Si)。
然而，不論是以非晶矽或是以多晶矽作為通道層的材料，其製作的薄膜電晶體均需要較高的製程溫度。舉例來說，使用非晶矽作為通道層的薄膜電晶體(以下簡稱為非晶矽薄膜電晶體)，其製程溫度必須大於280℃。因此，當非晶矽薄膜電晶體應用於可撓式顯示器應用時，可撓式顯示器所使用的可撓式基板，如塑膠基板，將會受到高溫影響而產生劣化或變形。換言之，習知的薄膜電晶體並不適於使用在可撓式的顯示器應用上。
另一方面，由於非晶矽薄膜電晶體的載子遷移率(carrier mobility)較低，約小於1cm2 /V-s，且信賴性(reliability)不佳，因此非晶矽薄膜電晶體的應用範圍仍受到諸多限制。
本發明提供一種薄膜電晶體，其具有較高的載子遷移率與穩定性。
本發明又提供一種薄膜電晶體，其具有廣泛的應用範圍。
本發明提出一種薄膜電晶體，適於配置於基板上，此薄膜電晶體包括閘極、閘絕緣層、富矽通道層、以及源極與汲極。閘極配置於基板上。閘絕緣層配置於閘極上。富矽通道層配置於閘極上方，其中富矽通道層之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，且該富矽通道層之膜層深度在10奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間。源極與汲極分別與富矽通道層連接。
在本發明之一實施例中，上述閘極之材質包括鉬。
在本發明之一實施例中，上述閘絕緣層之材質包括氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。
在本發明之一實施例中，上述源極與汲極之材質包括鈦/鋁/鈦複合金屬層。
在本發明之一實施例中，上述源極與汲極配置於閘絕緣層的部分區域上，而富矽通道層配置於源極、汲極以及部分未被源極與汲極覆蓋之閘絕緣層上。
在本發明之一實施例中，上述富矽通道層配置於閘絕緣層的部分區域上，而源極與汲極配置於富矽通道層上。
在本發明之一實施例中，上述薄膜電晶體更包括歐姆接觸層位於富矽通道層以及源極之間，或是位於富矽通道層以及汲極之間，其中歐姆接觸層之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，且該富矽通道層之膜層深度在10奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間。
本發明又提出一種薄膜電晶體，適於配置於基板上，此薄膜電晶體包括源極與汲極、富矽通道層、閘絕緣層以及閘極。源極與汲極配置於基板上。富矽通道層配置於基板上方以覆蓋源極與汲極，其中富矽通道層之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，且富矽通道層之膜層深度在10奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間。閘絕緣層配置於富矽通道層上。閘極配置於閘絕緣層上。
基於上述，由於本發明的薄膜電晶體是使用矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間的富矽通道層，因此本發明的薄膜電晶體可具有較高的載子遷移率與穩定性。此外，本發明的薄膜電晶體可使用較低的製程溫度，因此可具有廣泛的應用範圍。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例之薄膜電晶體示意圖。請參照圖1，本實施例之薄膜電晶體100適於配置於基板101上，此薄膜電晶體100包括閘極110、閘絕緣層120、富矽通道層140、源極132與汲極134。在本發明之一實施例中，基板101可以是硬質基板(rigid substrate)，如玻璃基板，或是可撓式基板(flexible substrate)，如塑膠基板等。
閘極110配置於基板101上，而閘絕緣層120配置於基板101上以覆蓋閘極110，富矽通道層140則配置於閘極110上方，其中富矽通道層140之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，且富矽通道層140中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間。源極132與汲極134分別與富矽通道層140連接。此外，在本實施例中，薄膜電晶體100還具有配置於基板101上的保護層PV，以覆蓋富矽通道層140。
在本實施例中，源極132與汲極134配置於閘絕緣層120的部分區域上，而富矽通道層140配置於源極132、汲極134以及部分未被源極132與汲極134覆蓋之閘絕緣層120上。然而，本發明並不限制薄膜電晶體100為圖1所示的膜層結構，在部分實施例中，薄膜電晶體100也可是如圖2所示的膜層結構。
詳言之，閘極110之材質例如為鉬。閘絕緣層120之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。源極132與汲極134之材質例如是鈦/鋁/鈦複合金屬層。
值得注意的是，在薄膜電晶體100中，富矽通道層140之膜層深度在10奈米(nanometers,nm)至170nm中的矽含量是介於1E23atoms/cm3 至4E23atoms/cm3 之間。此外，在一實施例中，富矽通道層140之材料例如為富矽氧化矽，其中矽與氧的比值介於2到8之間。在另一實施例中，富矽通道層140之材料例如為富矽氮化矽，其中矽與氮的比值介於2到8之間。在又一實施例中，富矽通道層140之材料例如為富矽碳化矽，其中矽與碳的比值例如是介於2到8之間。
在部分實施例中，富矽通道層140例如是使用準分子雷射退火(excimer laser annealing,ELA Laser Annealing)製程所製得，其中準分子雷射退火製程所使用的能量約為70mJ至200mJ之間，在該實施例中，係更提供一種製造如上述富矽通道層140的方法，該方法包括(1)提供一非晶矽富矽材料層，其中非晶矽富矽材料層之材料選自於由非晶矽富矽氧化矽、非晶矽富矽氮化矽、非晶矽富矽氮氧化矽、非晶矽富矽碳化矽與非晶矽富矽碳氧化矽所組成之族群；以及(2)對該非晶矽富矽材料層執行一準分子雷射退火製程以形成一奈米結晶富矽通道層(即為富矽通道層140)，其中準分子雷射退火製程所使用的能量約為70mJ至200mJ之間。在此須特別注意的是，此處準分子雷射退火製程所使用的能量低於一般習知製造多晶矽通道層方法時所使用的能量，故本實施例之方法能夠更加的減少使用能量成本。
在其他實施例中，富矽通道層140例如也可以是使用電漿增強型化學氣相沉積(plasma-enhanced chemical vapor deposition,PECVD)製程所製得，其中電漿增強型化學氣相沉積製程的執行溫度約在170℃至370℃之間，在該實施例中，係更提供一種製造富矽通道層140的方法，該方法包括以一電漿增強型化學氣相沉積製程形成一富矽通道層，其中該富矽材料層之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，其中該電漿增強型化學氣相沉積製程的執行溫度約在170℃至370℃之間。但此處僅為舉例，本發明並不限制富矽通道層140的製作方式。
相較於習知的非晶矽薄膜電晶體，具有上述矽含量的富矽通道層140可具有較高的載子遷移率與薄膜電晶體電性操作之穩定性，此部分在後面會有更為詳細的說明。因此，薄膜電晶體100亦可應用在有機發光二極體的背板，或是其他的應用上。此外，由於富矽通道層140之材料係選自富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽或富矽碳氧化矽等富矽介電材料，因此富矽通道層140例如可在170℃~370℃的溫度範圍內經由沉積而形成。如此一來，當薄膜電晶體100的基板101為可撓式基板，如塑膠基板時，基板101便不會發生在高溫下產生劣化或變形的情況。也就是說，薄膜電晶體100可使用在可撓式顯示應用上，如電子紙或可撓式顯示器等。
圖3為本發明一實施例之薄膜電晶體示意圖。請參照圖1、圖2與圖3，薄膜電晶體200具有上述薄膜電晶體100的大部分構件，其中相同的構件以相同的標號表示。
在薄膜電晶體200中，富矽通道層140配置於閘絕緣層120的部分區域上，而源極132與汲極134配置於富矽通道層140上。也就是說，薄膜電晶體100的富矽通道層140是配置於源極132、汲極134上，而薄膜電晶體200的源極132與汲極134則是配置於富矽通道層140上。
薄膜電晶體200更包括歐姆接觸層150，此歐姆接觸層150位於富矽通道層140以及源極132之間，或是位於富矽通道層140以及汲極134之間，其中歐姆接觸層150之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，且富矽通道層140之膜層深度在10奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間。
舉例來說，歐姆接觸層150可以是上述歐姆接觸層150的材料的其中之一掺雜N型摻質(N-type dopant)，或是上述歐姆接觸層150的材料的其中之一掺雜P型掺質(P-type dopant)。換言之，薄膜電晶體200的歐姆接觸層150，其是在富矽通道層140上摻雜N型摻質或P型掺質，藉以取代習知技術在非晶矽或多晶矽的通道層上摻雜N型摻質或P型掺質。如此一來，薄膜電晶體200的歐姆接觸層150可具有較高的載子遷移率，意即，源極132與富矽通道層140、或是汲極134與富矽通道層140之間的接觸電阻可被降低。
由上述可知，薄膜電晶體100、200是使用富矽通道層140來取代習知技術的非晶矽通道層，因此薄膜電晶體100、200可具有較高的載子遷移率與薄膜電晶體電性操作穩定性。而在薄膜電晶體200中，歐姆接觸層150亦可使用相同方式來降低富矽通道層140與源極132或是富矽通道層140與汲極134之間的接觸電阻。另外，由於富矽通道層140的材料為富矽介電材料，因此，富矽通道層140可具有較低的製程溫度，基板101不會有受到高溫而產生劣化或變形的問題。
上述的薄膜電晶體100、200均為底閘極(bottom gate)式的薄膜電晶體，然，本發明非限於此，以下將以其他實施例對此加以說明。
圖4為本發明一實施例之薄膜電晶體示意圖。請參照圖4，薄膜電晶體300適於配置於基板301上，此薄膜電晶體300包括源極312與汲極314、富矽通道層320、閘絕緣層330以及閘極340。基板301可以是硬質基板，如玻璃基板，或是可撓式基板，如塑膠基板等。
源極312與汲極314配置於基板301上。富矽通道層320配置於基板301上方以覆蓋源極312與汲極314，其中富矽通道層320之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群，且富矽通道層320之膜層深度在10奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間。閘絕緣層330配置於富矽通道層320上。閘極340配置於閘絕緣層330上。此外，在本實施例中，薄膜電晶體300還具有配置於閘絕緣層330上的保護層PV，以覆蓋閘極340。簡言之，薄膜電晶體300是一種頂閘極(top gate)式的薄膜電晶體。
閘極340之材質例如為鉬。閘絕緣層330之材質例如為氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。源極312與汲極314之材質例如是鈦/鋁/鈦複合金屬層。
基於與薄膜電晶體100、200相同的理由，薄膜電晶體300亦可具有較高的載子遷移率以及廣泛的應用範圍。
以下，藉由二次離子質譜儀(secondary ion mass spectrometry，SIMS)對數個實驗例之富矽通道層進行元素成分分析，從而說明富矽通道層中的矽含量。在此，富矽通道層的表面是深度為0的位置，而二次離子質譜儀可量測富矽通道層中位於不同深度之元素濃度。另外，在以下各實驗例中，富矽通道層例如是具有氫離子摻雜的富矽氮氧化矽，其化學式為SiOx Ny :Hm 。並且，富矽通道層例如是使用化學氣相沉積法(Chemical Vapor Deposition,CVD)所形成。詳細而言，富矽氮氧化矽例如可使用矽甲烷(SiH4 )、氨與氧化氮(NH3 /N2 O)、磷化氫(PH3 )以及氫氣(H2 )等氣體作為製程氣體。其中，可視需要選擇矽甲烷與氧化氮的比例、以及氫氣與矽甲烷的比例，藉以調整富矽通道層中矽晶粒的尺寸大小。
圖5A~圖5C各為本發明一實驗例之富矽通道層的元素成分分析結果。要注意的是，圖5A、圖5B與圖5C的富矽通道層，分別是使用不同比例的製程氣體進行化學氣相沉積所得到。在圖5A的實驗例中，矽甲烷與氧化氮的比例為2.5，且氫氣與矽甲烷的比例為3.6。在圖5B的實驗例中，矽甲烷與氧化氮的比例為1.8。在圖5C的實驗例中，矽甲烷與氧化氮的比例為2.5。
如圖5A所示，其中0.39＜x＜0.47，0.06＜y＜0.08，且1.05＜m＜1.41。
如圖5B所示，其中0.29＜x＜1.67，0.09＜y＜0.18，且1.15＜m＜2.27。
如圖5C所示，其中0.49＜x＜0.87，0.10＜y＜0.14，且1.69＜m＜1.98。
由圖5A~圖5C可知，在特定深度範圍的富矽通道層中，矽的含量至少會大於1E23atoms/cm3 。
在本實驗中所使用的富矽通道層厚度舉例約為165nm至2150nm。
圖6為使用不同材質通道層的薄膜電晶體，其閘極電壓對汲極電流的測試結果。在圖6中，a-Si代表使用習知非晶矽通道層的薄膜電晶體，其源極之電壓為10V。SR代表使用本發明富矽通道層的薄膜電晶體，其源極之電壓為10V。詳言之，此處所使用的富矽通道層例如是使用電漿增強型化學氣相沉積製程所製得，而製程溫度為370℃。
如圖6中虛線所圍之區域所示，在閘極電壓為25V時，通道層為非晶矽的薄膜電晶體，其汲極電流約為1.6μA。另一方面，通道層為上述富矽通道層的薄膜電晶體，其汲極電流約為3.7μA。經由公式運算，通道層為非晶矽的薄膜電晶體(a-Si)，其載子遷移率為0.19cm2 /Vs。而通道層為富矽通道層的薄膜電晶體(SR)，其載子遷移率為0.64cm2 /Vs。由此可知，本發明的富矽通道層確實可具有較高的載子遷移率。
圖7為使用不同材質通道層的薄膜電晶體，其電性操作穩定性的測試結果。在圖7中，a-Si代表使用習知非晶矽通道層的薄膜電晶體，其離子衰減率(Ion Degradation)與時間的關係圖。SR代表使用本發明富矽通道層的薄膜電晶體，其離子衰減率(Ion Degradation)與時間的關係圖。在此要說明的是，薄膜電晶體的電性操作會直接受到通道層中的載子濃度所影響，而通道層中的載子濃度會隨著薄膜電晶體的使用時間增加而衰減。簡言之，通道層中的離子衰減率可直接反映出薄膜電晶體的電性操作穩定性。
如圖7所示，通道層為非晶矽的薄膜電晶體(a-Si)，在經過12000秒的使用後，通道層中的離子衰減率約為19%。另一方面，通道層為上述富矽通道層的薄膜電晶體(SR)，在經過12000秒的使用後，通道層中的離子衰減率約為12%。換言之，使用本發明的富矽通道層之薄膜電晶可具有較低的離子衰減率，意即電性操作之穩定性較佳。
綜上所述，由於本發明的薄膜電晶體是使用矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間的富矽通道層，因此本發明的薄膜電晶體可具有較高的載子遷移率與穩定性。此外，由於本發明的薄膜電晶體是使用富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽或富矽碳氧化矽等富矽介電材料來作為通道層之材料，其製程溫度相對較低，因此本發明的薄膜電晶體可具有廣泛的應用範圍。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300．．．薄膜電晶體
101、301．．．基板
110、340．．．閘極
120、330．．．閘絕緣層
132、312．．．源極
134、314．．．汲極
140、320．．．富矽通道層
150．．．歐姆接觸層
PV．．．保護層
a-Si．．．通道層為非晶矽的薄膜電晶體
SR．．．通道層為富矽通道層的薄膜電晶體
圖1為本發明一實施例之薄膜電晶體示意圖。
圖2為本發明另一實施例之薄膜電晶體示意圖。
圖3為本發明一實施例之薄膜電晶體示意圖。
圖4為本發明一實施例之薄膜電晶體示意圖。
圖5A~圖5C各為本發明一實驗例之薄膜電晶體，其富矽通道層之元素成分分析結果。
圖6為使用不同材質通道層的薄膜電晶體，其閘極電壓對汲極電流的測試結果。
圖7為使用不同材質通道層的薄膜電晶體，其電性操作穩定性的測試結果。
100．．．薄膜電晶體
101．．．基板
110．．．閘極
120．．．閘絕緣層
132．．．源極
134．．．汲極
140．．．富矽通道層
PV．．．保護層

Claims (11)

  1. 一種薄膜電晶體，適於配置於一基板上，該薄膜電晶體包括：一閘極，配置於該基板上；一閘絕緣層，配置於該基板上以覆蓋該閘極；一富矽通道層，配置於該閘極上方，其中該富矽通道層之材料為富矽氮氧化矽，且該富矽通道層之膜層深度在15奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間；以及一源極與一汲極，分別與該富矽通道層連接。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極之材質包括鉬。
  3. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘絕緣層之材質包括氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極之材質包括鈦/鋁/鈦複合金屬層。
  5. 如申請專利範圍第1項所述之薄膜電晶體，其中該源極與該汲極配置於該閘絕緣層的部分區域上，而該富矽通道層配置於該源極、該汲極以及部分未被該源極與該汲極覆蓋之該閘絕緣層上。
  6. 如申請專利範圍第1項所述之薄膜電晶體，其中該富矽通道層配置於該閘絕緣層的部分區域上，而該源極與該汲極配置於富矽通道層上。
  7. 如申請專利範圍第1項所述之薄膜電晶體，更包括 一歐姆接觸層位於該富矽通道層以及該源極之間，或是位於該富矽通道層以及該汲極之間，其中該歐姆接觸層之材料選自於由富矽氧化矽、富矽氮化矽、富矽氮氧化矽、富矽碳化矽與富矽碳氧化矽所組成之族群。
  8. 一種薄膜電晶體，適於配置於一基板上，該薄膜電晶體包括：一源極與一汲極，配置於該基板上；一富矽通道層，配置於該基板上方以覆蓋該源極與該汲極，其中該富矽通道層之材料為富矽氮氧化矽，且該富矽通道層之膜層深度在15奈米(nanometers,nm)至170nm中的矽含量介於1E23atoms/cm3 至4E23atoms/cm3 之間；一閘絕緣層，配置於該富矽通道層上；以及一閘極，配置於該閘絕緣層上。
  9. 如申請專利範圍第8項所述之薄膜電晶體，其中該閘極之材質包括鉬。
  10. 如申請專利範圍第8項所述之薄膜電晶體，其中該閘絕緣層之材質包括氧化矽、氮化矽、氮氧化矽、碳化矽或碳氧化矽。
  11. 如申請專利範圍第8項所述之薄膜電晶體，其中該源極與該汲極之材質包括鈦/鋁/鈦複合金屬層。
TW098146361A 2009-12-31 2009-12-31 薄膜電晶體 TWI458098B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098146361A TWI458098B (zh) 2009-12-31 2009-12-31 薄膜電晶體
US12/964,747 US8586425B2 (en) 2009-12-31 2010-12-10 Thin film transistor
US14/049,194 US8748896B2 (en) 2009-12-31 2013-10-08 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146361A TWI458098B (zh) 2009-12-31 2009-12-31 薄膜電晶體

Publications (2)

Publication Number Publication Date
TW201123458A TW201123458A (en) 2011-07-01
TWI458098B true TWI458098B (zh) 2014-10-21

Family

ID=44186334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146361A TWI458098B (zh) 2009-12-31 2009-12-31 薄膜電晶體

Country Status (2)

Country Link
US (2) US8586425B2 (zh)
TW (1) TWI458098B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
TWI451575B (zh) * 2012-02-16 2014-09-01 E Ink Holdings Inc 薄膜電晶體
KR101587129B1 (ko) 2014-10-27 2016-02-02 청주대학교 산학협력단 양방향성 트랜지스터 및 그 제조방법
KR101694270B1 (ko) * 2015-02-17 2017-01-23 청주대학교 산학협력단 고속전자센서용 기판 및 그 제조방법
CN111668318B (zh) * 2020-05-29 2021-09-24 晶科绿能(上海)管理有限公司 一种光伏组件、太阳能电池及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
TW200832516A (en) * 2007-01-25 2008-08-01 Au Optronics Corp Layered structure with silicon nanocrystals, solar cell, nonvolatile memory element, photo sensitive element and fabrications thereof, and method for forming silicon nanocrystals
TW200947089A (en) * 2008-05-08 2009-11-16 Tpo Displays Corp System for displaying images and fabrication method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
GB9818310D0 (en) 1998-08-22 1998-10-14 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
TW200832516A (en) * 2007-01-25 2008-08-01 Au Optronics Corp Layered structure with silicon nanocrystals, solar cell, nonvolatile memory element, photo sensitive element and fabrications thereof, and method for forming silicon nanocrystals
TW200947089A (en) * 2008-05-08 2009-11-16 Tpo Displays Corp System for displaying images and fabrication method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Dielectric performance of low temperature silicon nitride films in a-Si:H TFTs, Journal of Non-Crystalline Solids, vol.299-302, Part 2, (April 2002) pages 1360-1364 *

Also Published As

Publication number Publication date
US8586425B2 (en) 2013-11-19
US20110156043A1 (en) 2011-06-30
TW201123458A (en) 2011-07-01
US20140034951A1 (en) 2014-02-06
US8748896B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
US8502217B2 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
EP2346082B1 (en) Transistors, Methods of Manufacturing a Transistor, and Electronic Devices Including a Transistor
JP5137146B2 (ja) 半導体素子及びその製造方法
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
US7125758B2 (en) Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US9530893B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
US8044402B2 (en) Amorphous insulator film and thin-film transistor
US8829515B2 (en) Transistor having sulfur-doped zinc oxynitride channel layer and method of manufacturing the same
US20110095402A1 (en) Gate dielectric film with controlled structural and physical properties over a large surface area substrate
TWI458098B (zh) 薄膜電晶體
Kandpal et al. Perspective of zinc oxide based thin film transistors: a comprehensive review
US8460966B2 (en) Thin film transistor and method for fabricating thin film transistor
US20060145158A1 (en) Poly-crystalline silicon thin film transistor
CN101789450B (zh) 薄膜晶体管及制造富硅沟道层的方法
Perez-Tomas et al. Characterization of high-k Ta2Si oxidized films on 4H-SiC and Si substrates as gate insulator
Bae et al. Effects of annealing gas and drain doping concentration on electrical properties of Ge-source/Si-channel heterojunction tunneling FETs
Lim et al. Investigation of a two-layer gate insulator using plasma-enhanced ALD for ultralow temperature poly-Si TFTs
Puigdollers et al. Microcrystalline silicon thin film transistors obtained by hot-wire CVD
KR102189557B1 (ko) 박막 트랜지스터 및 이의 제조방법
Zan et al. A study of parasitic resistance effects in thin-channel polycrystalline silicon TFTs with tungsten-clad source/drain
Esmaeili Rad Nanocrystalline silicon thin film transistor
Saboundji et al. High mobility top-gate micro-crystalline silicon TFTs processed at low temperature (< 200° C)
Lee et al. Low temperature (≤ 550° C) fabrication of CMOS TFT's on rapid-thermal CVD polycrystalline silicon-germanium films
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent