TWI458030B - 於半導體製造中監視通孔之方法及裝置 - Google Patents

Description

於半導體製造中監視通孔之方法及裝置

本發明通常係關於監視積體電路之半導體製造之製程領域，其產品包括無數在不同技術領域之應用。

本申請案主張2007年6月22日申請之美國臨時申請案第60/936,925號之權利，其名稱為"於半導體製造中監視通孔之方法及裝置"，該案之全文以引用的方式併入本文中。

積體電路之半導體製造繼續提供必要的設備於無數技術領域中。積體電路繼續逐漸地生長複雜並密集地被填有組件。因此，製造此等積體電路變得更為困難。積體電路製造者花費相當大的努力於增加製造程序產量以及增加其輸出之可靠性。在製造大型及超大型積體電路期間採用之金屬互連系統與此等產品之產量及可靠性尤為相關。

在建造一半導體為基之積體電路製程期間，多種半導體、金屬、絕緣體、及其他材料之層體被相互層疊而沉積及圖案化。遮罩被施加以控制該製程及圖案從而產製電路元件之間之連接。此等連接在實質上或為水平的或為垂直的。該水平互連層是經由叫做通孔的垂直連接而被接合在一起。此等連接可在金屬層之間或自一金屬層至一半導體層被形成，在此情況下，該連接通常被認為是一接觸件。所有垂直互連在下文中將被稱為通孔。

現代積體電路之複雜性由於電路之進一步小型化以及包含在此等系統及電路內的元件數量的增加而持續增加。隨 著電路變得更為複雜，將需要更多層體以連接數量日益增加的電路元件。此進一步導致一為完成該互連所需的通孔之數量增加之需求。另外，由於該等通孔與該水平互連相比在尺寸上一般是非常小的，因此更傾向於受他們在半導體製造程序中的缺陷之影響。因此，對於任何現代半導體製造程序之一問題領域在於製造可靠及可重複之通孔的能力。

在製造一積體電路過程中的一誤差可導致一不合格的通孔，該通孔可中斷或顯著地改變一導線上之電流量，或導致一組件失靈。該誤差之影響可歸因為隨機缺陷，或歸因為伴隨該製造積體電路之製造程序之一系統問題。此外，一弱通孔不會導致該晶片立即失效，但使得該區域隨時間而惡化，造成一可靠性問題。

一半導體製造商經由使用一含有一大系列水平及垂直互連之測試機構可提高一製程之能力以產生可靠的及相容的垂直互連。此機構一般是在該製程發展階段被使用，並有助於製程技術人員提升互連系統之穩固性。在該初始製程發展工作之後，該積體電路而非測試機構經由公制諸如測試產量以及可靠性實驗而被用於監視該製程技術之良莠狀態。使用大規模積體電路以用於監視該製程之良莠狀態可為有問題的。當該產品使一測試程序失敗時，由於該設備之調修複雜性其將很難確定該失敗之精確位置及根源。一使用由一系列水平金屬及垂直通孔構成之測試機構之製程可為不切實際的，因為其不能準確定位是互連系統中哪一 具體元件導致此失敗。

一使該通孔製造程序更為穩固之解決方法即為設計一二維陣列通孔，其中其可能藉由一解碼機制測試個別通孔，該解碼機制使用電晶體作為開關以開啟及關閉被測試之連接通道。然而，電晶體內佔有大量矽面積以致限制可被安放於該測試機構內之通孔量。此外，大量電流對於精確地測定該實際通孔電阻而言是必須的。電晶體是相對被限制在他們所能承載之電流上。因此，存在需要一改良製程以監視在一半導體製造程序中的一通孔互連系統。

圖1顯示一般製程，經由其本發明之一實施例通過測試大量垂直互連及金屬接觸件可監視一半導體製造程序。一半導體製造程序101將被監視或評估以產製一含有複數個晶片103之晶圓102。在本發明之一實施例中，每一晶片含有複數個以一可編址陣列被配置之二極體。每一二極體可具有一垂直互連及金屬接觸件之關聯堆疊體。每一晶片經由一探針測試器104而被檢測以發現不符合規格的堆疊體之位置及測定值。在一種實施例中，使用一可平行檢測十個不同的晶片之檢測器104。在一種實施例中，所有十個晶片同時被檢測。在一種實施例中，在每一晶片上之相同堆疊體同時被檢測。該檢測器104得出資訊，諸如用於含有測定以及該測定之位置的測定反常105之資料集。該等異常為電流測定或在該晶圓上為開路的通孔之關聯電阻計算，意指未測得電流或電流測定不符合特定標準。該測試 器104可同樣得出詳述該測試進行時的參數訊息106。經由分析由該測試器所反饋之測定，在製造程序中之可能發生的問題可被檢測。

圖2顯示用於監視一半導體製造程序之先前技術，經由產製一包括一系列共同被連接在一鏈201內之組件以便含有複數個通孔於該晶片之一特定區域之上。連接在兩個不同層體202、203之間完成。該等層體可由金屬或半導體構成。該兩個層體之互連形成通孔204。因此，大量通孔被包含在該鏈之內以覆蓋該晶片之一區域。為測試該等通孔，穿過該鏈之電流量在該鏈之頂部205與該鏈之底部206之間施加一電位之後被測定。一失效通孔將導致流經該鏈之電流量降低。

圖3顯示在本發明之一實施例中每一晶片建有複數個二極體及被對準排列在一柵格內的關聯垂直互連及金屬接觸件堆疊體。一二極體301被展示經由一如下所描述之沉積製程。該二極體301被連接於一垂直互連及金屬接觸件堆疊體302上，形成一組合303。該堆疊體302可包括數個層級的垂直互連及金屬接觸件。一包含在該堆疊體302內之第一接觸件304用來連接該堆疊體302及進而該組合303於其他堆疊體及在該二極體之相同行306內之二極體及堆疊體組合303上。一包含在該堆疊體內之第二接觸件305可包括多種其他層級的垂直互連及金屬接觸件，其可能並非在該晶片內充當一連接性功能，但係因測試目的而存在。該二極體之陽極307透過一接觸層被連接於相同列308內其他 二極體301之陽極307上。基板接觸件310同樣連接寄生電晶體，該電晶體是由該一P＋接觸件311配置在一其自身配置在一P＋基板313內的N井312內之系列組合形成。一接觸層314既充當一基板連接又充當該寄生PNP電晶體之射極。

在一實施例中，該二極體及堆疊體組合303包括一可編址二極體唯讀記憶體陣列。在一實施例中，該晶片是由9,216個單獨地可編址二極體及堆疊體組合303形成。每一組合303之實體位置是已知的或經由知道該測試、測試器及被用於測試該組合303之位址而確定。其他實際配置可被使用，只要可找到一個別二極體之實體位置及相關堆疊體。

圖4顯示一二極體及關聯堆疊體之一橫截面。為形成該二極體，一P＋區域401被沉積在一N井402內。此配置形成一二極體之一p－n接面的一基本結構。該N井402自身可被配置在一P＋基板405內。在此二極體之上被沉積多種連接層，可能包含接觸件403及金屬互連404。此等層體可形成將被用於監視該通孔製程之連接堆疊體。該堆疊體藉由接觸件403連接於該二極體，其充當該二極體的陽極之一端子。在一實施例中，經由沉積該N井402於一P孔基板405內，一寄生PNP雙極電晶體同樣被產生。為取得此電晶體之功能性，一額外P＋區域406可被沉積在該基板405內以便提供一自該基板405之連接。

圖5顯示自圖3旋轉90度之二極體及關聯堆疊體之一橫截 面。複數個N＋區域501被沉積在該N井402內以便完成一與該二極體的陽極之連接。位於每一二極體及堆疊體組合上之N＋區域501可被連接於該二極體相同列內的其他組合上。

圖6顯示本發明之一實施例中之該二極體的配置之一電路圖。為把該等二極體編址為一陣列，該二極體601已經被展示並為連接作為一具有行及列的二維陣列。與每一二極體相應的是一垂直互連及金屬接觸件堆疊體602。在一種實施例中，複數個反相器603是被連接於在該陰極的每一行二極體上並充當一用於選定哪一行含有該二極體及哪一關聯堆疊體將被測試之控制機構。複數個反相器604是被連接於在該陽極的每一列二極體上並充當一用於選定哪一列含有該二極體及哪一關聯堆疊體將被測試之控制機構。一電壓源605是被連接於該行反相器603上，而一電壓散熱片606是被連接於該列反相器604上。在本發明之一種實施例中，該電壓源605為4伏，而該電壓散熱片606為1伏。每一行反相器603同樣具有用於選定是否該反相器將傳遞該電壓源605或代替一低電壓607之輸出。在本發明之一種實施例中，該低電壓是接地的。每一列反相器604同樣具有用於選定是否該反相器將傳遞該電壓散熱片606或代替一高電壓608之輸出。在本發明之一種實施例中，該高電壓為5伏。該垂直互連及金屬接觸件堆疊體602是與該行反相器603及該二極體601相連。

圖7顯示經由其測試器104將存取該用於測試之晶片103 之構件。在一種實施例中，該測試器具有10個分離的測試頭701，每一測試頭能夠測試一與其他測試頭701平行之晶片103。每一測試頭701可經由一系列引線存取該晶片103。複數個行編址位元702－710可被用於編址該行被測試之堆疊體。複數個列編址位元711－715可被用於編址該列被測試之堆疊體。一高電壓引線716可被用於提供電源給該晶片，以及一電壓給與該不在測試下的堆疊體相對應之二極體之陽極。一低電壓引線717可被用於提供接地給該晶片103，以及一電壓給與該不在測試下的堆疊體相對應之二極體之陰極。一電壓源引線718可被用於提供一正向電壓於一二極體之陰極側及在測試下的堆疊體組合上。一電壓散熱片引線719可被用於提供一相對小於該電源電壓之電壓於一二極體之陽極側及在測試下的堆疊體組合上。一晶片致能引線720可被用於啟動或終止電流測定。經由檢查進入該電壓源引線718內之電流量電流可由該測試頭701被測試。

圖8顯示本發明之一增強實施例，其包括配置該二極體於一P＋基板內，形成一允許更多電流流過堆疊體之電晶體。該堆疊體電阻計算之準確性隨著可流過堆疊體之電流數量之增加而增加。該二極體與該堆疊體是被串聯在一起，因此該二極體充當該可流過堆疊體之電流總數之限制因素。

若經由沉積一P＋區域401於一N井402內而產製該二極體，而其自身是被配置在一P＋基板405內，則一PNP電晶 體801被形成。經由使用此電晶體，能夠流過該堆疊體802之電流是增加的。如圖4所顯示，第二P＋區域406是被添加的以存取該穿過其集極端子805之電晶體。在一種實施例中，該第二P＋區域是被連接於位於其他二極體及堆疊體組合之上的其他P＋區域上。在一種實施例中，該第二P＋區域是被連接於接地上。該形成二極體之第一P＋區域401連接該堆疊體802於該電晶體之射極端子803上。該N井402連接該二極體之陽極於該電晶體基極端子804上。

圖9舉例說明此等元件之等效電路。該通孔堆疊體901串聯連接於該二極體902與該寄生電晶體903之組合上，二極體902與該寄生電晶體903並聯連接。該自二極體902流進電晶體903之少量電流之流量活化該電晶體903之正向模式，導致電流流過該電晶體。該結果是更多電流可流過該堆疊體901。

圖10顯示該晶片之操作以測定通過根據本發明之一實施例之大量垂直互連與金屬接觸件之電流。在步驟1001中，一與一二極體及關聯堆疊體相對應之位置是經由一由兩個二進制數組成之編址所給定。在本發明之一種實施例中，該第一二進制數代表該行而該第二二進制數代表該列是被測試的二極體及關聯堆疊體。一種實施例使用9個引線以編址行及5個引線以編址列在該二維陣列內。在本發明之一種實施例中，以(000000000,00000)開始之編址代表該二極體位於該陣列之左上角，而延伸至(101111111,10111)代表該二極體位於該陣列之右上角。

在步驟1002中，該編址是被解碼的使得複數個反相器可施加一電壓於該行之二極體及關聯堆疊體上。在本發明之一種實施例中，該施加在該行上之電壓是被施加於該二極體之陰極上，但首先穿過垂直互連與金屬接觸件之堆疊體上。對於該行含有一處於測試下之二極體及關聯堆疊體而言，該被施加之電壓為一電壓源。在本發明之一種實施例中，該電壓源為4伏。該電壓源是被傳遞給在該行內之所有二極體及關聯堆疊體。對於任何不含有一是被測試之二極體及關聯堆疊體而言，一低電壓是被施加給在該行內之每一二極體及堆疊體組合的。在本發明之一種實施例中，該低電壓為0伏。

在步驟1003中，該編址是被解碼的使得複數個反相器可連接一電壓於該列之二極體及關聯堆疊體上。在本發明之一種實施例中，該施加在該列上之電壓是被施加於該二極體之陽極上。對於該列含有一處於測試下之二極體及關聯堆疊體而言，該被施加之電壓為一電壓散熱片。在本發明之一種實施例中，該電壓散熱片為1伏。該電壓散熱片是被傳遞給在該列內之所有二極體及關聯堆疊體。對於任何不含有一是處於測試之二極體及堆疊體而言，一高電壓是被施加的。在本發明之一種實施例中，該高電壓為5伏。

因此，在該等二極體之整個二維陣列內，僅該處於測試下之二極體及其等關聯堆疊體將具有一正向電壓差於其等陰極及陽極端子之間，導致自該電壓源流出之電壓源穿過該堆疊體與二極體至該電壓散熱片。所有其他二極體將具 有一中性或反向電壓差，導致無電流流過該二極體及關聯堆疊體。

在步驟1004中，該流過複數個處於測試下之二極體及關聯堆疊體之電流是被測定的以確定該堆疊體之電阻。該跨越此等元件之電壓降為一已知量。該電流將隨該垂直互連及金屬接觸件之堆疊體的電阻而改變。

在步驟1005中，該被測定之電流是選擇性地被分析。在一種實施例中，該被測定之電流可相對一已知值或範圍而被比較。在一預定範圍內之電流測定(源自在製造程序方面之經驗)可表明該垂直互連及金屬接觸件堆疊體可能不會含有一缺陷。相反，一或高於或低於該已接受值或範圍之電流測定可表明一缺陷是存在於垂直互連堆疊體內。其他比較法可被使用。在一種實施例中，該測定值是被提升的以便達到其是可給定一標準誤差(經由在製造程序方面之經驗而被確定)之統計。一其統計可能超過一特定概率之測定可表明一缺陷是存在於該垂直互連及金屬接觸件堆疊體內。在一種實施例中，若該測定被認為是在可接收參數內，則可將該測定清除。在一種實施例中，電流測定是被轉換為電阻計算值的，其依次是經由使用比較、範圍、或統計方法而被分析。

在步驟1006中，該測定可選擇性的被保存於記憶體內。在一種實施例中，該測定是僅被儲存於實際隨機記憶體內，而非導出或寫給一文件。與該測定相對應的二極體及堆疊體組合之編址可被儲存。為保存記憶體空間，替代方 式係此編址是可被省略的。一是否該測定滿足可接收參數之指示可同樣被包含。

在步驟1007中，步驟1001－1006是選擇性的被重複。在一種實施例中，針對所有位於該晶片上之二極體及堆疊體組合重複步驟1001－1006。在一種實施例中，針對所有在單一列或單一行上之二極體及堆疊體組合重複步驟1001－1006。

在步驟1008中，經由步驟1007而產生的資料集之選擇性分析是被進行的，並在下文圖11所討論之進一步細節中有所描述。

圖11舉例說明在本發明之一實施例中一自一系列二極體及堆疊體測試之資料集是怎樣經由使用定點而被分析。在步驟1101中，該自步驟1007中產生之測定是被收集的。根據一種實施例，該資料是被收集在一含有每一測定及其相對應編址之陣列內。在步驟1102中，根據測定值該資料是選擇性的被分類的。在步驟1103中，每一測定是相對一已知可接收值或一已知可接收值範圍而被比較。在該可接收標準之外之測定是被選定作為異常。在一種實施例中，具有非常低值之測定代表開路通孔，經由其沒有或只有額定電流可流過。在一種實施例中，此等開路通孔是由一小於1E－9安倍之電流值所標明。在步驟1104中，異常之設置是隨著晶片識別訊息一起而被報告或儲存。可根據失效方式，將異常選擇性的儲存在箱(bin)內。在一種實施例中，箱被提供給開路通孔；具有低電流測定之通孔；及具有高 電流測定之通孔。在一種實施例中，一旦一預定量異常被發現時，異常測定之隨後選擇將被跳過。

圖12舉例說明在一種實施例中一自一系列二極體及堆疊體測試之資料集是怎樣經由使用一內四分點方法而被分析。步驟1101及步驟1102是被進行的，按序集中及分類該等測定。在步驟1203中，來自該兩個給定四分點之間的值的範圍是被計算的。該值的範圍已知為IQR。該四分點是被選定的以便代表大量與正常功能二極體及垂直互連堆疊體相對應之測定。在本發明之一種實施例中，該在0.25四分點與0.75四分點之間的範圍被使用，因此該內四分點是該資料集之中間的50%。在步驟1204中，該內四分點是乘以一因數的。在本發明之一種實施例中，該因數為6。在步驟1205中，在該資料集內之異常是經由發現此等之值是位居於超過該加上或減去該因數倍IQR之中位數之測定而被確定。

Acceptable range＝Median＋/－(IQR * factor) 公式1

在該可接收標準範圍外之測定被標記為異常。在步驟1206中，異常之設置是隨著晶片識別訊息一起而被報告或儲存。可根據失效方式，將異常選擇性的儲存在箱內。在一種實施例中，箱被提供給開路通孔；具有低電流測定之通孔；及具有高電流測定之通孔。

圖13舉例說明在本發明之一種實施例中一自一系列二極體及堆疊體測試之資料集是怎樣經由使用一標準偏差而被分析。步驟1101及步驟1102是被進行的，按序集中及分類 該等測定。在步驟1303中，該標準偏差是被確定的。在本發明之一種實施例中，該標準偏差是由該資料集而被計算。在本發明之一種實施例中，該標準偏差是給定為一已知值。在步驟1304中，在該資料集中之異常是經由發現發現此等之值是位居於三個標準偏差或超過一平均或中位數值之測定而被確定。在步驟1305中，異常之設置是隨著晶片識別訊息一起而被報告或存儲。可根據失效方式，將異常選擇性的儲存在箱內。在一種實施例中，箱被提供給開路通孔；具有低電流測定之通孔；及具有高電流測定之通孔。

圖14舉例說明該分析製程之一具體實例。該內四分點與中位數值是被計算的。在此實施例中，開路通孔情況是首先被測試。對在該陣列A內之每一通孔測定而言，該測定之值是與一下限相比較。在一種實施例中，此下限係一極低值。對於該被認為是在該柵之下的每一測定而言，該錯誤計數，或異常計數是被增加的。該測定之值及編址是被儲存的。在一種實施例中，若發現多於25個異常，則該分析序列結束。一旦開路通孔分析結束，若該分析製程揭示任何開路通孔測定，則該製程結束而該測定是被儲存及分類的。否則，該陣列是被測試用於低測定的。每一測定是相對一下限而被比較，其在一種實施例中經由自該中位數減去該內四分點範圍乘一因數而被計算。任何在此範圍外之測定是隨著該關聯編址一起被儲存。在一種實施例中，若低測定之數超過25，該分析是被中斷的。一旦該低測定 分析結束，若該分析製程揭示任何低測定，則該製程結束而該測定是被儲存及分類的。否則，該陣列是被測試用於高測定的。每一測定是相對一上限而被比較，其在一種實施例中經由自該中位數加上該內四分點範圍乘一因數而被計算。任何在此範圍外之測定是隨著該關聯編址一起被儲存。在一種實施例中，若高測定之數超過25，該分析是被中斷的。一旦該高測定分析結束，若該分析製程揭示任何低測定，則該測定被儲存及分類。否則，該陣列是被測試用於高測定的。

一個別晶片之產量是由每一資料集內之異常數目而測定。在一種實施例中，該等異常是根據他們是怎樣失效而被分類的。在一種實施例中，開路測定、低電流測定、及高電流測定是被儲存在不同資料集內。一旦該異常資料已被收集，各個地晶片之產量可被檢查以確定是否一晶片可能含有垂直互連錯誤，其是在製造儀器或製程中一缺陷之結果。在垂直互連堆疊體方面之問題可起因於多種情況，包含在儀器或製程、環境污染、或只是隨機的異常方面之系統問題。一些數量之通孔堆疊體失效可能是統計上的，歸因於環境污染及異常。在本發明之一種實施例中，具有一統計顯著數量之異常之晶片可進一步被分析，因為他們具有一更大機會表明無系統問題是存在於儀器或製程內。異常之實體位置可表明儀器之哪一部分是故障的。該晶片本身可在一標識位置被切開使得一實際檢查可確定哪一垂直互連或金屬接觸件層導致該有缺陷之測定。適當的修正 作用可被採用以固定該已在堆疊體中導致該錯誤之製造儀器或製程。

101‧‧‧半導體製造程序

102‧‧‧晶圓

103‧‧‧晶片

104‧‧‧測試器

105‧‧‧測定反常

106‧‧‧參數訊息

201‧‧‧鏈

202‧‧‧層體

203‧‧‧層體

204‧‧‧通孔

205‧‧‧鏈頂部

206‧‧‧鏈底部

301‧‧‧二極體

302‧‧‧堆疊體

303‧‧‧組合

304‧‧‧第一接觸件

305‧‧‧第二接觸件

306‧‧‧行

307‧‧‧陽極

308‧‧‧列

310‧‧‧基板接觸件

311‧‧‧P＋接觸件

312‧‧‧N井

313‧‧‧P＋基板

314‧‧‧接觸層

401‧‧‧P＋區域

402‧‧‧N井

403‧‧‧接觸件

404‧‧‧金屬互連

405‧‧‧基板

406‧‧‧P＋區域

501‧‧‧N＋區域

601‧‧‧二極體

602‧‧‧堆疊體

603‧‧‧反相器

604‧‧‧反相器

605‧‧‧電壓源

606‧‧‧電壓散熱片

607‧‧‧低電壓

608‧‧‧高電壓

701‧‧‧測試頭

702‧‧‧行編址位元0

703‧‧‧行編址位元1

704‧‧‧行編址位元2

705‧‧‧行編址位元3

706‧‧‧行編址位元4

707‧‧‧行編址位元5

708‧‧‧行編址位元6

709‧‧‧行編址位元7

710‧‧‧行編址位元8

711‧‧‧列編址位元0

712‧‧‧列編址位元1

713‧‧‧列編址位元2

714‧‧‧列編址位元3

715‧‧‧列編址位元4

716‧‧‧高電壓

717‧‧‧低電壓

718‧‧‧電壓源

719‧‧‧電壓散熱片

720‧‧‧晶片致能引線

801‧‧‧電晶體

802‧‧‧堆疊體

803‧‧‧射極端子

804‧‧‧基極端子

805‧‧‧集極端子

901‧‧‧堆疊體

902‧‧‧二極體

903‧‧‧電晶體

為更全面地理解本發明及其優點，可參考以上的詳細描述以及下列附加圖式，其中：圖1：監視製程之概要圖；圖2：先前技術－通孔系列測試；圖3：測試晶片：圖4：一二極體及關聯堆疊體之橫截面；圖5：一二極體及關聯堆疊體之橫截面之側視圖；圖6：該二極體配置之等效電路；圖7：測試器及晶片介面裝置；圖8：寄生雙極電晶體；圖9：顯示堆疊體、二極體、及電晶體之等效電路；圖10：垂直互連測試步驟；圖11：使用定點的通孔測試之分析；圖12：使用內部四分點方法的通孔測試之分析；圖13：使用標準偏差的通孔測試之分析；圖14A－C：分析製程之具體實施例。

101‧‧‧半導體製造程序

102‧‧‧晶圓

103‧‧‧晶片

104‧‧‧測試器

105‧‧‧測定之通路反常資料；測定、位置

106‧‧‧參數訊息

Claims (20)

1. 一種用於監視半導體製造之程序的系統，該系統包括：一半導體晶片，其進一步包括：複數個陣列，該等陣列進一步包括：複數個二極體，每一該二極體對應於一位於該晶片上之實體位置，每一該二極體連接至一包括複數個垂直及水平互連之堆疊體，該堆疊體與該二極體串聯連接以形成一二極體堆疊體組合，其中該等複數個二極體堆疊體組合係以若干行及若干列配置；複數個用於編址該等二極體之控制機構，其中該等控制機構包括：一被連接在該二極體堆疊體組合之一第一端部上之設備，其用於施加一相對高或低電壓於在該陣列內的該二極體堆疊體組合之該等行上；及一被連接在該二極體堆疊體組合之一第二端部上之設備，其用於施加一相對高或低電壓於在該陣列內的該二極體堆疊體組合之該等列上。
2. 如請求項1之系統，其中該等控制機構為反相器。
3. 如請求項1之系統，其中該等二極體由一沉積於一n型井內之第一p型半導體組成，該二極體進一步包括沉積該n型井於一p型基板內；該晶片進一步包括複數個電子連接，其鄰接於每一該包括沉積一第二p型半導體於該p型基板內之二極體；及該等陣列進一步包括複數個p-n-p寄生電晶體，其鄰接 於每一該由該p型基板、該n型井、該等第一p型半導體沉積、及該等電子連接組成之二極體，該等電子連接係連接至該等電晶體之端子。
4. 如請求項3之系統，其中該等寄生電晶體與該等二極體分享一實體位置，且該等寄生電晶體與該等二極體係並聯連接。
5. 如請求項1之系統，其中複數個半導體區域被沉積鄰接每一該二極體，該等p型區域被連接於一電晶體之端子上，該電晶體鄰接在該晶片之基板上的該二極體。
6. 如請求項5之系統，其中鄰接於在該陣列內之每一二極體之該等半導體區域被連接在一起。
7. 如請求項5之系統，其中該等半導體區域被連接於一第一電壓，該電壓具有一小於該適合於二極體及堆疊體組合之一行的高電壓之較低電位。
8. 一種用於監視一半導體製造程序之方法，該方法包括：產製一具有若干半導體晶片的晶圓，每一晶片包括複數個二極體，每一該二極體可編址為一陣列之一部分，每一該二極體對應於該晶片之一實體位置，且每一該二極體串聯連接於一包括複數個垂直互連與金屬接觸件之堆疊體；編址該二極體與若干垂直互連之關聯堆疊體；測定穿過在一該陣列內的每一該等垂直互連之堆疊體之電流。
9. 如請求項8之方法，進一步包括： 分析該等測定以確定是否該等測定符合各功能堆疊體之各規格。
10. 如請求項9之方法，其中該等測定之該分析在測試程序期間是於線上執行。
11. 如請求項9之方法，其中該等測定之該分析包括一內四分點方法。
12. 如請求項9之方法，其中該等測定之該分析包括相對於複數個已知值比較該等電壓測定。
13. 如請求項9之方法，其中該複數個二極體被編址為一二維陣列。
14. 如請求項9之方法，其中該二極體經由使用一行譯碼器與一列譯碼器而被編址。
15. 如請求項14之方法，其中一該二極體經由下述步驟被編址，該等步驟包括：施加一相對高電壓於一行二極體，該行包括該堆疊體與該二極體，該相對高電壓之施加被施加於該二極體與該堆疊體之組合之陽極端子側上；及施加一相對低電壓於一列二極體，該列包括該堆疊體與該二極體，該相對低電壓之施加被施加於該二極體與該堆疊體之組合之陰極端子側上。
16. 如請求項8之方法，進一步包括測試複數個平行位於該晶圓上之該等半導體晶片之若干步驟。
17. 如請求項8之方法，進一步包括自該電流測定計算該堆疊體之電阻之若干步驟。
18. 如請求項9之方法，進一步包括記錄不符合各規格之若干測定、與該等測定有關之該等堆疊體之位置、及測試參數訊息之若干步驟。
19. 如請求項9之方法，進一步包括根據該通孔是怎樣無法符合該等規格而將該分析之結果分類於若干資料集內之若干步驟。
20. 如請求項8之方法，其中該晶圓進一步包括一與每一該二極體並聯連接之電晶體，該電晶體藉由該電晶體之射極串聯連接於該堆疊體，該電晶體藉由該電晶體之基極連接於該二極體之陰極。