TWI455286B - 功率模組及功率模組之製造方法 - Google Patents
功率模組及功率模組之製造方法 Download PDFInfo
- Publication number
- TWI455286B TWI455286B TW099134587A TW99134587A TWI455286B TW I455286 B TWI455286 B TW I455286B TW 099134587 A TW099134587 A TW 099134587A TW 99134587 A TW99134587 A TW 99134587A TW I455286 B TWI455286 B TW I455286B
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- power module
- heat dissipating
- dissipating unit
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本發明係關於一種功率模組,特別關於一種應用於電源變換器之功率模組及功率模組之製造方法。
高效率和高功率密度一直是業界對電源變換器的要求。高效率意味著減少能耗,利於節能減排保護環境,並減少使用成本。高功率密度則意味著體積小、重量輕,減少運輸成本和空間需求,從而減少建設成本。因此,電源領域對高效率、高功率密度的追求將永不停息。
電源變換器由於用途不同,其種類較多。由轉換電能類型來分,其可分為:非隔離型AC/DC電源變換器,例如,由一個用於功率因數校正(下稱PFC電路)的AC/DC轉換電路組成;非隔離型DC/DC電源變換器;隔離型DC/DC變換器;隔離型AC/DC電源變換器,例如,由一個PFC電路加一個或者多個DC/DC變換器而成;DC/AC、AC/AC等等。由於需要轉換的電能性質和轉換的級數不同,各種變換器的容易達成的功率密度和效率也不盡相同。以隔離型AC/DC電源變換器為例,目前業界普遍的功率密度為10W/inch3,效率為90%左右。非隔離型AC/DC電源變換器、隔離型DC/DC變
換器和DC/AC的效率和功率密度則會更高些。
電源變換器的高效率意味著低能耗。如效率90%時,其轉換能耗約為整個電源變換器總輸入能量的10%。而效率91%的電源變換器,其轉換能耗則降低為總輸入能量的9%。也就是說,效率每提升一個點,其能耗就較90%效率的電源變換器降低10%,極為可觀。事實上,電源變換器效率提升的努力常常以0.5%甚至0.1%的量級進行。
電源變換器的能耗主要由通態損耗和開關損耗特別是有源器件的開關損耗組成。開關損耗受工作頻率的影響較大。電源變換器,特別是開關電源變換器,為降低音頻噪音,其工作頻率通常在20kHz以上。其實際工作頻率的選擇受無源器件特別是磁元件的影響較大。若磁元件體積小,為了可靠工作,通常需要高頻率來降低其工作磁通密度從而帶來高開關損耗;或者減小磁性元件中線組的線徑並增加匝數,從而增加通態損耗,均帶來高損耗。反之,若磁元件體積大,則可以在保證可靠工作的前提下降低工作頻率從而降低開關損耗;也可以增加磁性元件中線組的線徑或者減小匝數,從而降低通態損耗,以降低總損耗,得到高效率。
因此,不難理解,提升電源內部的空間利用率,是得到高功率密度或者高效率的關鍵因素之一。空間利用率越高,留給對電源變換效率很重要的無源器件特別是磁性元件的空間就越大,就更容易使用到大體積的無源元件,從而提升電源效率。也可以通過使用大體積的無源器件來增加電源總功率,從而提升電源變換器的功率密度。所以,高的電源空間利用率,更易於在特定功率密度下達成高效率或者在特定效率下達成高功率密度,也有機會高功
率密度和高效率兼顧。
半導體器件是決定電源變換器效率的重要因素之一。但使用半導體器件,往往不可避免的需要使用對電變換效率無益的額外材料,如:保護半導體的封裝材料、幫助散熱的散熱器、固定半導體器件的夾具等等。這些材料在電源變換器內部的比例越大,電源的內部空間利用率就越差。而目前優秀的產品,已經很好地利用了電源內部空間。也正因為此,功率半導體器件佔用的空間體積,占電源總體積的比重也越來越大,也越來越被重視。
目前業界有很多先進技術被提出,如優化散熱器,簡化安裝等等來減少散熱器及其安裝造成的空間佔用。例如通過新的絕緣墊片技術,捨棄螺絲、夾具等,來減小體積,以改善電源設計。
為進一步提升電源性能,需要繼續提高空間利用率。半導體器件本身的封裝空間利用率成為瓶頸。而集成功率模組(Integrated Power Module,IPM),將多個半導體器件集成在一個器件封裝裏,為提升封裝內的空間利用率提供了可能。集成模組因為應用的不同,集成內容也不盡相同:有將單個功率半導體器件與其控制器或者驅動集成在一起的;有僅將多個功率半導體器件集成在一起的;有將多個半導體器件與其相應控制器或者驅動集成在一起的。集成內容不同,導致考量點和難易程度不盡相同。為有所區別,下文中提及的功率模組中,至少包含2個功率器件,強調多個功率器件的集成。
功率模組通常集成功率器件在某些場合更會集成一些控制、驅動元器件。常用功率器件有MOSFET,IGBT,POWER Diode等,而控制,驅動元件常包含一些三極管,IC,被動元件等。由於將多個
器件變成一個器件,功率模組具備使用方便、平均無故障時間長等等優勢,在很多場合被應用。由於功率模組將多個功率器件集中在一起,熱量多且多點分佈,其熱管理因此變得很關鍵。眾多現有技術,很多是在散熱能力上做優化。
現有技術一,如圖1所示,為一典型的功率模組30內部截面圖。該已有技術將元器件32、34和引線框架(lead frame)35組裝。以部分功率器件的晶片32、34為例,其正面電極可以通過引線鍵合(wire bonding),銅片釺焊(copper strap bonding)等方式和引線框架實現電氣連接;其背面可以通過釺焊,銀膠,燒結,環氧膠等方式實現和lead-frame之間的電和/或機械連接。元器件和引線框架組裝好以後,將需要保護的區域使用封料(molding compound)36包覆,以便起到機械,防塵,防潮,絕緣保護之功用。此結構具有價格低的優勢。
該現有技術,其散熱面由封料絕緣,該散熱面同時擔負機械保護之角色,所以,厚度也會較大,通常大於0.5mm。通常而言,molding compound的熱導率在1W/m.K左右。從晶片表面向case的傳導熱阻的計算式為,
對於10mm乘以10mm見方的面積,厚度在0.5mm,封料的熱導率假設為1W/m.K時,熱阻就高達5K/W。由此可見,通常而言,此類封裝的散熱性能較差,即,以功率半導體器件為例,從晶片的
junction至case的熱阻(Rjc)較大。而且,由於封料較低的導熱係數,其橫向熱擴散的能力也較低,因此往往會出現熱集中點(熱點),危害器件的可靠性以及使用壽命。
所以,現有技術一的散熱能力較差,不適合散熱要求高的場合。為了優化功率模組的性能,有更多已有技術被提出。
現有技術二,如圖2所示,在現有技術一的基礎上,在molding的一側,增加一散熱單元31,由於此散熱單元的熱導率較高,例如銅的熱導率高於300W/m.K,因此,這樣可以使得模組的均溫性能有所增加,在一定程度上緩解熱點問題,以此增加模組的熱管理能力。但由於該散熱單元通常也被要求電絕緣,其與導線框架35間往往被填充封料36。由於molding工藝的限制,該封料層的厚度一般大於0.2mm,通常需要在0.3mm以上,按照現有技術一中的計算方法,其10mmX10mm面積對應的熱阻在3K/W左右。即,此結構的整體散熱性能雖有較大改善,但依然較差。
現有技術三,如圖3所示:在覆銅陶瓷基板(Direct Bonded Copper,DBC)31a上形成電路圖形,此DBC板作為元器件的安裝載板,將元器件32、34與DBC板組裝,針對部分半導體晶片需要使用引線鍵合(wire bonding)工藝完成半導體晶片32、34正面電極和DBC基板/引線框架35的電信號連接。此結構的本質是在現有技術二的基礎上,採用熱導係數較高的陶瓷介質層,來替代封料層。由於常用的三氧化二鋁陶瓷的導熱係數在24W/m.K左右,這相對於封料的1W/m.K有很大的改進。對於10mm乘以10mm見方的面積的DBC板(陶瓷厚度0.38mm,兩側銅厚均為0.3mm)其熱阻為0.17K/W,相對現有技術一中所舉例的5K/W有較大提升,減少90%
以上。
但由於所有元器件32、34均需安裝至DBC板,因此所需的DBC載板的面積比較大,而DBC的價格比較昂貴,因此成本相對較高。更由於DBC的生產工藝為高溫燒結,為高能耗產品,大面積DBC板的使用也不符合當前綠色環保的科技進步潮流。而且三氧化二鋁,的導熱係數(~24W/m.K左右),雖然較封料(通常低於1W/m.K),有很大改善,但是,和金屬相比(例如,銅300W/m.K左右)依然相去甚遠,導致橫向熱擴散能力不夠好,所以其熱均勻性往往不佳。因此,散熱性能仍然有進一步提升的空間。
現有技術四,如圖4所示,此結構在現有技術三的基礎上有所改進,在DBC板組裝元器件31a的另外一側再組裝一個散熱單元(散熱器)31b,這可以使得模組的均溫性能有所提升。但是,由於大面積DBC板的應用,由此可能存在的由DBC,散熱單元31b,封料36之間由於熱膨脹係數(coefficient of thermal expansion,CTE)失配(mismatch)而引起的翹曲變形(warpage)會比較大,並可能導致可靠性的降低。如果DBC尺寸過大,且DBC和散熱單元31b採用通用的焊料(Solder)的方式進行時,更有可能發生焊料層氣泡過多等缺陷。而且,成本高的問題,依然沒有解決。
現有技術五,如圖5所示,在現有技術四上集成了控制器件或者驅動器件。由於控制器件和驅動器件自身功耗往往不高,而又對溫度較敏感,所以通常被設計成與溫度較高的材料熱絕緣。該現有技術就是將控制器件38或者驅動器件部分作為一個單元(通過PCB板集成或者IC),通過熱絕緣體(PCB、Molding料或者專用
填充料等等熱絕緣體,通常導熱係數小於1W/m.K)與散熱單元31a連接。絕緣體的生成方式可以是粘結、填充或者在表面上鍍膜等等。這樣一來,控制器件或者驅動器件等自身功耗小且對熱敏感的器件,就可以在封裝體中獨善其身,而減小被功率器件的高溫影響,使得其可以集成到功率模組中,並被可靠使用。
如前所述,目前的功率模組由於考慮通用性的影響,通常將外殼設計成絕緣的,以簡化散熱器的安裝和選擇。即便如現有技術四一樣,外殼是電良導體(如銅),其往往也被設計成電絕緣。因此,模組內的金屬材料,例如銅,往往僅僅被用作導電(lead frame,DBC銅層)或者散熱(銅熱沉)之單一功用,少有將銅層在導電同時,兼作和環境直接換熱的案例。因此,材料的潛能並沒有被完整挖掘,從而降低了空間利用率。
而且,為了簡化用戶安裝散熱器,功率模組往往允許用螺絲或者夾具將其固定到散熱器上。所以功率模組通常被設計成允許承受較大的機械應力。為了可靠使用,功率模組通常設計成較厚的封料以允許承受較大應力,這樣就增加了厚度,也增加了材料成本,並大大降低空間利用率。而且,功率模組也通常要求自己有較高的表面平整度,以減小散熱器安裝時的應力,從而導致更大的設計成本和模具成本。
以上可知,目前,功率模組已有技術依然有著各類問題:如散熱性能不佳,材料浪費,可靠性設計困難,電性能未能充分發揮,過於強調設計的通用性而導致過度設計(over design),經濟性能不高等這樣或那樣的問題。特別是其空間利用率不足,限制了其在高功率密度或者高效率場合的應用推廣。
因此,現有技術中的功率模組方案,其性能尚不能很好滿足高功率密度或者高效率電源的需求。
針對每一種半導體封裝,其初期投入很高。比如Molding的模具成本,產線架設成本等等。所以,要得到價格合理的半導體封裝,往往需要很大的產品量來支撐,以消化初期投入,並降低生產成本。所以,目前的功率模組,往往用在一些應用標準化的場合。如圖6所示的IGBT三相橋模組。它被廣泛應用在逆變器、變頻器等等場合,因為這些場合的電路很標準化,需求很一致,量也就很大。所以,半導體廠家可以自行給出標準化封裝,以供客戶選擇使用。
在電源變換器場合,也有功率模組被成功使用,如圖7所示之雙相整流橋。由於絕大部分AC/DC電源變換器,需要輸入整流橋,所以,功率模組的需要量很大。且整流電路很標準化,半導體廠家可以給出標準化封裝,以供客戶選擇使用。
但是,電源變換器其他部分的功率半導體器件,雖然也有眾多廠家嘗試給出功率模組,但很少被推廣使用。除了如前所述,現有技術的性能有不足之外,另一個很重要的原因是電源變換器的電路結構複雜,很難標準化。若只針對一種電路設計給出功率模組,其量較少,成本代價較高,也就限制了應用。
因此,為進一步提升電源變換器的功率密度或者變換效率,需要空間利用率高的、成本合理的功率模組解決方案。目前的已有技術尚不能很好滿足。
有鑑於上述課題,本發明提出了一種適合電源變換器的功率模組及功率模組之製造方法,用以提升功率密度或效率的解決方案,並給出了支持該解決方案的功率模組實施方案。該方案適合於功率密度大於15w/inch3、或者最高效率高於91%的電源變換器,尤其適合功率密度大於20w/inch3,或者最高效率高於93%的電源變換器場合。
為達上述目的,依據本發明之一種功率模組包含一第一散熱單元、一第一功率器件、一導熱絕緣材料層、一第二功率器件、一引線框架以及一封料。第一散熱單元具有一第一區及一第二區。第一功率器件設置於第一區。導熱絕緣材料層設置於第二區並具有一絕緣層。第二功率器件藉由導熱絕緣材料層設置於散熱單元。引線框架與第一功率器件及第二功率器件之至少一電性連接。封料係包覆第一功率器件、導熱絕緣材料層、第二功率器件及引線框架之一部分。第一散熱單元與第一功率器件及第二功率器件之至少一電性連接。
為達上述目的,依據本發明之一種功率模組的製造方法包含:一裝配步驟,將第一散熱單元、一導熱絕緣材料層及一引線框架按照設定的裝配關係,使用連接介面材料,組裝至一起,其中導熱絕緣材料層覆蓋第一散熱單元的第一區域;一植晶及正面電極引出步驟,將一第一功率器件通過連接介面材料設置在該第一散熱單元的第二區域上,並將一第二功率器件通過連接介面材料設置在該導熱絕緣材料層上,該引線框架,與該第一功率器件及該第二功率器件之至少一電性連接,該第一散熱單元與該第一功率器件及該第二功率器件之至少一電性連接;以及一包封步驟,藉由
一封料包覆該第一功率器件、該導熱絕緣材料層、該第二功率器件及該引線框架之一部分。
承上所述,由於本發明之功率模組集成了複數功率器件,故可大幅提升功率密度或效率。另外,由於本發明之第一功率器件非藉由導熱絕緣材料層設置於散熱單元,而該導熱絕緣材料層通常可由導熱基板實現,故可降低導熱基板之成本。此外,通過本發明所揭露的,用以提升電源變換器功率密度或者效率的封裝方法和結構,可以獲得與現有技術相比,更佳的熱性能,電性能,經濟性能,EMC性能與更高的可靠性。其內部空間利用率很高,使用方便,非常有利於提高變換器功率密度或者效率。而本發明給出的具體功率模組具體實施,也非常可行有效。本發明非常適合用以提升電源變換器的整體性能和性價比。
10、30‧‧‧功率模組
11、11a、11b、11c、31、31b‧‧‧散熱單元
111‧‧‧第一區
112‧‧‧第二區
12‧‧‧第一功率器件
13‧‧‧導熱絕緣材料層
131‧‧‧導熱層
132‧‧‧絕緣層
133‧‧‧線路層
13a‧‧‧銅基板
14‧‧‧第二功率器件
15、35‧‧‧引線框架
16、36‧‧‧封料
17‧‧‧鍵接材料層
18、38‧‧‧控制器件
31a‧‧‧覆銅陶瓷基板
32、34‧‧‧元器件
A1‧‧‧前表面
A2‧‧‧後表面
C‧‧‧電容器
D‧‧‧厚度
IL‧‧‧絕熱層
P2、P1‧‧‧引腳
S1~S4‧‧‧開關器件
圖1至圖5為習知之功率模組之不同態樣的示意圖;圖6顯示一種IGBT三相橋模組;圖7顯示一種雙相整流橋;圖8為本發明較佳實施例之一種功率模組的示意圖;圖9及圖16顯示本發明較佳實施例之一種功率模組應用之全橋電路的不同態樣;以及圖10至圖15以及圖17至圖26為本發明較佳實施例之功率模組不同態樣的示意圖。
以下將參照相關圖式,說明依本發明較佳實施例之一種功率模組及功率模組之製造方法,其中相同的元件將以相同的參照符號加
以說明。
請參照圖8所示,本發明較佳實施例之一種功率模組10可例如應用於電源變換器(power converter)或是其他需要功率變換的裝置上。其中,電源變換器可為交流/直流(AC/DC)或直流/交流(DC/AC)變換器或隔離型DC/DC變換器。若應用於電源變換器上,功率模組10則可應用於電源變換器之功率因數校正部分(power factor correction,PFC)、DC/DC一次側部分(以下稱D2D_Pri)或DC/DC二次側部分(以下稱D2D_Sec)。
功率模組10係為一封裝體,包含一第一散熱單元(heat sink)11、一第一功率器件(power chip)12、一導熱絕緣材料層13、一第二功率器件14、一引線框架(lead frame)15以及一封料(molding material)16。第一散熱單元11設置於封裝體之一底側,並具有一第一區111及一第二區112。第一功率器件12設置於第一區111,導熱絕緣材料層13設置於第二區112。第二功率器件14設置於導熱絕緣材料層13並與引線框架15電性連接。第一散熱單元11係與第一功率器件12及第二功率器件14之至少一電性連接。封料16係包覆第一功率器件12、導熱絕緣材料層13、第二功率器件14及引線框架15之至少一部分,並構成為封裝體的主要外觀。
第一散熱單元11可以是一獨立部件或與引線框架15一體成型,並可為電和熱的良導體,例如銅。於此,散熱單元11係作為第一功率器件12的載板。第一散熱單元11可完全設置於封料16內、或部分位於封料16外、或完全位於封料16外。
第一功率器件例如為MOSFET的器件,對於一個MOSFET的器件而言
,其通常有兩個相對平行的面:上表面和下表面。上表面上往往會設置兩個電極,source和gate,而下表面電極為drain,下表面利用一鍵接材料層17可直接與散熱單元11組裝,鍵接材料層17可包含釺焊的焊料、導電銀膠、或燒結金屬材料等。
第一散熱單元11自身的傳導熱阻通常也非常低,因此,可以獲得非常低的器件結點至第一散熱單元11外殼的熱阻(Rjc),且,由於第一散熱單元11的熱容較大,因此,功率器件的抗熱衝擊的性能也很優良。總而言之,即直接組裝至第一散熱單元11的第一功率器件12的熱性能非常優良。且由於第一散熱單元11的存在,功率模組10的熱會較均勻,更有利於熱管理。當然,此處僅以功率器件為例進行描述。
由於本實施例之封裝類型為電源內部使用,為達成更高空間利用率和提升功率模組10性能,該模組表面無需與內部電路全部電絕緣。以降低絕緣成本和絕緣造成的空間浪費,散熱能力衰減等不良。所以在一些具體場合,可以直接利用第一散熱單元11作為導電通道,由於第一散熱單元11通常為銅、鋁等電的優良導體,且厚度相對較厚,其導電性能極佳。因此,可以獲得更佳的電氣性能,減小發熱量,從而進一步改善封裝體的熱性能。更進一步,第一散熱單元11可以直接作為引腳(Pin)使用,或者與至少一個引腳相連,即,引腳可以是和第一散熱單元11為一體成型的,或者引腳和第一散熱單元11通過導線接合(wire bonding)、焊接、釺焊、導電膠粘接等方式實現良好的電連接,以更充分利用該表面之電良導體。這樣大大減小了器件到第一散熱單元11的熱阻,也使第一散熱單元11這個電良導體同時被發掘熱和電的能力
。從而提升空間利用率,以利於提升電源變換器功率密度或變換效率。
由於D2D_Pri、D2D_Sec等場合中,全橋電路極為常用。所以,本實施例之功率模組10可被用在全橋電路中。圖9為全橋電路示意圖,要滿足該應用,功率模組10至少要能夠排布下8個功能引腳,即Vin、GND、VA、VB、G1、G2、G3、G4。
為進一步提升功率模組10性能,充分發掘潛力,功率模組10當具備雙面散熱能力。在本實施例中,功率模組之兩個最大的主表面,一前表面(封料16)A1和一後表面(散熱單元11及封料16)A2,均能用來散熱。這樣就可以大大增加有效散熱能力,更容易在低損耗場合下自行散熱而無需額外散熱器,大大提升電源的內部空間利用率。為了實現更好的散熱特性,封料的厚度越薄越好。
為減少使用時的機械應力,以使模組更容易設計得薄,該功率模組也可以不必預設螺絲安裝孔。以進一步提升空間利用率。若需安裝額外散熱器,可選擇無螺絲之解決方案,如直接粘結等。
這樣一來,本實施例之功率模組10將大大提升該類型封裝的量,也很符合目前和未來電源變換器的需求,並能提升電源變換器的空間利用率,從而提升電源的功率密度或者效率。
另外,請續參照圖8所示,第二功率器件14係藉由一導熱絕緣材料層13設置於第一散熱單元11上,而非直接置於散熱單元11。導熱絕緣材料層13可具有一絕緣層132,比如用陶瓷片絕緣。導熱絕緣材料層13比如為金屬基板或金屬化陶瓷基板,例如覆銅陶瓷基板(direct bonded copper,DBC)、金屬化陶瓷片上組裝厚
銅電路層、覆鋁陶瓷基板(direct bonded aluminum,DBA)、鋁基板、銅基板,或其他形式的高導熱基板。於此導熱絕緣材料層13以DBC基板為例,導熱絕緣材料層13可包含一導熱層131、一絕緣層132及一線路層133,其中導熱層131及線路層133可為銅,絕緣層132可為陶瓷。
以常用的DBC板為例,相對於現有技術,由於本發明僅有一部分元器件(第二功率器件14),安裝於導熱絕緣材料層13上,因為搭載在其上的元器件數量減少,DBC板面積也可以相應減小,如此可以降低封裝的材料成本,提高封裝的經濟性能。且,由於DBC面積的減小,由於DBC和散熱單元11,封料16之間熱脹系數(coefficient of thermal expansion,CTE)不一致而導致的撓曲(warpage)現象也會有所緩解。這是因為由於不同材料CTE之間的適配而引起的撓曲通常隨著尺寸的增加而加劇。如此,可以降低封裝體內的應力,從而進一步提高封裝體的可靠性。所以,由於部分器件(第一功率器件12)已經直接與散熱單元11相連,相對於現有技術,本發明之功率模組需要絕緣的材料明顯減少,不盡降低了成本,更提升了熱管理能力,還更有利於減少各材料CTE不匹配造成的可靠性設計難度。
在實際應用中,有一些對散熱要求非常苛刻的場合,還可以選用導熱係數更高的(不低於1W/m.K,尤以大於1.2W/m.K乃至大於1.8W/m.K為佳)封料16,如此,可以增加封料一側的散熱能力,從而實現更優良的雙面散熱,進一步提升整個封裝體的散熱能力。
圖10為該封裝類型的另一種擴展應用,可以將散熱單元表面進行
絕緣處理,使第一散熱單元11完全由封料16包覆,使其任一表面不外露、或是藉由一絕緣體使散熱單元11與外界隔離,以便使用在希望絕緣的場合。
為使功率模組之封裝類型可以擴展到更多場合,其可以被設計成雙排Pin。如圖11所示。當內部電路過於複雜,以至於需要更多引腳,可以在前面提及的特徵上,再加一排引腳P2。若此類封裝類型被應用在單排引腳P1就足夠的場合,則圖中之上排引腳P2可以被設計成散熱用途。
眾所周知,電源內部,電壓跳變點越多,造成的電磁輻射往往就越強,從而給電源電磁相容帶來難度。本發明之散熱單元11,由於具備電特性,而其面積又相對較大,所以對電磁輻射帶來隱患。但如果優化設計該散熱單元11的電特性,反而有機會將其設計成電磁輻射的遮罩層,更有利於電磁相容。例如,可以將散熱單元11連接到電壓靜地點,即:相對來講,該電位相對與大地,比較安靜,少噪音。如圖9中的Vin和GND,相對與其他電壓點,就是比較平靜的。將散熱單元11設計成Vin或者GND,更有利於電磁相容的。但實際操作中,為了便於實現,需要功率器件與散熱單元11連接的那個面只有一個電極,在本實施例中為第一功率器件12。比如MOSFET,其漏極(Drain)與源極(Source)間承受的電壓往往高於門極(Gate)與源極(Source)間的電壓,所以,其器件的源極和門極往往共用一面,而漏極往往獨佔一面。這樣一來,將漏極作為靜地點的功率器件(第一功率器件12),直接與散熱單元11連接,既可以更好地進行電磁相容,又方便制程。
如圖12,可以將背面的散熱單元11拓寬/長,甚至折彎,使其部
分超過封料16包覆的部分,以擴大表面積。超出封料16包覆的散熱單元11的兩面均可以實現和環境的熱交換,因此,可以進一步加強功率模組10的散熱性能。
如圖13,在某些場合下,封裝體內部不僅僅需要搭載一些功率半導體器件,還需要集成一些控制功能。而控制線路通常比較複雜,因此需要使用佈線密度更高的基板,如PCB板或者IC。在此態樣中,可以將搭載控制線路的控制器件18,例如高密度佈線板或者控制IC也封裝至封裝體內。
如圖14,控制器件18可以是導熱係數較低,但是佈線密度較高的高密度基板。以便可以集成更多的控制功能。控制器件18通常耐溫等級較功率器件的耐溫等級相比較低,因此,在控制器件18和散熱單元11之間放置一個絕熱層(熱導率通常低於0.5W/m.K)IL。如此,可以降低控制器件18,以及其上所搭載器件的溫度。
如圖15,上面所述散熱單元11,不限於一整塊,其上可以根據需要做進一步的分割,以形成一些電路圖形,即散熱單元11也可以具有多個電極。如此可以進一步增加功率模組設計的靈活性。
功率模組10由於將多個器件集成在一起,相比分立器件,其電流流通回路被大大減少,從而降低了回路電感,即減少了損耗,又降低了電壓噪音。但仍可以繼續被優化。如圖16,以所提及全橋電路為例,增加集成一高頻電容器C至功率模組10內部,以進一步減少回路,降低回路電感量。
通常電源變換器為了安全可靠,會即時監測功率半導體的溫度狀態,若溫度過高或者升溫過快,則說明電路有危險,可以提前採
取預防動作,如關閉電源等。分立器件的溫度檢測,只能在其外部增加溫度感測器,所以,無法及時反映內部溫度狀態,且溫度感測器的安裝也較複雜。所以,功率模組中,還可以集成溫度感測器,既提升了溫度監測效果,又簡化了使用。
如圖17所示,此態樣之功率模組更包含一第二散熱單元(heat sink)11a,其設置於第二功率器件14與導熱絕緣材料層13之間。由於功率器件在工作過程中,例如會經歷超過正常工作電流數倍以上的暫態衝擊,故,藉由散熱單元11a,可以在不增加導熱絕緣材料層13(DBC)面積的情況下,改善搭載至DBC板上需要承受熱衝擊的元件的抗熱衝擊能力。另外,引線框架15係延伸與導熱絕緣材料層13之線路層133連接。
如圖18所示,為了進一步改善導熱絕緣材料層13(以DBC板為例)上發熱量較大的元件(例如第二功率器件14)的抗熱衝擊的性能,以及進一步改善DBC上線路的承載電流的能力,降低電流傳導阻抗,更可以將引線框架15的面積增加,通過一導電材料鍵合至DBC的線路層上。利用此結構開發的一款功率模組的實物照片見圖19(未經封料包覆)。其中DBC基板通過釺焊的方式焊接至散熱單元11上,而引線框架15同樣通過釺焊的方式和DBC基板的線路層實現電氣與機械連接。圖19所示的功率模組10所使用的DBC基板,其線路層厚度為0.3mm,而引線框架15的厚度為0.5mm,因此,採用此結構的傳導電阻和直接將晶片鍵合在DBC線路層上相比降低60%以上,如此可以有效降低模組產熱量,從而提高模組的電性能,改善模組的散熱性能。
如圖20所示,在功率模組10內除了使用導熱能力較好的DBC基板
以外,也可以使用類似銅基板13a等導熱能力較好的基板。一般銅基板的結構為,在一較厚的銅襯底上,生成絕緣層和薄銅線路層。而且絕緣層和薄銅線路層的層數不以一層為限,可以是多層。在某些場合下可以實現更高的佈線密度。
一般而言,第一功率器件與第二功率器件皆由導線(wire bonding)來傳輸訊號,由於導線往往是用鋁導線(Al wire)來完成,內阻很大。用金導線(Au wire),則成本太高。雖然最近工藝有銅導線(Cu wire)出現,但仍舊內阻很大。如圖21所示,為進一步降低封裝內阻造成的損耗,本發明可以用wireless bond工藝,如銅片取代wire bond來實現電流傳遞,大大降低了封裝內阻,且成本也不會太高。本態樣係藉由引線框架15延伸連結於第一功率器件12及第二功率器件14之至少一而取代導線。
圖22所示為一進一步改善熱傳遞能力的方案。由於本發明提及之功率模組,往往是有些器件(例如第一功率器件12)直接與散熱單元11相連,而有些器件(例如第二功率器件14)與散熱單元11之間則有絕緣元件(例如具有絕緣層之導熱絕緣材料層13),從而導致整個模組中封料16的厚度不均,也就是說,局部封料16與器件的距離會比較厚,使封料16的溫度不均勻,從而影響了封料16表面的散熱能力。圖22中,在封料16較厚的地方增加熱良導體之一第三散熱單元11b,其係設置於第一散熱單元11的第一區,從均勻化封料16至器件的厚度,而改善散熱能力。
另外,如圖25所示,第三散熱單元11b係穿出封料16,並具有一彎折。第三散熱單元11b穿出封料16而可作為引腳Pin、或是單純散熱、或是部分作為引腳部分用來散熱。第三散熱單元11b藉由
彎折可減少功率模組10直立時的尺寸。
實際應用中,若需進一步擴大散熱能力,可以通過圖26的方式達成。即在功率模組10的第三散熱單元11b上再安裝一第四散熱單元11c。第四散熱單元11c可藉由焊接、粘結等方式與第三散熱單元11b連結。由於安裝簡單第四散熱單元11c的形狀和位置可以不受限定。但實際效果上,以保留功率模組10自有表面散熱能力為佳。即,如圖26,在第四散熱單元11c與功率模組10前表面A1之間保留一空隙,使得風流可以該空隙中流動,從而使功率模組前表面和第四散熱單元11c下表面(靠近前表面A1之表面)均能發揮一定散熱功能。為使該空隙中的風流能夠達到相當的程度,該空隙厚度可大於1mm,尤以大於2mm為佳。
為了更好地解釋本發明的意義,進一步借助全橋電路來進行說明,如前所述,圖9為全橋電路的拓撲圖,圖23和圖24A至24D分別為其功率模組內部結構和三維示意圖。其中,圖24A為功率模組10的正面示意圖,圖24B為功率模組10的背面示意圖,圖24C為功率模組10脫去封料16的正面示意圖,圖24D為功率模組10脫去封料16的背面示意圖。
雖然上述實施例係以一第一功率器件12及一第二功率器件14為例作說明,但並非具限制性,且其中第一功率器件12所代表的意義為其設置於散熱單元11上,而第二功率器件14所代表的意義為其藉由一導熱絕緣材料層13設置於散熱單元11上。以下係以二個第一功率器件S1及S2以及二個第二功率器件S3及S4作說明。
如圖9所示,全橋電路包括4個開關器件S1~S4,這裏以MOSFET為
例。這四個開關器件組成兩組導電橋臂:S1和S4組成一組,S2和S3組成一組橋臂;橋臂上管開關器件S1和S2的Drain端共同連接在電壓高電位點Vin(在D2D應用時,電氣端Vin為直流輸入端,是電壓波形為一個穩定的直流或者帶有很小紋波的直流),橋臂下管開關器件S3和S4的Source端共同連接在電壓的低電位點GND;而單一橋臂上管的Source和下管的Drain相連接,如S1和S4橋臂連接於VA,S2和S3的橋臂連接於VB,其工作的基本原理是橋臂的上下管互補導通,如S1開通,S4關斷;S1關斷,S4開通,在開關狀態轉換過程存在短暫時間都關斷的過程。這樣,D2D的應用場合下,輸入端Vin-GND之間為直流,而橋臂中間連接點VA,VB的電壓則是開關次的跳變,幅值為0與Vin。
目前大功率MOSFET最典型的電極引出方式為,晶片的背面為“Drain”,正面分佈兩個電極,“Source”和“Gate”,其中“Gate”的尺寸較小,例如1mm*1mm。晶片背面的“Drain”通常預先進行可釺焊處理,而正面的“Source”和“Gate”往往為鋁金屬化電極,可以通過鋁/金wire bonding的方式實現和週邊電路的連接。由於開關器件S1和S2的“Drain”連接於共同的直流電位點Vin,因此,可以將其直接釺焊至散熱單元11上,而Vin和外界電連接的pin也可以直接釺焊至散熱單元11上,從而利用該導電極佳的散熱單元11導電,降低電損耗,減少封裝體的熱量產生。如此,可以獲得最佳的熱,電性能。而現有的功率模組,如前述習知的做法為,將所有四顆MOSFET安裝至DBC板上,隨後,所有MOSFET和引線框架的電連接均靠wire bonding的方式來實現。如上文所討論的一樣,現有技術的種種缺陷(散熱差,電性能差
,價格高,可靠性差等等)相比之下一目了然。
本發明在此處的應用更具降低EMI的效果,前面對全橋電路的基本工作原理分析看。散熱單元11連接於直流輸入端Vin,為很好的靜態電位點,而橋臂中間連接點VA,VB則為電壓跳變點,大片的散熱單元11可以有效阻斷跳變信號的傳遞。如此,可以有效減小跳變點對週邊電路的幹擾,減小測試的EMI。
如前所述,為了具備更好的EMC特性和散熱性能,將全橋模組中的開關器件S3、S4置於絕緣層(即導熱絕緣材料層具有之絕緣層)之上,將開關器件S1、S2直接置於散熱單元11之上;為了方便生產,並減少生產工差造成的空間浪費,開關器件S3、S4置於相連的絕緣層之上;為減少回路電感和方便使用,將S2置於S3外側,將S1置於S4外側。也就是說,對於圖9所示的全橋電路來講,模組內部器件按S2-S3-S4-S1或者S1-S4-S3-S2的順序排布,性能更為優秀。
以下說明本實施例之功率模組的製造流程,於此,導熱絕緣材料層係以覆銅陶瓷基板為例,另外,此功率模組除了搭載功率器件(半導體晶片)外還集成了一些被動元件,如電阻和電容,且在引線框架其中一些引腳上還搭載了一個溫度測量電阻,以用作模組過溫保護之用。具體的製作流程如下:先在散熱單元11上組裝導熱絕緣材料層13的位置以及和引線框架15連接的位置塗上錫膏,同樣將導熱絕緣材料層13上需要和引線框架15組裝的位置塗上錫膏,隨後將散熱單元11、導熱絕緣材料層13和引線框架15按照設定的裝配關係置於一治具中(Assembly);然後過回流焊爐(Reflow)使其焊接在一起,由此這三個部件形成一個整體,在隨
後植晶製程中可以利用引線框架15進行傳輸與定位;清洗(Flux Cleaning)後,進行植晶安裝所需的半導體器件(如MOS及Diode),此處需要著重強調的是部分功率器件放置在散熱單元11上(如第一功率器件12),另外一部分功率晶片放置在導熱絕緣材料層13上(如第二功率器件14),植晶時所用的連接介面材料也是錫膏;在使用單一功能的植晶機時,由於其不具備抓取表面黏著(SMT)器件的能力,因此,一些電阻、電容等器件還需要進行SMT的操作,即:點錫膏(Solder Dispense)後,放置其他元器件(SMT);由於所用的功率器件的晶片尺寸較大,採用錫膏(solder paste)進行reflow時有焊接層的氣孔率較高而帶來工藝性、可靠性不佳的疑慮,此處採用真空回焊(Vacuum Reflow)使元件和散熱單元11、導熱絕緣材料層13、引線框架15、晶片、SMT器件焊接在一起;清洗(Flux Cleaning)後,進行打線接合(Wire bond)作業;包封(Molding或者其他金屬/陶瓷封裝形式)後即完成主要流程。
於一些在植晶製程時無需使用引線框架15進行定位的應用下,有機會進一步簡化工藝流程。首先將散熱單元11、導熱絕緣材料層13、引線框架15上需要的位置施加錫膏;隨後將所需的元件(功率晶片以及被動SMT元件)分別放置於需要的位置上,這步驟可以通過泛用較強的機台(如集成植晶和表面黏著技術功能的機台)上而一站式實現,也可以在多個機臺上實現,使用的連接介面材料可以為錫膏;隨後將放置有元件的散熱單元11、導熱絕緣材料層13、引線框架15按照設定的裝配關係放置於一治具中,完成assembly;隨後真空reflow;後續的工藝和上述的工藝流程相同
。如此,可以減少reflow的次數以及相應的清洗等流程,由於reflow次數的減少對於提高模組的可靠性也有一定的好處。
當然也可以使用焊料片,導電膠,低溫燒結納米銀漿,等材料代替錫膏作為模組組裝所需的電性/機械連接的介面材料。在某些場合下甚至可以在同一模組組裝過程中不同的裝配位置使用超過一種連接介面材料。使用這些連接材料時,組裝工藝以及流程也需要做對應的調整。
晶片正面電極引出時也可以使用除打線外的其他方式,例如使用粘結/焊接一金屬(銅)片,實現正面電極和外部線路的互聯。
綜上,通過本發明所揭露的,用以提升電源變換器功率密度或者效率的封裝方法和結構,可以獲得與現有技術相比,更佳的熱性能,電性能,經濟性能,EMC性能與更高的可靠性。其內部空間利用率很高,使用方便,非常有利於提高變換器功率密度或者效率。而本發明給出的具體功率模組具體實施,也非常可行有效。本發明非常適合用以提升電源變換器的整體性能和性價比。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
10‧‧‧功率模組
11‧‧‧第一散熱單元
111‧‧‧第一區
112‧‧‧第二區
12‧‧‧第一功率器件
13‧‧‧導熱絕緣材料層
131‧‧‧導熱層
132‧‧‧絕緣層
133‧‧‧線路層
14‧‧‧第二功率器件
15‧‧‧引線框架
16‧‧‧封料
17‧‧‧鍵接材料層
A1‧‧‧前表面
A2‧‧‧後表面
D‧‧‧厚度
Claims (28)
- 一種功率模組,包含:一第一散熱單元,具有一第一區及一第二區;一第一功率器件,設置於該第一區;一導熱絕緣材料層,設置於該第二區,其包括一導熱層、一絕緣層及一線路層;一第二功率器件,藉由該導熱絕緣材料層設置於該第一散熱單元,該第二功率器件的一電極是直接與該線路層連接;一引線框架,分別與該第一功率器件及該第二功率器件各自電極中之至少一個電極電性連接,以形成至少兩個引腳;以及一封料,係包覆該第一功率器件、該導熱絕緣材料層、該第二功率器件及該引線框架之一部分,該第一散熱單元,與該第一功率器件及該第二功率器件之至少一電性連接。
- 如申請專利範圍第1項所述之功率模組,更包含:一鍵接材料層,該第一功率器件藉由該鍵接材料層連接該第一散熱單元,該鍵接材料層材料為導熱導電材料。
- 如申請專利範圍第2項所述之功率模組,其中該第一散熱單元與該引線框架一體成型。
- 如申請專利範圍第2項所述之功率模組,其中該第一散熱單元完全設置於封料內、或部分位於封料外、或完全位於封料外。
- 如申請專利範圍第2項所述之功率模組,其中該第一散熱單元係 與一穿出該封料之引腳連接、或是該第一散熱單元穿出該封料並形成一引腳。
- 如申請專利範圍第2項所述之功率模組,其中該第一散熱單元係與一電壓靜地點電性連接。
- 如申請專利範圍第2項所述之功率模組,其中該第一散熱單元係分割為複數部分。
- 如申請專利範圍第2項所述之功率模組,其中該導熱絕緣材料層係具有一線路層,該引線框架延伸而連結於該線路層。
- 如申請專利範圍第2項所述之功率模組,其中該引線框架延伸而連結於該第一功率器件及該第二功率器件之至少一。
- 如申請專利範圍第2項所述之功率模組,更包含:一第二散熱單元,設置於該第二功率器件與該導熱絕緣材料層之間。
- 如申請專利範圍第2項所述之功率模組,更包含:一第三散熱單元,設置於該第一區或者由該第一散熱單元延展而成。
- 如申請專利範圍第11項所述之功率模組,其中該第三散熱單元係穿出該封料。
- 如申請專利範圍第11項所述之功率模組,其中該第三散熱單元係穿出該封料並具有一彎折。
- 如申請專利範圍第12項所述之功率模組,更包含:一第四散熱單元,與該第三散熱單元連結,並與該封料具有一空隙。
- 如申請專利範圍第2項所述之功率模組,其中該導熱絕緣材料層為金屬基板或金屬化陶瓷基板。
- 如申請專利範圍第2項所述之功率模組,更具有一排引腳,其穿出該封料,並作為訊號傳送或散熱。
- 如申請專利範圍第2項所述之功率模組,更包含:一控制器件,設置於該第一區。
- 如申請專利範圍第17項所述之功率模組,更包含:一絕熱層,設置於該控制器件與該第一散熱單元之間。
- 如申請專利範圍第2項所述之功率模組,更包含:一高頻電容器,集成於該功率模組內。
- 如申請專利範圍第2項所述之功率模組,更包含:一溫度感測器,集成於該功率模組內。
- 如申請專利範圍第2項所述之功率模組,其中各該功率器件具有至少二電極,該等功率器件之至少一具有至少三電極。
- 如申請專利範圍第21項所述之功率模組,更包含:至少一個功率器件,該功率模組之包含該等功率器件之至少二具有至少三電極。
- 如申請專利範圍第2項所述之功率模組,其中該封料的導熱係數高於1.2W/m.K。
- 如申請專利範圍第2項所述之功率模組,其中該封料的導熱係數高於1.8W/m.K。
- 一種功率模組的製造方法,包含:一裝配步驟,將第一散熱單元、一導熱絕緣材料層及一引線框架按照設定的裝配關係,使用連接介面材料,組裝至一起,其中導熱絕緣材料層覆蓋第一散熱單元的第一區域;一植晶及正面電極引出步驟,將一第一功率器件通過連接介面材料設置在該第一散熱單元的第二區域上,並將一第二功率器件通 過連接介面材料設置在該導熱絕緣材料層上,該引線框架,與該第一功率器件及該第二功率器件之至少一電性連接,該第一散熱單元與該第一功率器件及該第二功率器件之至少一電性連接;以及一包封步驟,藉由一封料包覆該第一功率器件、該導熱絕緣材料層、該第二功率器件及該引線框架之一部分。
- 如申請專利範圍第25項所述之功率模組的製造方法,其中於該裝配步驟中,係在該散熱單元上組裝該導熱絕緣材料層的位置以及和該引線框架連接的位置施加連接材料,並將該導熱絕緣材料層上需要和該引線框架組裝的位置施加連接材料。
- 如申請專利範圍第25項所述之功率模組的製造方法,其中連接材料為錫膏、焊料片、導電膠或低溫燒結納米銀漿。
- 如申請專利範圍第25項所述之功率模組的製造方法,其中晶片正面電極引出工藝為打線或粘結/焊接金屬片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099134587A TWI455286B (zh) | 2010-10-11 | 2010-10-11 | 功率模組及功率模組之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099134587A TWI455286B (zh) | 2010-10-11 | 2010-10-11 | 功率模組及功率模組之製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201216446A TW201216446A (en) | 2012-04-16 |
TWI455286B true TWI455286B (zh) | 2014-10-01 |
Family
ID=46787206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099134587A TWI455286B (zh) | 2010-10-11 | 2010-10-11 | 功率模組及功率模組之製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI455286B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9603287B1 (en) | 2015-10-30 | 2017-03-21 | Industrial Technology Research Institute | Integrated power module |
US10051742B2 (en) | 2015-12-10 | 2018-08-14 | Industrial Technology Research Institute | Power module and manufacturing method thereof |
TWI713746B (zh) * | 2016-05-19 | 2020-12-21 | 日商三菱綜合材料股份有限公司 | 功率模組用基板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9287765B2 (en) | 2010-07-15 | 2016-03-15 | Delta Electronics, Inc. | Power system, power module therein and method for fabricating power module |
CN103066186B (zh) * | 2013-01-07 | 2016-03-02 | 浙江华正新材料股份有限公司 | 陶瓷片复合结构的绝缘层、铝基板及其制造方法 |
CN114449739A (zh) * | 2022-01-27 | 2022-05-06 | 华为数字能源技术有限公司 | 封装模组及其制备方法、电子设备 |
CN114664758A (zh) * | 2022-03-20 | 2022-06-24 | 上海沛塬电子有限公司 | 一种高频大功率封装模组及其制作方法 |
TWI838090B (zh) * | 2023-01-17 | 2024-04-01 | 能創半導體股份有限公司 | 功率模組 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW343385B (en) * | 1996-10-14 | 1998-10-21 | Sharp Kk | Power transistor |
TW503541B (en) * | 2001-06-01 | 2002-09-21 | Chino Excel Technology Corp | Packaging method of semiconductor power device and device of the same |
CN1542957A (zh) * | 2003-03-26 | 2004-11-03 | ��ʽ�����װ | 半导体器件 |
-
2010
- 2010-10-11 TW TW099134587A patent/TWI455286B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW343385B (en) * | 1996-10-14 | 1998-10-21 | Sharp Kk | Power transistor |
TW503541B (en) * | 2001-06-01 | 2002-09-21 | Chino Excel Technology Corp | Packaging method of semiconductor power device and device of the same |
CN1542957A (zh) * | 2003-03-26 | 2004-11-03 | ��ʽ�����װ | 半导体器件 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9603287B1 (en) | 2015-10-30 | 2017-03-21 | Industrial Technology Research Institute | Integrated power module |
US10051742B2 (en) | 2015-12-10 | 2018-08-14 | Industrial Technology Research Institute | Power module and manufacturing method thereof |
TWI713746B (zh) * | 2016-05-19 | 2020-12-21 | 日商三菱綜合材料股份有限公司 | 功率模組用基板 |
Also Published As
Publication number | Publication date |
---|---|
TW201216446A (en) | 2012-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI455286B (zh) | 功率模組及功率模組之製造方法 | |
CN102339818B (zh) | 功率模块及其制造方法 | |
US10638633B2 (en) | Power module, power converter and manufacturing method of power module | |
US8488316B2 (en) | Power module | |
CN109427707B (zh) | 一种功率器件的三维封装结构及封装方法 | |
CN102832191B (zh) | 功率模块封装和具有该功率模块封装的***模块 | |
CN106206483B (zh) | 电源模块 | |
CN106997871B (zh) | 一种功率模块的封装结构 | |
JP2011078309A (ja) | 電動機の駆動回路及び空気調和機の室外機 | |
TWI446462B (zh) | 功率模組 | |
JP2013254973A (ja) | パワーモジュールパッケージの製造方法 | |
CN110506330A (zh) | 功率电子模块以及包含该模块的电功率变换器 | |
JP2007109880A (ja) | 半導体装置 | |
CN216145614U (zh) | 智能功率模块 | |
CN112968025A (zh) | 智能功率模块和智能功率模块的制造方法 | |
CN104052244B (zh) | 功率模块 | |
JP5024439B2 (ja) | 半導体装置 | |
CN214542229U (zh) | 智能功率模块 | |
CN220400580U (zh) | 高效散热单元式分立器件 | |
CN219204353U (zh) | 一种功率模块和电子设备 | |
CN217009173U (zh) | 一种功率模块 | |
CN210325791U (zh) | 一种便于散热的功率mos模块结构 | |
US20230230928A1 (en) | Substrate, packaged structure, and electronic device | |
CN210129504U (zh) | 智能功率模块及空调器 | |
CN117913053A (zh) | 一种功率模块及其制造方法 |