TWI454956B - 用於分析記憶單元庫之單元的方法及電腦可讀取媒介 - Google Patents

用於分析記憶單元庫之單元的方法及電腦可讀取媒介 Download PDF

Info

Publication number
TWI454956B
TWI454956B TW100136429A TW100136429A TWI454956B TW I454956 B TWI454956 B TW I454956B TW 100136429 A TW100136429 A TW 100136429A TW 100136429 A TW100136429 A TW 100136429A TW I454956 B TWI454956 B TW I454956B
Authority
TW
Taiwan
Prior art keywords
connection
unit
layout
pin
winding
Prior art date
Application number
TW100136429A
Other languages
English (en)
Other versions
TW201232317A (en
Inventor
James B Gullette
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201232317A publication Critical patent/TW201232317A/zh
Application granted granted Critical
Publication of TWI454956B publication Critical patent/TWI454956B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • User Interface Of Digital Computer (AREA)

Description

用於分析記憶單元庫之單元的方法及電腦可讀取媒介
本發明主要係關於數種半導體裝置結構及相關設計和製造方法，特別是關於在佈局內放置及繞線後之記憶單元庫之單元的分析方法。
現代電子電路通常使用軟體工具(通常稱為電子設計自動化(EDA))來加以設計及接著製造。一般而言，電路設計者會利用軟體設計工具或硬體描述語言來描述該電路的目標功能。該高階功能描述提供給合成工具，該合成工具將該目標功能轉換成網路連線表，該網路連線表代表邏輯閘及/或硬體組件的實例以及它們對應之互連，這些實例及互連經組構後，可達成該目標功能。一種軟體放置工具以完美方式放置該網路連線表的該邏輯閘及/或硬體組件之實例。通常，該放置工具使用標準記憶單元庫，來取得、放置該邏輯閘及/或硬體組件的實例，該記憶單元庫包含實現該網路連線表之一些可能邏輯閘及/或硬體組件，以固定維度之標準單元方式配置。放置之後，軟體繞線工具(或繞線器)根據考量特定技術的設計規則之網路連線表，在該等放置單元之間完美地建立相連，以產生該電路的完整佈局。電路或裝置之完整佈局可以合適之檔案格式(例如圖形資料庫系統II(GDSII))在電腦可讀取媒介上加以編碼，該電腦可讀取媒介可接著提供給晶圓廠或遮罩室，以將該完整佈局轉換為接著用於製造該電路之光罩。
通常，該標準記憶單元庫之標準單元係設計以對該單元之各個輸入/輸出接腳(或端)提供足夠數目之可能位置(或足夠大的區域)，該可能位置可用來形成至該等接腳之連接、及藉由不違反設計規則之該繞線工具促成該單元之放置實例的繞線。然而，該繞線工具對各個放置單元繞線之能力會因該單元在該佈局內之放置、其鄰接單元、技術之設計規則以及其他因素而有所改變。因此，難以或無法詳盡測試該繞線工具繞線或連接至/自該標準記憶單元庫之各標準單元之各接腳之能力。因此，在用於設計新電路之該測試環境外部之放置工具及/或繞線工具使用標準記憶單元庫前，難以辨識有關繞線能力及/或連接能力之問題，即難以偵錯以及辨識繞線能力及/或連接能力問題之原因。
一種分析用以產生佈局之記憶單元庫之單元之方法，該方法包含：針對該佈局內該單元的各個實例，為該單元的接腳決定在該佈局中所利用之個別繞線連接位置，以產生複數個繞線連接位置；以及，根據該複數個繞線連接位置及該接腳之複數個可能的連接位置，決定該單元的該接腳之利用測度。該方法繼續顯示該利用測度於顯示裝置上。
在另一實施例中，一種分析用以得到佈局的記憶單元庫之單元的方法包含：辨識該佈局內所放置的該單元之各個實例，以產生複數放置單元；針對該複數個放置單元的各個放置單元，辨識被該佈局利用以連接至該單元之第一端的繞線連接位置，以產生複數繞線連接位置；針對該單元的該第一端的複數個可能連接位置的各個可能連接位置，根據該複數個繞線連接位置中對應於個別可能連接位置的繞線連接位置的數目，決定該個別可能連接位置在該佈局內所利用之次數；根據各個個別可能連接位置在該佈局內所利用之次數，決定該單元之利用測度；以及顯示該利用測度於顯示裝置上。
在又一實施例中，一種用於電腦可讀取媒介的裝置，該電腦可讀取媒介具有儲存於其上之電腦可執行指令或資料，該電腦可執行指令或資料可被計算裝置執行。當被該計算裝置執行時，該電腦可執行指令係組構用以：獲得代表網路連線表之佈局，該佈局利用記憶單元庫以實現該網路連線表；辨識該記憶單元庫在該佈局內所放置之第一單元的各個實例；根據該第一單元在該佈局內用於該第一單元之該辨識的實例之接腳之繞線連接位置，決定該第一單元之利用測度；以及顯示該利用測度之圖示於顯示裝置上，該顯示裝置係通訊地耦接至該計算裝置。
此總結介紹了挑選的、簡化的概念，詳情於以下敘述。以上總結無意指出申請專利範圍之內容之關鍵特徵或必要特徵，也無意輔助該申請專利範圍之決定。
以下詳細敘述僅為例示性，無意限制本發明實施例之內容或使用。在此處使用的「例示性」，意思為「作為例子、例示」。任何在此處作為例示之實行，不必然解釋為較其他實行為佳之實行。此外，無意以表達或暗示本技術領域、背景、簡短總結或以下詳述限制本發明。
此處所敘述之技術及科技，可藉由軟體繞線工具，分析標準記憶單元庫內，一個或更多個標準單元之該輸入/輸出端(或接腳)之利用。在這方面，使用者可分析標準單元之該輸入/輸出接腳之利用測度，以確定該輸入/輸出接腳之連接區域的設計是否有會造成由未來電路設計中該軟體繞線工具後續繞線失效之問題存在。電子設計自動化(EDA)工具以及電子設計流程之不同步驟的使用已為眾所周知，因此，為求簡短起見，許多傳統步驟或其他實施態樣在此處僅簡短提及或完全忽略，而不提供眾所周知的細節。
第1圖繪示適於分析標準記憶單元庫(在下述第2-7圖中有詳細的描述)中標準單元的接腳存取性(亦即存取及/或連接至個別輸入/輸出接腳的能力)之電子裝置設計系統100的範例實施例。該電子裝置設計系統100之例示實施例包含(但不限於)使用者介面102、設計工具104、合成工具106、放置工具108、繞線工具110、分析工具112、顯示裝置114、標準記憶單元庫116、以及一繞線技術檔案118。在實施例，該設計工具104、該合成工具106、該放置工具108、該繞線工具110、及該分析工具112之各者均由軟體模組(或電子設計自動化工具)實現，該軟體模組由計算裝置120(例如，電腦、處理器或類似物)執行或實行，以實現其在本文所描述的個別工作、功能及/或運作。如此，該設計工具104、該合成工具106、該放置工具108、該繞線工具110、及/或該分析工具112之功能可儲存於、編碼於或以任何合適之非暫時性電腦可讀取媒介(例如，可移除磁碟、CD-ROM、數位多功能光碟(DVD)、快閃記憶體、硬碟、暫存器、動態隨機存取記憶體(RAM)、唯讀記憶體(ROM)、磁性儲存裝置等)加以實行，用以儲存電腦可執行指令或資料，該電腦可執行指令或資料當被該電腦裝置120執行時，實現本文所描述的工作、功能及/或運作。注意雖然第1圖繪示該設計工具104、該合成工具106、該放置工具108、該繞線工具110、以及該分析工具112為分離的元件，在一些實施例中，該設計工具104、該合成工具106、該放置工具108、該繞線工具110、以及該分析工具112可整合成可由該計算裝置120所執行的單一軟體模組。
該使用者介面102耦接至該計算裝置120，通常代表該電子裝置設計系統100之實體組件，其係組構以供例如電路工程師之使用者，以傳統方式與該設計工具104及/或該電子裝置設計系統100之其他元件互動。根據該實施例而定，該使用者介面102可以鍵盤、滑鼠、觸控板、觸控面板(或觸控螢幕)、或其他適於從使用者接收輸入之合適裝置來加以實現。該計算裝置120通常代表該硬體及/或韌體組件，其係組構以實行或執行該設計工具104、該合成工具106、該放置工具108、該繞線工具110、以及該分析工具112，以支援該電子裝置設計系統100之運作，詳如下述。該計算裝置120可以處理器或其他處理邏輯實行或實現，該處理器或其他處理邏輯係組構以執行本文所描述的該些功能、技術以及處理工作。在實施例，該顯示裝置114係實現為與該計算裝置120通訊地耦合之電子顯示器，並且組構以圖像化顯示該分析工具112及/或計算裝置120控制之接腳利用測度或其他接腳連接資訊。
於實施例中，該設計工具104通常代表由該計算裝置120所執行或實行之軟體模組，其組構以支援高階功能電路設計，例如藉由支援合適硬體描述語言(例如，Verilog、VHDL或類似者)。使用者(例如電路設計者)使用或操作該使用者介面102，以與該設計工具104互動，以描述或定義將被創造的電路之目標功能。該合成工具106通常代表以該計算裝置120執行或實行之該軟體模組，組構以與該設計工具104互動，並且將由使用者提供給該設計工具104的該目標高階功能轉換成設計網路連線表，該網路連線表描述邏輯閘及/或其他硬體組件的各種實例(例如，邏輯閘及/或組件的類型以及其數目)，並且描述實行該目標功能所需之該對應互連。
該放置工具108通常代表被該計算裝置120執行或實行之該軟體模組，其係組構以自該合成工具106接收該設計網路連線表、自該標準記憶單元庫116選擇實行該設計網路連線表所指定之該些邏輯閘及/或硬體組件所需之標準單元、以及完美地放置該選擇的標準單元。如此，該標準記憶單元庫116通常代表標準化單元的集合，其中，該標準記憶單元庫116之各個單元，代表以特定製造技術(或技術節點)實現之邏輯閘或硬體組件，並且，各個單元均具有與該標準記憶單元庫116之其他標準單元相同(或標準)尺寸。例如，該標準記憶單元庫116之各個標準單元可具有相同單元高度，該單元高度對應於該特定製造技術之該水平繞線軌跡之數目或最小多晶矽間距(poly pitch)之倍數。依據一個實施例，該標準記憶單元庫116之各個標準單元，在兩個平行電壓供應軌之間，具有相同距離(或單元高度)，如以下第2圖詳述。實際上，該標準記憶單元庫116可儲存於、編碼於或實行於任何合適之非暫時性電腦可讀取媒介，作為儲存於電腦之可執行指令或資料，而可以該放置工具108及/或該計算裝置120存取及/或執行。
該繞線工具110通常表示由該計算裝置120執行或實行之軟體模組，其係組構以自該放置工具108接收該些放置單元，以及實行一種或更多種演算法以最佳化該些放置標準單元間之互連及/或繞線，如該設計網路連線表所指定，同時考慮製造技術之設計規則，以得到佈局資料檔案，例如圖像資料庫系統II(GDSII)格式之佈局資料檔案，以提供由該繞線工具110執行、考慮該製造技術之該設計規則之演算法，以互連及/或繞線於該些標準單元間，而不違反該些設計規則。實際上，該繞線技術檔案118可儲存於、編碼於，或執行於任何合適之非暫時性電腦可讀取媒介，作為儲存於電腦之可執行指示或資料，可以該繞線工具110及/或該計算裝置120存取及/或執行。如此，雖然第1圖繪示該繞線技術檔案118為該電子裝置設計系統100之分離的組件，在某些實施例，該繞線技術檔案118可為該繞線工具110之組件或由該繞線工具110實行及/或整合。
在本實施例，該分析工具112通常代表由該計算裝置120執行或實行之軟體模組，其係組構以自該繞線工具110得到完整佈局資料檔案、決定該標準記憶單元庫116之該放置標準單元之利用測度、以及顯示或圖像呈現該利用測度於該顯示裝置114，如下詳述。在實施例，該分析工具112組構以掃描得到的該完整佈局，以辨識各實例下該完整佈局內放置之標準單元之特定型態。如下詳述，於各實例下該佈局內之特定標準單元，該分析工具112決定各實例下，該繞線工具選擇或利用之輸入/輸出接腳位置，以連接至各實例下之該標準單元(這裡指的是繞線連接位置)。該分析工具112使各該輸入/輸出接腳之該繞線連接位置(該繞線工具110所選擇或使用之連接位置)與複數可能連接位置中之離散連接位置對比，根據各該輸入/輸出接腳之各個可能連接位置之利用次數總合，決定該標準單元之各該輸入/輸出接腳之利用測度，以及顯示該些利用測度於該顯示裝置114上，如以下第4圖到第7圖之詳述內容。
第2圖繪示適於包含於第1圖之該標準記憶單元庫116內之該標準單元200之實施例。該標準單元200之實施例代表一個兩雙輸入邏輯閘，具有對應於該邏輯閘的第一輸入之第一連接區域202、對應於該邏輯閘的第二輸入之第二連接區域204、以及對應於該邏輯閘的輸出之輸出連接區域206。該些連接區域202、204、206代表導電材料之區域(例如金屬、矽聚合物之類)，可以接觸該標準單元200之該些輸入、該輸出之該繞線工具110來存取。如此，該些連接區域202、204、206提供該兩輸入邏輯閘之輸入/輸出端，為方便而不侷限起見，該些連接區域202、204、206，可以接腳替代指涉。注意第2圖僅繪示該繞線工具110可存取之該標準單元200之單獨層(例如該標準單元200之最上層)、電晶體、電阻、電容及/或其他用以組構實行該兩輸入邏輯閘邏輯功能性之電性組件，鋪設在下覆層(即在該些接腳202、204、206之下)以及以適當方式電性連接該些接腳202、204、206。如所示，包含該些接腳202、204、206之該層也包含一對連接區域208、210，組構以提供電壓軌給各自連接至正參考電壓(或供應電壓)以及負參考電壓(接地電壓)之該標準單元200。該電壓軌208、210平行並以距離d相隔，對應於該標準記憶單元庫116之標準尺寸。如此，該標準記憶單元庫116之各標準單元，包含相應平行電壓軌，具有相同距離d介於其間，使各標準單元具有相同高度。
須知第2圖為標準單元之簡化表示，以便敘述，無意限制本發明。如此，雖然此處敘述為本發明之兩輸入邏輯閘之標準單元，本發明不限於兩輸入邏輯閘，而可為具有任何數量之輸入/輸出接腳之標準單元使用。
參照第3圖，如以下詳述，於本實施例，該分析工具112組構以決定或辨識各接腳連接區域202、204、206之一組離散的可能連接位置，例如將各接腳連接區域202、204、206再分類成離散區段，其中各離散區段代表可能連接位置。如同實施例，該分析工具112根據該繞線工具110繞線至/自該標準單元200所使用之上覆層之限制條件，再細分各接腳連接區域202、204、206為複數接腳可能連接位置。如此，第3圖繪示連接例，該上覆層限制在水平方向運行(或平行該電壓軌208、210)而以製造技術之最小金屬間距分隔。該分析工具112可辨識或決定各接腳連接區域202、204、206之接腳可能連接位置作為各接腳連接區域202、204、206與該上覆金屬層可能相交之位置，即該上覆金屬層之該些金屬線300可能覆蓋或重疊各接腳連接區域202、204、206之位置。如第3圖所示，該第一輸入接腳202具有兩個接腳可能連接位置302、304，使其中兩條該些金屬線300重疊或覆蓋其連接區域202，該第二輸入接腳204具有五個接腳可能連接位置306、308、310、312、314，使其中五條該些金屬線300重疊或覆蓋其連接區域204，而該輸出接腳206具有七個接腳可能連接位置316、318、320、324、326、328，使其中七條該些金屬線300重疊或覆蓋其連接區域206。依據一個實施例，該分析工具112可組構以於決定接腳利用測度時，減輕或排除可能連接位置，如下詳述。如此，根據設計規則，接腳連接區域之部分無法為該繞線工具110使用。例如，該標準單元200內部可能會有通孔或其他組件，防止該接腳連接位置316、318在不違反設計規則下，為該繞線工具110使用(例如最小通孔間距之規則)，如下詳述。
須知第3圖為該標準單元及一上覆層之簡化表示，為求說明目的、簡化敘述，而不限制本發明。如此，於替代實施例，該分析工具112可以再細分各接腳連接位置202、204、206為複數等尺寸區段，以辨識接腳可能連接位置，而非根據該上覆層(例如)決定該接腳可能連接位置。最好有許多可能的方法而不限於單一種，再細分接腳連接區域，以決定接腳可能連接位置。
參照第4圖，於實施例，如下述，電子裝置設計系統100可組構以實行分析程序400以及附加的工作、功能及/或運作。為例示目的，下述會指涉上述提及、和第1圖到第3圖有關之元件。實際上，該上述系統之不同元件實行了工作、功能以及運作，例如該設計工具104、該合成工具106、該放置工具108、該繞線工具110、該分析工具112、該顯示裝置114、及/或該計算裝置120。最好包含任何數量之附加或替代工作，併入具有此處未詳述之附加功能之更全面性之程序或處理。
參照第4圖，復參照第1圖到第3圖，該分析程序400藉由得到一用以分析該記憶單元庫之一個或更多個單元接腳利用之完整佈局起動或開始(工作402)。如此，該分析工具112得到該設計工具104、該合成工具106、該放置工具108、以及該繞線工具110所產生之佈局資料檔案，如第1圖之內容所述。於實施例，該佈局資料檔案，對應使用者創立、以一個或更多方面測試電子設計自動化之測試電路設計，以該電子裝置設計系統100實行，例如該放置工具108之功能性、該繞線工具110之功能性、該標準記憶單元庫116之特定數目之標準單元、該繞線工具110存取及/或連接該標準記憶單元庫之特定標準單元之個別輸入/輸出接腳之能力之類。
在得到該完整佈局後，該分析程序400以決定所得佈局內特定型態單元之接腳利用測度(工作404)持續。於實施例，該分析程序400決定所得佈局內各種單元之接腳利用測度。例如，若該佈局包含複數兩輸入NAND邏輯閘以及複數兩輸入OR邏輯閘，該分析程序400決定該兩輸入NAND邏輯閘標準單元之第一組接腳利用測度以及該兩輸入OR邏輯閘之第二組接腳利用測度。最好有一些標準單元包含複數型態之特定邏輯閘(例如，具有不同驅動強度之兩輸入NAND邏輯閘)，而於該些實施例，該分析程序400以同一功能邏輯閘之不同型態區分，決定該佈局內各種單元於不同驅動強度之接腳利用測度(例如低驅動強度NAND閘與高驅動強度NAND閘，分別的接腳利用測度)。如下第5圖內容之詳述，該分析工具112可實行、執行或實現以放置工具108置入佈局之該標準記憶單元庫116之各型態標準單元之利用處理，以決定各型態標準單元之一個或更多個利用測度。如此，各接腳之該利用測度指出或數值代表使用該繞線工具110於各連接區域之方法。
於實施例，在決定該佈局內各型態單元之利用測度後，該分析程序400以顯示該些放置單元之利用測度於顯示裝置上(工作406)來繼續。如此，該分析工具112及/或計算裝置120，組構以顯示該標準記憶單元庫116之各個放置標準單元之該接腳利用測度之圖示於該顯示裝置114上，以及圖像化指出該接腳利用測度與標準單元之個別型態或標準單元之個別型態接腳，如下第6圖、第7圖內容之詳述。因此，使用者可查看、分析放置在該佈局內之該標準記憶單元庫116之各型態標準單元之該顯示之該接腳利用測度，以及根據該顯示之利用測度決定是否有標準單元之輸入/輸出接腳之存取性問題。例如，若該接腳利用測度指出該繞線工具110不平衡使用特定型態標準單元之特定接腳連接區域，可能在後續電路設計，會發生有關特定接腳失效繞線至/自之某些實例下之該型態標準單元之潛在存取性問題。因此，回應辨識該繞線工具110於特定型態標準單元之特定接腳連接區域之不平衡使用，使用者可決定需要重新設計之該特定標準單元(例如重置、調整大小或重新設計該標準單元之該(些)接腳連接區域)，以提供該繞線工具110於該標準單元之該接腳連接區域更平衡之使用。另外，該使用者可決定該繞線技術檔案118及/或繞線工具110之問題，而該繞線技術檔案118及/或繞線工具110可能需要修正，以提供該接腳連接區域更平衡之使用。
參照第5圖，於一實施例，電子裝置設計系統100組構以實行利用程序500以及如下述之附加工作、功能及/或運作。為例示目的，下列敘述會參照與第1到第4圖之上述元件。實際上，該些工作、功能以及運作可以上述系統之不同元件實行，例如該分析工具112、該顯示裝置114、及/或計算裝置120。最好包含任何數量之附加或替代工作，而可併入具有此處未詳述之附加功能性之更廣泛之程序或處理。
如上述，於實施例，該利用程序500實行以決定佈局內各型態單元之接腳利用測度。如此，該利用程序500以辨識該佈局內各情況下分析之特定型態單元(工作502)。例如，該分析工具112可掃描自該繞線工具110取得之該完整佈局，於各實例下該標準記憶單元庫116之該兩輸入邏輯閘單元200以該放置單元108置入該佈局。分析各實例下辨識之單元，該利用程序500決定或辨識該單元於該實例下各輸入輸出接腳之該些接腳繞線連接位置(工作504)。如上述，單元之單獨接腳之該接腳繞線連接位置，須知為指該繞線工具110用以提供電性連結或與該單獨接腳間介面之位置(例如供該繞線工具110，建立介於該接腳與該上金屬層之通孔之位置)。例如，各實例下佈局內辨識之該兩輸入邏輯閘標準單元200，該分析工具112可藉由決定介於該上覆金屬層與該第一接腳連接區202間之該繞線工具110所創立之電性連結位置之相對於該標準單元200原點之二維座標，決定該第一輸入接腳202之接腳指引位置。以類似方法，該分析工具112可藉由決定介於該上覆金屬層與該第二接腳連接區204間之該繞線工具110所創立之電性連結位置之二維座標，決定該第二輸入接腳204之接腳繞線連接位置，以及該分析工具112可藉由決定介於該上覆金屬層與該輸出接腳連接區206間之該繞線工具110所創立之電性連結位置之二維座標，決定該輸出接腳206之一接腳繞線連接位置。
於一實施例，該利用程序500持續集合各實例下分析之單元之該接腳繞線連接位置，以及決定各接腳之各可能連接位置之利用測度(工作506、508)。如此，該分析工具112取得該兩輸入邏輯閘標準單元200之各接腳之複數接腳繞線連接位置。於實施例，該分析工具112根據該接腳之該接腳繞線連接位置間之相對分布，決定接腳利用測度。依據一個或更多個實施例，該分析工具112藉由計數或累加各實例下之該些單元之接腳繞線連接位置直到紀錄所有單元為止，追蹤該繞線工具110利用各接腳可能連接位置之次數。例如，該分析工具112可計數所有對應接腳連接位置302之該接腳繞線連接位置，以決定對應於該繞線工具110利用該接腳連接位置302之總次數之該第一接腳利用測度。而計數對應接腳連接位置304之所有接腳繞線連接位置，以決定對應該繞線工具110利用該接腳連接位置304之總次數之第二接腳利用測度。於另一實施例，該分析工具112可決定對應該繞線工具110利用接腳連接位置302之次數之相對頻率或百分比之接腳利用測度，例如，藉由取該繞線工具110利用該接腳連接位置302總次數與放置於/用於該佈局內之該兩輸入邏輯閘標準單元200之總次數之比值。以類似方法，該分析工具112可決定其餘接腳可能連接位置306、308、310、312、314、316、318、320、322、324、326、328之接腳利用測度。
參照第6圖，一併參照第1至5圖，如上述第4圖之內容，在決定接腳利用測度之後，該分析程序400顯示該佈局內之該標準記憶單元庫116之各型態單元之接腳利用測度之圖示於該顯示裝置114上。如此，在實行該利用程序500以辨識各實例下該佈局內之兩輸入邏輯閘標準單元200，集合所有實例之該兩輸入邏輯閘標準單元200之該接腳繞線連接位置，以及決定該兩輸入邏輯閘標準單元200之接腳連接位置之接腳利用測度，該分析工具112及/或分析程序400可顯示該決定之利用測度與其各自的接腳連接位置於該顯示裝置114上。例如，如第6圖所示，該分析工具112及/或分析處理400可顯示該標準單元200之圖示600於該顯示裝置114上，該圖示600包含該接腳連接區域202、204、206之圖示。如第6圖所示，於實施例，該分析程序400及/或分析工具112圖示該標準單元200之該接腳202、204、206之可能連接位置，例如藉由顯示上覆於該接腳可能連接位置之通孔之圖示，或圖形環繞或顯示其他合適徵象，以指出或描繪該接腳可能連接位置。依據實施例，該分析程序400及/或分析工具112可圖示該未使用之接腳可能連接位置320、322、328，例如藉由以視覺可辨識之特徵(例如視覺可辨識之線類、顏色、質地、式樣或類似者)顯示或賦予該上覆於該未使用之接腳可能連接位置之圖示，以讓使用者容易辨識未使用之接腳可能連接位置320、322、328。
於實施例，該分析程序400及/或分析工具112，藉由顯示該接腳利用測度之圖示於對應其相關接腳可能連接位置之該些接腳連接區域202、204、206上方，圖示該接腳利用測度與該接腳可能連接位置之相關性。如第6圖所示，於案例，該繞線工具110利用該第一輸入接腳連接區域202之接腳連接位置302二十次(或大約59%時間)，以及利用該第一接腳連接位置202之接腳連接位置304十四次(或大約41%時間)，指出該第一接腳連接位置202之相對平衡利用。該繞線工具110利用各該第二輸入接腳連接區域204之接腳連接位置306、308、310、312、314至少一次，但利用接腳連接位置314超過50%的時間、超過利用次數第二多之該接腳連接位置310之兩倍，指出該第二接腳連接位置204之較不平衡利用。該繞線工具110無法利用各接腳連接位置318、320、322、324、326，事實上，僅使用324、326兩個可能連接位置，藉由該繞線工具110指出該輸出接腳連接區域206之相對不平衡之利用。因此，使用者可嘗試合理化該繞線工具110關於該第二接腳連接區域204及/或該輸出接腳連接特性206之特性(例如該不平衡利用可歸因於設計規則或其他限制)，而若該使用者認為該第二輸入接腳204及/或該輸出接腳206之不平衡利用是因為該佈局及/或該標準單元200之設計，該使用者可重新設計該標準單元200內之該標準單元200以重置、調整大小或重新排列該第二輸入接腳連接區域204及/或輸出接腳206，以達到該第二輸入接腳連接區域204及/或輸出接腳206更平衡之使用。如上述，於一些實施例，該分析程序400及/或分析工具112圖示連接位置316、318不可能是可能接腳連接位置(例如，由於根據該標準單元200之其他組件之設計規則或限制)，無法顯示該徵兆或將位置316、318描繪為\接腳可能連接位置。
參照第7圖，一併繼續參照第1至6圖，依據一個或更多個實施例，代替或除了以覆蓋的接腳利用測度顯示單元的圖示外，該分析程序400及/或分析工具112可於該顯示裝置114顯示表700，該表700圖示該標準記憶單元庫116之一個或更多個標準單元之利用測度。於本實施例，該表700包含具有對應該標準單元之個別輸入/輸出接腳之項目之第一行702、以及具有對應該第一行702所列出之個別輸入/輸出接腳之接腳利用測度之項目之第二行704，其中，個別接腳利用測度以及其所對應之輸入/輸出接腳係並列於該表700之同一列，以圖示其關聯性。
於實施例，該第二行704包含接腳利用測度，其指示該繞線工具110所利用之各個個別接腳之可能接腳連接位置之百分比。例如，於上述第6圖所描述之案例，該繞線工具110利用該第一輸入接腳連接區域202之接腳連接位置302、304，造成該第一接腳連接區域202之整體接腳利用測度達到百分之百。類似地，該繞線工具110利用該第二接腳連接區域204之各個接腳連接位置306、308、310、312、314至少一次。然而，如上述，該繞線工具110只利用該輸出接腳位置206之五個接腳連接位置320、322、324、326、328中之兩個，造成該輸出接腳連接區域206之整體接腳利用測度達到百分之四十。於第7圖繪示之實施例，該表700包含該第一行702內之累積接腳項目(其表示所有該標準單元200之所有接腳)、以及該第二行704內之累積接腳利用測度(其表示該標準單元200之所有可能接腳連接位置被該繞線工具110所利用之百分比。如上述案例，該繞線工具110利用該標準單元200之十二個可能接腳連接位置中之九個，因此，該表700指出該標準單元200之累積接腳利用測度為百分之七十五。如上述，於查看與分析該表700後，若使用者認為該輸出接腳連接區域206之相對低利用程度係起因於該標準單元200之佈局及/或設計，則該使用者可重新設計該標準單元200，以重置、調整大小、或重新排列該輸出接腳連接區域206，以達到該輸出接腳連接區域206之更大利用。
應了解到第7圖為說明表之簡化表示，無意限制本發明。例如，於某些實施例，該分析程序400及/或該分析工具112可顯示一張表，該表顯示該標準記憶單元庫116之複數個標準單元之接腳利用測度。此外，於某些實施例，由該分析程序400及/或分析工具112所顯示之該表可顯示該標準記憶單元庫116之各個標準單元之各個輸入/輸出接腳之各個可能連接位置的項目，其中，該繞線工具110使用之該接腳利用測度(例如，對應個別可能連接位置之辨識的繞線連接位置之數目或該接腳之該個別可能連接位置由該繞線工具110所利用之百分比)，與各個個別可能連接位置相關顯示。
為簡單作結，此處敘述之一種該些方法之優點為該輸入/輸出接腳之利用測度，可以一種讓使用者分析該接腳連接區域之利用之方法決定、呈現給使用者，而辨識任何會造成後續繞線失敗之接腳連接區域。如上述，當該接腳利用測度指示有未使用之接腳或以不平衡方式使用之接腳，使用者可重新設計該標準單元之該接腳連接區域及/或修改該繞線工具及/或繞線技術檔案，以該繞線工具達到該標準單元之該接腳連接區域之更平衡之測度，而減少在後續設計繞線失敗之可能性。
為求簡潔，關於積體電路設計、電子設計自動化設計流程以及其他方面功能之系統(以及該系統之個別運作組件)之傳統技術不在此詳述。本發明之物質實施例可以現存半導體製造技術以及電腦設計工具實現。例如，此處敘述知本發明實施例，可儲存於、編碼於或實行於任何合適之非暫時性電腦可讀取媒介，作為儲存在電腦之可執行指令或資料，當以電腦、處理器或使用標準記憶單元庫簡化電子電路而利用該電子電路之該完整佈局內之該標準單元分析之類的裝置執行。
上述至少敘述一實施例，最好有很多種變化存在。最好該實施例或此處敘述之實施例不以任何方式限制於申請專利範圍之範圍、適用性或組構。而該前述詳細敘述提供對本發明技術領域具通常知識者一個實行實施例之方便指引。須知在不違背本發明範圍之前提下，可以在功能或安排上作不同變化，包含已知以及專利申請時可預見的等效物。
100．．．電子裝置設計系統
102．．．使用者介面
104．．．設計工具
106．．．合成工具
108．．．放置工具
110．．．繞線工具
112．．．分析工具
114．．．顯示裝置
116．．．標準記憶單元庫
118．．．繞線技術檔案
120．．．計算裝置
200．．．標準單位
202、204、206．．．連接區域(接腳)
208、210．．．連接區域(電極)
300．．．金屬線
302、304、306、308、310、312、314、316、318、320、322、324、326、328．．．接腳連接位置
400．．．分析程序
402、404、406、502、504、506、508．．．工作
500．．．利用程序
600．．．圖示
700．．．表
702．．．第一行
704．．．第二行
連同以下圖示，其相似之數字對應相似之元件，參照詳細敘述與專利申請範圍，較可完整理解本發明。
第1圖為實施例中之電子裝置設計系統之方塊圖；
第2圖為實施例中適於第1圖之電子裝置設計系統之標準單元的接腳層之上視圖；
第3圖為依據一個實施例之繪示標準單元之接腳的可能連接位置之第2圖之該標準單元之接腳層的上視圖；
第4圖為實施例中適於第1圖中例示實施例之電子裝置之分析處理流程圖；
第5圖為實施例中適於第4圖中例示實施例之分析處理之利用處理流程圖；
第6圖為依據一個實施例的適合用於第4圖的分析處理的圖一圖的顯示裝置上所顯示的對應利用測度及第3圖的標準單元的圖示之示意圖；以及
第7圖為依據另一實施例的顯示於第1圖的顯示裝置上的第2圖的標準單元所對應的利用測度的圖示的示意圖。
100‧‧‧電子裝置設計系統
102‧‧‧使用者介面
104‧‧‧設計工具
106‧‧‧合成工具
108‧‧‧佈局工具
110‧‧‧定位工具
112‧‧‧分析工具
114‧‧‧顯示裝置
116‧‧‧標準記憶單元庫
118‧‧‧繞線技術檔案
120‧‧‧計算裝置

Claims (20)

  1. 一種分析用以產生佈局之記憶單元庫之單元之方法，包含：針對該佈局內該單元的各個實例，為該單元的接腳決定在該佈局中所利用之個別繞線連接位置，以產生複數個繞線連接位置；根據該複數個繞線連接位置及該接腳之複數個連接位置，決定該單元的該接腳之利用測度；以及顯示該利用測度於顯示裝置上。
  2. 如申請專利範圍第1項所述之方法，其中，顯示該利用測度包含：顯示該單元之圖示於該顯示裝置上，該單元之該圖示包含該接腳之接腳覆蓋區域之圖示；以及顯示覆於該接腳覆蓋區域之該利用測度。
  3. 如申請專利範圍第1項所述之方法，其中，顯示該利用測度包含以圖像指示該利用測度與該單元的該接腳間之關聯性。
  4. 如申請專利範圍第1項所述之方法，其中，顯示該利用測度包含顯示圖表，該圖表指示該利用測度與該單元的該接腳間之關聯性。
  5. 如申請專利範圍第1項所述之方法，其中，決定該利用測度包含：針對該佈局內該單元的各個實例，為該接腳辨識出該複數個連接位置中對應於該個別繞線連接位置之連 接位置；針對該複數個連接位置的各個連接位置，根據為該佈局內該單元的各個實例所辨識出的該連接位置，決定個別連接位置在該佈局內利用的次數；以及根據該接腳之該複數個連接位置的各個連接位置在該佈局內所利用之次數，決定該單元的該接腳之該利用測度。
  6. 如申請專利範圍第1項所述之方法，其中決定該利用測度包含決定該複數個連接位置中在該佈局內所利用的百分比。
  7. 如申請專利範圍第1項所述之方法，其中決定該利用測度包含，針對該複數個連接位置的各個位置，根據該複數個繞線連接位置中對應於個別連接位置之繞線連接位置的數目，決定該個別連接位置在該佈局內所利用之次數。
  8. 如申請專利範圍第7項所述之方法，另包含：在顯示裝置上顯示該單元之圖示，該圖示包含該接腳的接腳覆蓋區域的圖示；以及針對各個連接位置，顯示個別連接位置在該佈局內所利用的次數，該連接位置覆蓋該接腳覆蓋區域的圖示上對應於該個別連接位置之位置。
  9. 如申請專利範圍第7項所述之方法，其中決定該利用測度另包含，針對該複數個連接位置之各個連接位置，根據個別連接位置在該佈局內所利用的次數及該單元在 該佈局內的實例的數目，決定利用百分比。
  10. 如申請專利範圍第9項所述之方法，另包含：在顯示裝置上顯示該單元之圖示，該圖示包含該接腳的接腳覆蓋區域的圖示；以及針對各個連接位置，顯示覆蓋該接腳覆蓋區域的該圖示的位置的該利用百分比，該位置是對應於該個別連接位置。
  11. 一種分析用以得到佈局的記憶單元庫之單元的方法，包含：辨識該佈局內所放置的該單元之各個實例，以產生複數放置單元；針對該複數個放置單元的各個放置單元，辨識被該佈局利用以連接至該單元之第一端的繞線連接位置，以產生複數繞線連接位置；針對該單元的該第一端的複數個連接位置的各個連接位置，根據該複數個繞線連接位置中對應於個別連接位置的繞線連接位置的數目，決定該個別連接位置在該佈局內所利用之次數；根據各個個別連接位置在該佈局內所利用之次數，決定該單元之利用測度；以及顯示該利用測度於顯示裝置上。
  12. 如申請專利範圍第11項所述之方法，其中：決定該利用測度包含，針對各個連接位置，決定連接位置利用測度； 顯示該利用測度，包含：顯示該第一端之圖示；以及針對各個連接位置顯示該該連接位置利用測度之圖示，該各個連接位置覆蓋該第一端的圖示上對應於該個別連接位置之位置。
  13. 如申請專利範圍第11項所述之方法，其中：決定該利用測度包含，根據該複數個繞線連接位置之不同繞線連接位置的數目以及該第一端的連接位置之總數，決定該第一端之整體利用測度；以及顯示該利用測度包含以圖形指示該整體利用測度與該單元之該第一端之關聯性。
  14. 如申請專利範圍第11項所述之方法，其中：針對該複數個放置單元的各個放置單元辨識被該繞線連接位置包含，針對該複數個放置單元的各個放置單元，決定連接至該單元之該第一端之座標位置；以及決定各個個別連接位置在該佈局內所利用之次數包含決定該複數個放置單元的放置單元的數目，該放置單元具有該座標位置，該座標位置用來連接至該第一端，該座標位置對應於該個別連接位置的個別座標位置。
  15. 如申請專利範圍第11項所述之方法，另包含：針對該複數個放置單元之各個放置單元，辨識被該佈局利用以連接至該單元的第二端的第二繞線連接位置，以產生第二複數個繞線連接位置； 針對該單元之該第二端的複數個第二端連接位置的各個第二端連接位置，根據該第二複數個繞線連接位置中對應於個別第二端連接位置的繞線連接位置的數目，決定該個別第二端連接位置在該佈局內所利用的次數；根據各個個別第二端連接位置在該佈局內所利用的該次數，決定該單元之第二利用測度；以及在該顯示裝置上顯示該第二利用測度。
  16. 一種電腦可讀取媒介，具有儲存於其上之電腦可執行指令或資料，該電腦可執行指令或資料可被計算裝置執行，用以：獲得代表網路連線表之佈局，該佈局利用記憶單元庫以實現該網路連線表；辨識該記憶單元庫在該佈局內所放置之第一單元的各個實例；根據該第一單元在該佈局內用於該第一單元之該辨識的實例之接腳之繞線連接位置，決定該第一單元之利用測度；以及顯示該利用測度之圖示於顯示裝置上，該顯示裝置係通訊地耦接至該計算裝置。
  17. 如申請專利範圍第16項所述之電腦可讀取媒介，其中，儲存於其上的該電腦可執行指令或資料被該計算裝置執行，用以針對該佈局內該第一單元的各個辨識的實例，決定該佈局內利用以連接至該第一單元之該個別實 例的接腳的個別繞線連接位置，以產生該複數個繞線連接位置。
  18. 如申請專利範圍第17項所述之電腦可讀取媒介，其中，儲存於其上的該電腦可執行指令或資料被該計算裝置執行，用以根據該複數個繞線連接位置以及該接腳之複數個連接位置，決定該利用測度。
  19. 如申請專利範圍第18項所述之電腦可讀取媒介，其中，儲存於其上的該電腦可執行指令或資料被該計算裝置執行，用以：針對該佈局內該單元的各個實例，決定該接腳的該複數個連接位置中對應於該個別繞線連接位置的連接位置；針對該複數個連接位置之各個連接位置，根據為該佈局內該單元的各個實例所辨識的該連接位置，決定個別連接位置在該佈局內所利用之次數；以及根據該接腳的該複數個連接位置在該佈局內所利用的各個連接位置的該次數，決定該單元的該接腳之該利用測度。
  20. 如申請專利範圍第16項所述之電腦可讀取媒介，其中，儲存於其上之該電腦可執行指令或資料被該計算裝置執行，用以將該第一單元之圖示顯示於該顯示裝置上，該利用測度之該圖示係顯示覆蓋於該第一單元之圖示。
TW100136429A 2011-01-20 2011-10-07 用於分析記憶單元庫之單元的方法及電腦可讀取媒介 TWI454956B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/010,391 US8726217B2 (en) 2011-01-20 2011-01-20 Methods for analyzing cells of a cell library

Publications (2)

Publication Number Publication Date
TW201232317A TW201232317A (en) 2012-08-01
TWI454956B true TWI454956B (zh) 2014-10-01

Family

ID=46510984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136429A TWI454956B (zh) 2011-01-20 2011-10-07 用於分析記憶單元庫之單元的方法及電腦可讀取媒介

Country Status (6)

Country Link
US (1) US8726217B2 (zh)
KR (1) KR101380881B1 (zh)
CN (1) CN102609559B (zh)
DE (1) DE102012200822B4 (zh)
SG (1) SG182892A1 (zh)
TW (1) TWI454956B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064081B1 (en) * 2013-12-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Generating database for cells routable in pin layer
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9633163B1 (en) * 2015-01-05 2017-04-25 Cadence Design Systems, Inc. System and method for displaying routing options in an electronic design
US9846759B2 (en) 2015-07-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Global connection routing method and system for performing the same
US9461065B1 (en) * 2016-03-11 2016-10-04 Pdf Solutions, Inc. Standard cell library with DFM-optimized M0 cuts and V0 adjacencies
US10642949B2 (en) 2017-06-07 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Cell placement site optimization
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
US10503859B2 (en) * 2017-08-30 2019-12-10 Arm Limited Integrated circuit design and/or fabrication
US10741539B2 (en) * 2017-08-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Standard cells and variations thereof within a standard cell library
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
US10339252B2 (en) * 2017-08-31 2019-07-02 Oracle International Corporation Automated custom circuit layout enhancement
US10671793B1 (en) * 2018-07-31 2020-06-02 Cadence Design Systems, Inc. Editing of layout designs for fixing DRC violations
US11030372B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
US11010516B2 (en) * 2018-11-09 2021-05-18 Nvidia Corp. Deep learning based identification of difficult to test nodes
US20200201954A1 (en) * 2018-12-21 2020-06-25 Samsung Electronics Co., Ltd. Method of designing a layout for a semiconductor integrated circuit
JP2021015537A (ja) 2019-07-16 2021-02-12 キオクシア株式会社 半導体集積回路の設計方法、回路設計システム及び制御プログラム
US11270056B2 (en) * 2020-08-06 2022-03-08 Bqr Reliability Engineering Ltd. Method and apparatus for verifying electronic circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540273B (en) * 2002-09-20 2003-07-01 Inventec Corp Method for displaying connection trace status for applying on circuit layout
US7627838B2 (en) * 2006-04-25 2009-12-01 Cypress Semiconductor Corporation Automated integrated circuit development

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121336A (en) 1988-10-26 1992-06-09 The Boeing Company Method for determining air-bridge post placement
TW451457B (en) 2000-07-17 2001-08-21 Taiwan Semiconductor Mfg Method to optimize the placement design by adjusting the reference routing
US6532577B1 (en) 2001-06-27 2003-03-11 Lsi Logic Corporation Timing driven interconnect analysis
US7503021B2 (en) * 2002-12-17 2009-03-10 International Business Machines Corporation Integrated circuit diagnosing method, system, and program product
US7178123B2 (en) * 2004-10-27 2007-02-13 Springsoft, Inc. Schematic diagram generation and display system
JP2007026170A (ja) 2005-07-19 2007-02-01 Matsushita Electric Ind Co Ltd 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置
CN101567016A (zh) * 2008-04-22 2009-10-28 英业达股份有限公司 电路布局的绕线方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540273B (en) * 2002-09-20 2003-07-01 Inventec Corp Method for displaying connection trace status for applying on circuit layout
US7627838B2 (en) * 2006-04-25 2009-12-01 Cypress Semiconductor Corporation Automated integrated circuit development

Also Published As

Publication number Publication date
KR20120084654A (ko) 2012-07-30
CN102609559B (zh) 2015-06-03
DE102012200822B4 (de) 2019-03-07
SG182892A1 (en) 2012-08-30
US20120192135A1 (en) 2012-07-26
TW201232317A (en) 2012-08-01
US8726217B2 (en) 2014-05-13
CN102609559A (zh) 2012-07-25
KR101380881B1 (ko) 2014-04-17
DE102012200822A1 (de) 2012-07-26

Similar Documents

Publication Publication Date Title
TWI454956B (zh) 用於分析記憶單元庫之單元的方法及電腦可讀取媒介
US9430606B2 (en) Failure analysis and inline defect characterization
CN107066681B (zh) 集成电路和制造集成电路的计算机实现方法
US10146036B2 (en) Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects
US8418110B2 (en) Using port obscurity factors to improve routing
US9740815B2 (en) Electromigration-aware integrated circuit design methods and systems
US8826209B2 (en) Automated inline defect characterization
CN106997406A (zh) 布局修正方法及***
CN103150430A (zh) 一种测试芯片版图的生成方法
US8775979B2 (en) Failure analysis using design rules
CN107436965A (zh) 设计集成电路的计算机实现的方法
JP5223790B2 (ja) プリント回路板設計支援プログラム、プリント回路板設計支援方法、およびプリント回路板設計支援装置
US8418112B2 (en) Method of generating RC technology file
US10191112B2 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips
US20190384885A1 (en) Integrated circuit (ic) design systems and methods using single-pin imaginary devices
JP5373304B2 (ja) 半導体集積回路配置プログラム及び方法
US10163787B2 (en) Semiconductor structure
TW201030546A (en) System and method of connecting a macro cell to a system power supply
JP4789651B2 (ja) シミュレーション装置、シミュレーションプログラム及びシミュレーション方法
US8972910B1 (en) Routing method
JP6316311B2 (ja) パターンベースの電源グランド（ｐｇ）ルーティングおよびビア生成
JP2009302403A (ja) 半導体装置の不良解析方法及び半導体装置の不良解析システム
US20240105633A1 (en) Wafer-scale chip structure and method and system for designing the structure
JP5402430B2 (ja) 設計方法
JP2015169588A (ja) 故障解析プログラム、故障解析方法、および故障解析装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees