TWI452465B - Method of arranging and processing the electronic measuring device and its tandem parallel data - Google Patents
Method of arranging and processing the electronic measuring device and its tandem parallel data Download PDFInfo
- Publication number
- TWI452465B TWI452465B TW100103525A TW100103525A TWI452465B TW I452465 B TWI452465 B TW I452465B TW 100103525 A TW100103525 A TW 100103525A TW 100103525 A TW100103525 A TW 100103525A TW I452465 B TWI452465 B TW I452465B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- parallel
- sorting
- channel
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於一種電子量測裝置及其串列轉並列資料排序處理方法,尤指該電子量測裝置處理方法能針對個別開啟的偵測通道之取樣資料進行分析儲存處理,以達到有效應用記憶體空間及提昇資料分析效率之功效。
按,在電子產品日益數位化的今日,傳統的示波器已不足以量測動輒8到16偵測通道以上的信號,雖然線上模擬器(ICE)能解決很多數位化的問題,但真正時序問題仍無法由偏重軟體開發導向的線上模擬器來處理,且線上模擬器專用於特定微電腦系統,因此邏輯分析裝置乃成為數位工程師們必備的量測儀器之一,它能把所需要的數據以很有條理的格式(Format)表示出來,使用者能很方便的將數位電路的動作過程,顯示在邏輯分析裝置的螢幕上。傳統邏輯分析裝置在進行偵測作業時,會透過複數偵測通道,進行一對一地接收電子元件的各腳位訊號,此種行為通常稱為資料取樣,之後,複數偵測通道再將各腳位訊號所接收到的取樣資料,傳輸至記憶模組儲存,甚至是展現於顯示裝置上,供工程師瞭解電子元件各腳位的數位訊號狀態。如圖一所示,為一般傳統邏輯分析裝置之取樣資料儲存模式示意圖,由圖中可知,在傳統技術下,電子量測裝置之記憶體3所儲存的位元資料,是指偵測通道模組2內所有偵測通道21其串列排序位元資料傳輸至記憶體3內部空間進行儲存之位元資料,而電子量測裝置內部之偵測通道模組2內之部分偵測通道21雖沒有接收到外部裝置1所傳送之電子訊號,但其在儲存時,未接收到外部裝置1電子訊號之偵測通道21,亦會以空白資料之形式,傳輸資料至記憶體3進行儲存,使其每次皆是傳輸一整批偵測通道模組2的串列排序位元資料來填滿記憶體3空間,所以,在此種資料儲存方式下,若偵測通道21並非要全部開啟時,為了維持記憶體3相對位址儲存資料之判讀正確,因此,未接收到電子訊號之偵測通道21便會傳輸空白資料至記憶體3,使每一位址所儲存之資料皆為一整批偵測通道模組2所傳輸之串列排序位元資料,讓每一記憶體3位址儲存空間皆會填滿資料,以維資料之正確判讀,但此舉亦造成記憶體3儲存空間之浪費。
為此,便有許多業者,積極研發能節省記憶模組儲存空間的邏輯分析裝置,如圖二所示,其為另一習知邏輯分析裝置之取樣資料儲存模式示意圖,其有複數偵測通道41之偵測通道模組4,該偵測通道模組4具有16個偵測通道41,其可接收外部裝置1所傳輸之訊號,此種邏輯分析裝置的儲存方式,雖然可以將記憶體3空間進行較有效的應用,但因其記憶體3所儲存之位元資料,並無特別進行區分,只是將各通道所取得之單一位元資料存入記憶體3進行儲存,在持續地取樣下,僅是將所有接收到的位元資料一筆一筆串接式輸出至記憶體3儲存,並無特別偵測訊號來源進行資料儲存之區分,造成使用者欲判讀這些資料時,需要先行針對記憶體3內部所儲存的資料進行解讀,解讀各筆資料是屬於那組偵測通道41傳輸至記憶體3儲存,導致解讀複雜性增加,軟體需耗費極大電腦的演算效能,才能解讀資料。而當記憶體3內的所有儲存空間,皆寫滿資料時,後續的資料會覆蓋開始端的儲存空間,亦會造成資料解讀的開始位置資訊丟失,導致資料解讀錯誤。
因此,若能提供一種電子量測裝置及其串列轉並列資料排序處理方法,能解決目前邏輯分析裝置在儲存檢測數據資料時,所造成檢測數據資料不完整,而影響檢測功能的缺失之問題,方為一最佳解決方案。
本發明係關於一種電子量測裝置,包括一偵測通道模組,其包含有至少一偵測通道,該偵測通道係接收一外部裝置所輸出之一串列訊號;一控制單元,其包含一通道致能單元,該通道致能單元係輸出一通道致能訊號以控制該至少一致能偵測通道進行該串列排序位元資料之輸出;一取樣模組係接收該偵測通道所輸出之該串列排序位元資料,並依該通道致能訊號,來判別接收各該偵測通道所傳輸之串列排序位元資料,該取樣模組係包含至少一串列轉並列單元,及相對應之至少一先進先出暫存器,其中該串列轉並列單元係接收相對應之該偵測通道所輸出之串列排序位元資料,並將其轉換成一並列排序位元組資料,再輸出至相對應之各該先進先出暫存器,進行資料之暫存;一資料路徑選擇單元,當各該先進先出暫存器存有並列排序位元組資料時,該資料路徑選擇單元即會接收該先進先出暫存器所輸出之該並列排序位元組資料,並依該控制單元所輸出之一資料傳輸路徑控制訊號,依序輸出該並列排序位元組資料;及一記憶裝置,其包含有一記憶體控制器及一記憶體,其中該記憶體控制器係接收該資料路徑選擇單元所輸出之該並列排序位元組資料,該記憶體係接收該記憶體控制器所傳送之並列排序位元組資料,並將其依序傳送至該記憶體進行儲存,且該並列排序位元組資料所佔空間與該記憶體之儲存空間大小一致;因此,本發明可供使用者選擇性地致能各偵測通道,僅開啟需要取樣的偵測通道,並關閉不需要取樣的偵測通道,透過開啟之偵測通道來接收外部裝置之串列訊號,並透過控制單元所輸出之通道致能訊號,進行偵測通道串列排序位元資料之輸出,再將其傳輸至取樣模組使其轉換為並列排序位元組資料並進行暫存,最後透過資料路徑選擇單元將其儲存至記憶體,以達到節省記憶體空間之功效,而本發明創新的並列排序位元組資料結構處理方式,則可讓邏輯分析裝置內的資料,達到完整且便利地讀取及解讀之功效。
另外,該串列轉並列單元係包含有一控制器及一相對應之串列轉並列移位暫存器,該串列轉並列移位暫存器係與一相對應之偵測通道連接,且該控制器係接收通道致能單元所輸出之通道致能訊號,以控制該串列轉並列移位暫存器持續地接收該偵測通道所傳輸之串列排序位元資料,並將其轉換成一並列排序位元資料,而該串列轉並列移位暫存器預設有固定容量,因此當其容量存滿時,該並列排序位元資料即形成一並列排序位元組資料,而當該串列轉並列暫存器存滿時,亦會傳輸一訊號至該控制器,該控制器便會控制該串列轉並列移位暫存器,將該並列排序位元組資料儲存至相對應之該先進先出暫存器;因此,使用者能經由本發明控制單元之通道致能單元所傳輸之致能通道訊號,來控制該串列轉並列單元內部之控制器之作動,而該控制器亦控制該串列轉並列移位暫存器之作動,使其將電子量測裝置偵測通道所傳輸之串列排序位元資料,透過該串列轉並列移位暫存器轉換成一並列排序位元組資料,並傳輸至該先進先出暫存器,故藉由本發明此種創新資料儲存方式,係達成有效節省記憶體儲存空間之功效。
另外,該資料路徑選擇單元係傳送一並列排序位元組資料至該記憶體之儲存空間進行儲存,且各該並列排序位元組資料大小等同於該記憶體儲存空間之一位址資料儲存空間,該記憶體儲存空間具有一第一指標及一第二指標,其中該第一指標係指向該資料路徑選擇單元所輸出之第一筆並列排序位元組資料的儲存起始位址,該第二指標係指向該記憶體控制器所欲進行新一筆並列排序位元組資料儲存之位址,來藉此讓記憶體裝置能在進行第一次資料儲存後,每次接收資料組資料皆能以第二指標所指向之位址作為初始儲存位址,可提高資料儲存之效率,不需每次進行資料儲存時皆需判斷哪一位址係用來做為儲存資料之用,亦可避免現今儲存方式資料輸入端的偵測通道數量和記憶體寫入區段長度不一,導致資料被分割,並分別儲存在不同的記憶體區段,亦無相關功能用於作資料儲存之起始位址依據,導致資料解讀複雜性增加之問題點,藉由本發明可有效提升儲存速度及處理之效率。
另外,各該先進先出暫存器所對應各該串列轉並列單元儲存之並列排序位元組資料係依序儲存至該記憶體儲存空間,若是該記憶體儲存空間之該第二指標所指向之位址資料與第一位址所指向之資料重疊時,則該第一指標會依據通道致能訊號所開啟之致能通道數量而指向至下一存有相同通道之並列排序位元組資料之位址,因此每次解讀記憶體資料皆是由第一指標所指向之資料來開始判讀,以避免資料解讀錯誤之情事發生,故藉由本發明每筆資料均按照順序排列於記憶體中,並依第一指標所指向之位址資料開始讀取,解讀時不用耗費過多電腦演算效能,係達成快速解讀並正確呈現記憶體資料之功效。
而適用於本發明電子量測裝置之串列轉並列資料排序處理方法,其施行步驟說明如下:
1. 連接至一外部訊號端,該外部訊號端係透過一預設之偵測通道進行連接;而該外部訊號端訊號致能取樣該偵測通道之存取順序,係藉由一控制單元所發出之控制訊號進行控制;
2. 致能該電子量測裝置進行該外部訊號端訊號之取樣,且所取樣之資料為串列排序位元資料;
3. 將取樣後之串列排序位元資料轉換為並列排序位元組資料,並將該資料暫存;以及
4. 透過一資料傳送路徑選擇單元,以預設之路徑將其輸出至一記憶裝置儲存,其中,該資料傳送路徑選擇單元所輸出之資料係具有一預設之固定大小,其與該記憶裝置內部之各資料預設儲存空間大小一致,該記憶裝置係定義一第一指標及一第二指標,該第一指標所指向之位址係該記憶體儲存空間初始接收該資料組所傳送第一筆資料之儲存起始位址,該第二指標係該致能通道所傳輸之第一筆並列排序位元組資料後之下一儲存位址,且該第二指標所指向之位址係為新並列排序位元組資料傳輸的新儲存起始位址,因此,藉由本發明係達成每筆資料儲存時,皆具一儲存起始位址之依據,記憶體內部儲存資料皆能正確判讀之功效。
因此,藉由本發明之串列轉並列資料排序處理方法,除可供使用者選擇性地致能各偵測通道,僅開啟需要取樣的偵測通道,並關閉不需要取樣的偵測通道,且創新的並列排序位元組之資料結構,可達到節省記憶體空間之功效,並搭配記憶體指標之設定,則可讓電子量測裝置記憶體內的資料,達到完整且便利地讀取及解讀之功效。
有關於本發明之前述及其他技術內容、特點與功效,以下配合參考圖式之較佳實施例的詳細說明中,將可清楚的呈現。有關於本發明之前述及其他技術內容、特點與功效,配合以下參考圖式之實施例,做一詳細說明。
請參閱圖三,其為本發明一種電子量測裝置之主要代表方塊圖,由圖中可知,電子量測裝置5與一外部裝置1相連接,而此外部裝置1會傳輸一電子訊號至電子量測裝置5,讓使用者可透過電子量測裝置5來進行外部裝置1之電子訊號量測,並經由電子量測裝置5,透過預設之傳輸介面6而傳輸至電腦7,再經由與電腦7相連接之螢幕8進行資料之顯示;於本實施例中,電子量測裝置5可視為一邏輯分析儀,主要目的是用於偵測外部裝置1所傳輸之電子信號,對其進行訊號量測。
電子量測裝置5其包括有,偵測通道模組51、控制單元53、取樣模組52、資料路徑選擇單元54、記憶裝置55,其中各元件間之連結關係及其細部說明,將於以下實施例,做一更深入介紹。
一偵測通道模組51,為一具16個偵測通道之模組,其偵測通道數量可依使用者之需求,而選擇適用之量測裝置,本實施例以16個偵測通道來進行說明,其主要目的是為了便於搭配圖面來進行解釋,而每台電子量測裝置5之偵測通道操作原理皆與本實施例相同,不會因偵測通道數量之改變有所差異。
於本實施例中,使用者可依其訊號量測之需求來自行設定欲取樣之偵測通道,該偵測通道模組51是一個具16通道之偵測通道,於本實施例中,設定其相對應開啟之偵測通道為第一偵測通道511、第三偵測通道512、第十六偵測通道513,以此三個偵測通道來接收外部裝置1所傳輸之串列訊號,進行實施方式說明。
一控制單元53,其內部具有一通道致能單元531,且此通道致能單元531會傳輸一通道致能訊號,來用以致能偵測通道模組51中欲進行訊號偵測之通道。
一取樣模組52,其內部具相對應於各偵測通道之串列轉並列單元,本實施例中,此電子量測裝置5具16個偵測通道,因此,亦具有16個相對應偵測通道之串列轉並列單元,此串列轉並列單元是依照偵測通道數之數量而變化,且因本實施例中,電子量測裝置5相對應外部裝置1所開啟之偵測通道為第一偵測通道511、第三偵測通道512、第十六偵測通道513,而對應此第一偵測通道511、第三偵測通道512、第十六偵測通道513,所開啟之串列轉並列單元為第一串列轉並列單元521、第三串列轉並列單元522、第十六串列轉並列單元523,而此3個串列轉並列單元521、522、523,可用於接收相對應各偵測通道511、512、513所輸出之串列排序位元資料,再將此些串列排序位元資料傳輸至取樣模組52,並透過取樣模組52來進行資料之轉換及暫存。
另外,該電子量測裝置5是由該控制單元53之通道致能單元531所發出之通道致能訊號,來判別接收哪一個偵測通道所傳輸之串列排序位元資料,並將其判別接收之串列排序位元資料轉換成一並列排序位元組資料,最後再將轉換後之並列排序位元組資料,依序存入與每一串列轉並列單元相對應之先進先出暫存器中,進行資料之暫存。
於本實施例中,並列排序位元組資料係指取樣模組52會依據各偵測通道所輸入之位元資料,依來源通道之不同而分別進行位元資料之暫存,並當各通道之暫存位元資料達到一預設容量時,例如當累積到16筆同一通道之位元資料時,則將此16筆位元資料以一位元組方式輸出,非為傳統式不區分訊號來源直接將所有接收到的位元資料一筆一筆串接式輸出,本發明是將致能偵測通道511、512、513之整筆資料,經取樣模組52透過串列轉並列資料排序後,依序存入記憶體552相對應位址空間,藉此,讓電子量測裝置5僅存取使用者致能偵測通道所量測之資料,有效且充份利用記憶體552空間,且透過此種儲存方式,將可大幅減少記憶體552儲存空間之浪費。
一資料路徑選擇單元54,接收取樣模組52所輸出之並列排序位元組資料,當各先進先出暫存器524、525、526存入並列排序位元組資料後,控制單元53內之通道致能單元531會輸出一資料傳輸路徑控制訊號,控制資料路徑選擇單元54會將各先進先出暫存器524、525、526已存有之並列排序位元組資料,依序輸出此些並列排序位元組資料。
一記憶裝置55,其內部包含有一記憶體控制器551及一記憶體552,其中記憶體控制器551可用來接收資料路徑選擇單元54所輸出之並列排序位元組資料,再藉由記憶體控制器551將所接收之並列排序位元組資料依序儲存至記憶體552。
於本實施例中,以第一偵測通道511、第一串列轉並列單元521及第一先進先出暫存器524來進行說明,其他各偵測通道512、513及其相對應之元件連接關係522、525、523、526,則同第一偵測通道511實施例之說明,在此不加以贅述,第一偵測通道511在接收外部裝置1所傳輸之串列訊號後,第一偵測通道511會開始進行訊號偵測,並透過通道致能單元531所發送之通道致能訊號,來致能第一偵測通道511,使第一偵測通道511進行串列排序位元資料輸出,並將其傳送至相對應之第一串列轉並列單元521,而該第一串列轉並列單元521可將串列排序位元資料轉換成一並列排序位元組資料,並將其轉換後之並列排序位元組資料傳輸至與第一串列轉並列單元521相對應之第一先進先出暫存器524中,進行資料暫存。
而隨著第一先進先出暫存器524存入並列排序位元組資料,資料路徑選擇單元54會依據通道致能單元531所輸出之資料傳輸路徑控制訊號,當資料路徑選擇單元54發現第一先進先出暫存器524內存有並列排序位元組資料時,便會將並列排序位元組資料傳輸至記憶體控制器551,而最後記憶體控制器551再將所接收之並列排序位元組資料傳送至記憶體552進行儲存,且並列排序位元組資料所佔空間與記憶體552之儲存空間大小一致,避免產生資料解讀錯誤之情事發生,以確保資料解讀之正確性。
請參閱圖四,其為本電子量測裝置之施行步驟動作流程圖,其對應之電子量測裝置架構圖請一併參照圖三所示,本實施例是以第一偵測通道511、第一串列轉並列單元521及第一先進先出暫存器524來進行說明,首先,透過第一偵測通道511將所致能之通道資料傳輸至第一串列轉並列單元521進行資料之轉換,再將轉換後之資料傳輸至第一先進先出暫存器524進行儲存,最後,再透過資料路徑選擇單元54傳輸至記憶裝置55進行暫存,其他各偵測通道之操作方式,亦同於本實施例第一偵測通道511之操作方式,在此,則不多加贅述。
首先,將此電子量測裝置5與一外部裝置1進行連接,藉以量測外部裝置1所傳輸之訊號(501),並透過電子量測裝置5之偵測通道模組51來對外部裝置1進行訊號取樣,此時偵測通道模組51會根據外部裝置1所傳輸之電子訊號數,而具有相對應之偵測通道511、512、513來接收外部裝置1所傳輸電子訊號,外部裝置1之電子訊號與偵測通道是採一對一的對應連接方式,藉此才能準確的量測外部裝置1所傳送之電子訊號,且此時第一偵測通道511所接收之量測訊號為一串列排序位元資料(502)。
在偵測通道模組51接收到串列訊號後,此時控制單元53會透過其內部之通道致能單元531傳輸一控制參數至偵測通道模組51,該偵測通道模組51便會藉由使用者所致能之偵測通道來進行偵測訊號之輸出,使用者可透過通道致能單元531傳輸一通道致能參數,並藉由此通道致能參數,來致能各偵測通道進行資料取樣,且通道致能單元531所傳輸之通道致能參數,其控制方式可透過軟體程式或硬體介面的操作方式來達成,在此,仍是以第一偵測通道511之傳輸訊號來進行後續說明,其他於本實施例中亦被致能之偵測通道512、513,其操作方式相同,在此則不多加以描述。
於步驟503中,取樣模組52之第一串列轉並列單元521在接收到第一偵測通道511所傳輸之串列排序位元資料後,會將所接收之串列排序位元資料進行轉換,使其由串列排序位元資料轉換成一並列排序位元資料,請一併參照圖五所示之第一串列轉並列單元細部架構圖,該第一串列轉並列單元521,包括有第一控制器5211及第一串列轉並列移位暫存器5212,第一控制器5211是用來接收通道致能單元531所傳輸之通道致能參數,使第一控制器5211控制第一串列轉並列移位暫存器5212持續地接收第一偵測通道511所傳輸之串列排序位元資料,此第一串列轉並列移位暫存器5212其內部預設有一固定容量,於本實施例中其預設暫存容量可存16筆位元資料,當其暫存資料存滿時,則形成一並列排序位元組資料,此時,第一串列轉並列移位暫存器5212會傳輸一訊號至該第一控制器5211,該第一控制器5211便會依照此訊號控制第一串列轉並列移位暫存器5212,將並列排序位元組資料傳輸至第一先進先出暫存器524,進行資料之暫存。
當第一先進先出暫存器524內存有並列排序位元組資料,其並列排序位元組資料內部之資料內容,是第一偵測通道511所傳輸之串列排序位元資料經由第一串列轉並列單元521轉換,再將轉換之資料傳輸至第一先進先出暫存器524儲存而成,因此,第一先進先出暫存器524內部所儲存之資料,為對應第一偵測通道511所傳輸之一整筆串列排序位元資料轉換而成,此時,存入並列排序位元組資料的第一先進先出暫存器524,便會透過資料路徑選擇單元54將其各先進先出暫存器內部存有並列排序位元組資料依序傳輸至記憶裝置55進行儲存。
於本實施例中,偵測通道模組51內之第一偵測通道511、第三偵測通道512、第十六偵測通道513,所傳輸訊號變化率皆為相同,因此,其第一偵測通道511、第三偵測通道512、第十六偵測通道513透過相對應之第一先進先出暫存器524、第三先進先出暫存器525、第十六先進先出暫存器526,而傳輸至資料路徑選擇單元54之並列排序位元組資料,其產生的並列排序位元組資料速率是一致的,即在第一先進先出暫存器524內部存有一並列排序位元組資料時,第三先進先出暫存器525及第十六先進先出暫存器526亦會同時形成一並列排序位元組資料,而資料路徑選擇單元54會依序將第一先進先出暫存器524、第三先進先出暫存器525、第十六先進先出暫存器526之並列排序位元組資料傳輸至記憶體55進行儲存,因此當各該先進先出暫存器524、525、526存有並列排序位元組資料時,則會透過資料路徑選擇單元54依序傳輸至記憶裝置55內(504)。
為較於理解取樣資料串列轉並列排序之方式,可進一步搭配參照圖六之串列轉並列排序示意圖,由圖六所示可明確看出,當偵測通道模組51由外部裝置1所測得之取樣資料(於圖中標示為ch1),係一單純以位元資料方式一個一個似串接方式傳輸至電子量測裝置,當取樣模組52接收到取樣資料時,會先將各個取樣資料於各個串列轉並列移位暫存器中進行並列堆疊暫存,以本實施例而言,當取樣資料(ch1)並列堆疊存放達16個時,則一次將整體16個並列排序位元資料輸出,由於是整體輸出,因此可將其視為一單一並列排序位元組資料(CH1),此位元組資料(CH1)存有16筆並列排序位元(ch1)資料,藉由圖6之示意,應可較明確得知本發明之串列轉並列之排序轉換方式,且每個記憶體儲存空間所存放之取樣資料,就含有16筆單一通道取樣而得之位元資料,除提高儲存空間使用率外,亦增加使用者欲進行資料分析時之便利性。
針對本實施例之記憶裝置55進一步進行仔細描述,其具有一記憶體控制器551及一記憶體552,其中記憶體控制器551是用來接收第一先進先出暫存器524所傳輸之並列排序位元組資料,而記憶體控制器551在接收第一先進先出暫存器524所傳輸之並列排序位元組資料後,會將其內部之並列排序位元組資料傳輸至記憶體552進行儲存,且記憶體552內部具有複數儲存空間,其預設之記憶體552儲存空間與各並列排序位元組資料大小相等,使各儲存空間可分別儲存一並列排序位元組資料,意即,記憶體552內部之任一個預設儲存空間皆存放有同一偵測通道所測得之16筆位元資料。
於本實施例中,於記憶體552可分別設定一第一指標A及一第二指標B,以做為各並列排序位元組資料之儲存指向之用,第一指標A係指向資料路徑選擇單元54所輸出之第一筆並列排序位元組資料的儲存起始位址,而第二指標B係指向該記憶體控制器551所欲進行新一筆並列排序位元組資料儲存之位址,其儲存方式可參照圖七所示,此圖為本發明一種電子量測裝置及其串列轉並列資料排序處理方法之實施例圖,於圖七中可得知,當記憶體552尚未存有任何資料時,其第一指標A及第二指標B係指向同一位址,而當第一筆資料開始輸入進行儲存時,則第一指標A仍是指向於原位址,但第二指標B就移動至下一欲進行資料儲存之位址,因此第二指標B之設定可讓電子量測儀器在進行資料儲存時,不需再去尋找可供儲存之位址空間,增加資料儲存之效率。而當各並列排序位元組資料不斷存入,第二指標B則會依序往下一可儲存之位址移動,並當記憶體552之儲存空間已滿,第二指標B須回到初始儲存位址進行下一筆並列排序位元組資料儲存指向時,其第二指標B會和第一指標A重疊,此時,第一指標A會依據通道致能訊號所開啟之致能通道數量而指向至下一存有相同通道之並列排序位元組資料之位址,例如本實施例所致能之通道數量為三,則第一指標A則進行三個儲存空間之位移,當新資料不斷存入,新起始位址所存取之資料即將被覆蓋前,亦按照此原理進行作動,在此,則不加以贅述,因此,藉此位移方式,可讓使用者輕易地從第一指標A及第二指標B所指向之位址來進行資料之解讀,例如第一指標A皆固定指向於第一致能通道所測得之資料,且單一儲存位址就存有16筆同一通道所測得之位元資料,如圖六所示之例子,記憶體552所存為第一偵測通道511之並列排序位元組資料,表示於該位址所存有之並列排序位元組資料係包含有16筆第一偵測通道511所測得之取樣位元資料,因此不僅讓使用者在進行資料解讀時可以很快的找出欲分析之通道資料,不需再另行分類,避免資料解讀錯誤情事之發生,也可提高記憶體552之使用效率。故經由被使用者致能之偵測通道取樣資料,均能夠按照順序排列於該記憶裝置55之記憶體552中,因此解讀時不用耗費過多電腦演算效能,便能更快速有效解讀並呈現記憶體522中的資料。
故藉由本發明之應用,所提供之一種電子量測裝置及其串列轉並列資料排序處理方法,與其他習用技術相互比較時,更具備下列優點:
1. 本發明可將每個偵測通道取樣資料之串列型態,利用取樣模組內之各串列轉並列移位暫存器,將串列排序位元資料轉換為並列排序位元組資料,因此,使用者便可選擇性地致能所欲檢測的偵測通道,令使用者能自訂各偵測通道的開啟或關閉,並可只儲存使用者致能通道的資料,節省使用者未致能通道資料所佔用記憶體儲存空間,而改善記憶體儲存空間的浪費問題。
2. 本發明邏輯分析裝置各偵測通道所取樣得到的串列排序位元資料,藉由記憶體儲存空間指標之設立,可讓使用者能更有效率地取得欲進行分析之資料,不需再將所有資料取出後再分類及合併整理,實大幅提升使用上之效益。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1...外部裝置
2...偵測通道模組
21...偵測通道
3...記憶體
4...偵測通道模組
41...偵測通道
5...電子量測裝置
51...偵測通道模組
511...第一偵測通道
512...第三偵測通道
513...第十六偵測通道
52...取樣模組
521...第一串列轉並列單元
5211...第一控制器
5212...第一串列轉並列移位暫存器
522...第三串列轉並列單元
523...第十六串列轉並列單元
524...第一先進先出暫存器
525...第三先進先出暫存器
526...第十六先進先出暫存器
53...控制單元
531...通道致能單元
54...資料路徑選擇單元
55...記憶裝置
551...記憶體控制器
552...記憶體
6...傳輸介面
7...電腦
8...螢幕
圖一為習知邏輯分析裝置之取樣資料儲存模式示意圖;
圖二為另一習知的邏輯分析裝置之取樣資料儲存模式示意圖;
圖三為本發明一種電子量測裝置及其串列轉並列資料排序處理方法之整體架構圖;
圖四為本發明一種電子量測裝置及其串列轉並列資料排序處理方法之處理流程圖;
圖五為本發明一種電子量測裝置及其串列轉並列資料排序處理方法之部份細部架構圖;
圖六為本發明一種電子量測裝置及其串列轉並列資料排序處理方法之串列轉並列示意圖;以及
圖七為本發明一種電子量測裝置及其串列轉並列資料排序處理方法之實施例圖。
1...外部裝置
5...電子量測裝置
51...偵測通道模組
511...第一偵測通道
512...第三偵測通道
513...第十六偵測通道
52...取樣模組
521...第一串列轉並列單元
522...第三串列轉並列單元
523...第十六串列轉並列單元
524...第一先進先出暫存器
525...第三先進先出暫存器
526...第十六先進先出暫存器
53...控制單元
531...通道致能單元
54...資料路徑選擇單元
55...記憶裝置
551...記憶體控制器
552...記憶體
6...傳輸介面
7...電腦
8...螢幕
Claims (10)
- 一種電子量測裝置,其包括:一偵測通道模組,係包含有至少一偵測通道,該偵測通道係接收一外部訊號端所輸出之一串列排序位元資料;一取樣模組,係與該偵測通道模組相連接,該取樣模組係接收該偵測通道模組所輸出之該串列排序位元資料,該取樣模組係包含至少一串列轉並列單元,及至少一與該串列轉並列單元相對應之先進先出暫存器,其中該串列轉並列單元,係接收相對應之偵測通道所輸出之串列排序位元資料,並將其轉換成一並列排序位元組資料,再輸出至相對應之先進先出暫存器,進行資料之暫存,並將其輸出;一控制單元,係與該取樣模組相連接,該控制單元係包含有一通道致能單元,該通道致能單元係與該取樣模組之各串列轉並列單元相連接,而該通道致能單元係輸出一通道致能訊號,以致能該至少一偵測通道進行該串列排序位元資料之輸出,使該取樣模組能夠依該通道致能訊號,來判別接收該偵測通道模組所傳輸之串列排序位元資料;一資料路徑選擇單元,係與該取樣模組之各先進先出暫存器及該控制單元相連接,該資料路徑選擇單元係接收該取樣模組所輸出之並列排序位元組資料,並依據該控制單元所輸出之一資料傳輸路徑控制訊號,依序輸出各先進先出暫存器所傳輸之並列排序位元組資料;以及一記憶裝置,係與該控制單元及該資料路徑選擇單元相連接,該記憶裝置係包含有一記憶體控制器及一記憶體,其中該記憶體控制器係控制該資料路徑選擇單元所輸出之並列排序位元組資料,依序傳送至該 記憶體之儲存空間內進行儲存,且該記憶體具有複數儲存位址,其每一儲存位址與該並列排序位元組資料所佔記憶容量大小一致,使各儲存位址可分別儲存該資料路徑選擇單位所輸出之並列排序位元組資料;其中該記憶體之儲存空間係具有一第一指標及一第二指標,該第一指標係指向該資料路徑選擇單元所輸出之第一筆並列排序位元組資料的儲存起始位址,該第二指標係指向該記憶體控制器所欲進行新一筆並列排序位元組資料儲存之位址。
- 如申請專利範圍第1項所述電子量測裝置,其中該取樣模組之串列轉並列單元係包含有一控制器及一串列轉並列移位暫存器,該串列轉並列移位暫存器係連接至一相對應之偵測通道,且該控制器係接收通道致能單元所輸出之該通道致能訊號,以控制該串列轉並列移位暫存器持續地接收該偵測通道所傳輸該串列排序位元資料,並將其轉換成一並列排序位元資料。
- 如申請專利範圍第2項所述電子量測裝置,其中該串列轉並列移位暫存器係設有固定容量,當其容量存滿時,該並列排序位元資料即形成一並列排序位元組資料,而當該串列轉並列暫存器存滿時,係會傳輸一訊號至該串列轉並列單元之控制器,該控制器便會控制該串列轉並列移位暫存器將該並列排序位元組資料,儲存至相對應之該先進先出暫存器。
- 如申請專利範圍第1項所述電子量測裝置,其中各該先進先出暫存器所儲存之各該並列排序位元組資料係依序儲存至該記憶體,隨著各該並列排序位元組資料不斷存入,當該第二指標所指向之並列排序位元 組資料之位址與第一指標所指向之並列排序位元組資料之位址重疊時,則該第一指標會依據通道致能訊號所開啟之致能通道數量而指向至下一存有相同通道之並列排序位元組資料之位址。
- 如申請專利範圍第1項所述電子量測裝置,其中各該先進先出暫存器所儲存之各該並列排序位元組資料係依序儲存至該記憶體,隨著各該並列排序位元組資料不斷存入,當該第二指標位移至與第一指標重疊時,則該第一指標會位移至另一預設位址,其中,該第一指標位移之數量係依據已致能之通道數量而得。
- 一種電子量測裝置之串列轉並列資料排序處理方法,其施行步驟為:(1)連接至一外部訊號端;(2)致能欲進行訊號取樣之偵測通道,並將取樣資料定義為一串列排序位元資料;(3)將取樣資料轉換為並列排序位元組資料;以及(4)儲存該並列排序位元組資料至一相對應之預設儲存空間,其中該預設儲存空間係具有一先進先出暫存器、一資料路徑選擇單元及一記憶裝置,其中該記憶裝置係具有一記憶體控制器及一記憶體,該記憶體控制器係控制並列排序位元組資料依序傳輸至記憶體進行儲存,該記憶體具有複數儲存位址,其每一儲存位址與該並列排序位元組資料所佔記憶容量大小一致,使各儲存位址可分別儲存並列排序位元組資料,該記憶體儲存位址更包括一第一指標及一第二指標,該第一指標係指向第一筆並列排序位元組資料的儲存起始位址,該第二指標係指向該記憶體控制器所欲進行新 一筆並列排序位元組資料儲存之位址;而其中步驟(4)中所提之儲存至一對應之預設儲存空間,係將並列排序位元組資料傳輸至該先進先出暫存器,透過該資料路徑選擇單元讀取至少一先進先出暫存器,再依序將所讀取之並列排序位元組資料傳輸至該記憶裝置進行儲存,且該先進先出暫存器為電性連接於被開啟之偵側通道相對應之串列轉並列單元。
- 如申請專利範圍第6項所述電子量測裝置之串列轉並列資料排序處理方法,其中該外部訊號端訊號致能取樣偵測通道之存取順序,係藉由一控制單元所發出之控制訊號進行控制。
- 如申請專利範圍第6項所述電子量測裝置之串列轉並列資料排序處理方法,其中該電子量測裝置係包括有一控制器及一串列轉並列移位暫存器,而於步驟(3)中所述之取樣資料轉換,該串列轉並列移位暫存器係接收取樣資料並產生並列排序位元組資料,而控制器係將串列轉並列移位暫存器內所形成的並列排序位元組資料進行輸出。
- 如申請專利範圍第6項所述電子量測裝置之串列轉並列資料排序處理方法,其中步驟(3)中所述之並列排序位元組資料,係由相同致能偵測通道所取樣之資料儲存而成。
- 如申請專利範圍第6項所述電子量測裝置之串列轉並列資料排序處理方法,其中該記憶體儲存位址之該第一指標及該第二指標重疊時,則該第一指標會依據通道致能訊號所開啟之致能偵測通道數量而指向至下一存有相同通道之並列排序位元組資料之位址。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100103525A TWI452465B (zh) | 2010-08-19 | 2011-01-31 | Method of arranging and processing the electronic measuring device and its tandem parallel data |
CN201110204630.7A CN102621364B (zh) | 2011-01-31 | 2011-07-21 | 电子量测装置及其串列转并列数据排序处理方法 |
US13/348,837 US8806095B2 (en) | 2011-01-31 | 2012-01-12 | Electronic measuring device and method of converting serial data to parallel data for storage using the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99127721 | 2010-08-19 | ||
TW100103525A TWI452465B (zh) | 2010-08-19 | 2011-01-31 | Method of arranging and processing the electronic measuring device and its tandem parallel data |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201209582A TW201209582A (en) | 2012-03-01 |
TWI452465B true TWI452465B (zh) | 2014-09-11 |
Family
ID=46561398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100103525A TWI452465B (zh) | 2010-08-19 | 2011-01-31 | Method of arranging and processing the electronic measuring device and its tandem parallel data |
Country Status (3)
Country | Link |
---|---|
US (1) | US8806095B2 (zh) |
CN (1) | CN102621364B (zh) |
TW (1) | TWI452465B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI453443B (zh) * | 2012-12-28 | 2014-09-21 | Zeroplus Technology Co Ltd | Data analysis method |
TWI453444B (zh) * | 2013-01-04 | 2014-09-21 | Zeroplus Technology Co Ltd | Displays the method of the detection process |
CN108134880B (zh) * | 2017-12-19 | 2019-09-24 | 中国电子科技集团公司第三十研究所 | 一种用户环路信令的快速检测方法 |
CN108107250B (zh) * | 2018-01-05 | 2020-10-09 | 深圳市道通科技股份有限公司 | 一种示波器数据处理方法、装置及示波器 |
KR102467357B1 (ko) * | 2018-01-31 | 2022-11-14 | 삼성전자주식회사 | 메모리 시스템 및 이의 에러 분석 방법 |
US10366742B1 (en) * | 2018-02-07 | 2019-07-30 | Micron Technology, Inc. | Memory device parallelizer |
CN108333969A (zh) * | 2018-02-12 | 2018-07-27 | 凯立自动化有限公司 | 串列式信号传输控制模块 |
CN110275851B (zh) * | 2019-07-19 | 2020-02-07 | 广州波视信息科技股份有限公司 | 一种数据串并转换装置、延时器及数据处理方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761465A (en) * | 1996-03-29 | 1998-06-02 | Cirrus Logic, Inc. | System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format |
US7191262B2 (en) * | 2002-10-14 | 2007-03-13 | Elan Digital Systems Limited | High-throughput UART interfaces |
US20090307437A1 (en) * | 2003-03-13 | 2009-12-10 | Marvell World Trade Ltd. | Multiport Memory Architecture, Devices and Systems Including the Same, and Methods of Using the Same |
TW201019111A (en) * | 2008-09-03 | 2010-05-16 | Marvell World Trade Ltd | Multi-plane data order |
TW201023033A (en) * | 2008-10-18 | 2010-06-16 | Micron Technology Inc | System and method of indirect register access |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142628A (en) * | 1986-12-26 | 1992-08-25 | Hitachi, Ltd. | Microcomputer system for communication |
US4780814A (en) * | 1987-02-09 | 1988-10-25 | Intel Corporation | Global serial channel for microcontroller |
US5535328A (en) * | 1989-04-13 | 1996-07-09 | Sandisk Corporation | Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells |
US5809341A (en) * | 1996-03-29 | 1998-09-15 | Nimishakvi; Hanumanthrao V. | Circuit for transmitting received character when detection signal is not activated and transmitting substitute character when the detection signal is activated |
CN1228922C (zh) * | 2002-01-15 | 2005-11-23 | 瑞昱半导体股份有限公司 | 用于区块编码传输的接收器及其接收方法 |
CN100353351C (zh) * | 2002-04-17 | 2007-12-05 | 威盛电子股份有限公司 | 可减少串列式ata分离式实体层脚位数的讯号编码方法 |
CN1208734C (zh) * | 2002-04-17 | 2005-06-29 | 威盛电子股份有限公司 | 可减少串列式ata分离式实体层介面讯号数的电路 |
CN1203417C (zh) * | 2003-03-26 | 2005-05-25 | 威盛电子股份有限公司 | 分离式串行ata实体层的电路构造 |
US7272677B1 (en) * | 2003-08-08 | 2007-09-18 | Altera Corporation | Multi-channel synchronization for programmable logic device serial interface |
US20060149870A1 (en) * | 2004-12-30 | 2006-07-06 | Randall Sears | Parallel to USB bridge controller |
TWM331698U (en) * | 2007-10-25 | 2008-05-01 | Universal Scient Ind Co Ltd | Signal converter for expansion of FIFO capacity and debugging |
-
2011
- 2011-01-31 TW TW100103525A patent/TWI452465B/zh not_active IP Right Cessation
- 2011-07-21 CN CN201110204630.7A patent/CN102621364B/zh not_active Expired - Fee Related
-
2012
- 2012-01-12 US US13/348,837 patent/US8806095B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761465A (en) * | 1996-03-29 | 1998-06-02 | Cirrus Logic, Inc. | System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format |
US7191262B2 (en) * | 2002-10-14 | 2007-03-13 | Elan Digital Systems Limited | High-throughput UART interfaces |
US20090307437A1 (en) * | 2003-03-13 | 2009-12-10 | Marvell World Trade Ltd. | Multiport Memory Architecture, Devices and Systems Including the Same, and Methods of Using the Same |
TW201019111A (en) * | 2008-09-03 | 2010-05-16 | Marvell World Trade Ltd | Multi-plane data order |
TW201023033A (en) * | 2008-10-18 | 2010-06-16 | Micron Technology Inc | System and method of indirect register access |
Also Published As
Publication number | Publication date |
---|---|
US20120198109A1 (en) | 2012-08-02 |
US8806095B2 (en) | 2014-08-12 |
CN102621364B (zh) | 2014-12-31 |
CN102621364A (zh) | 2012-08-01 |
TW201209582A (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI452465B (zh) | Method of arranging and processing the electronic measuring device and its tandem parallel data | |
CN106226573B (zh) | 一种用于数字荧光示波器的数字信号处理方法 | |
CN110109853B (zh) | 数据采集和处理装置及方法 | |
EP1156338B1 (en) | Streaming distributed test and measurement instrument | |
CN103034585B (zh) | 数字存储示波器的采集内存分配 | |
US20080016408A1 (en) | System and Method for Streaming High Frequency Trace Data Off-Chip | |
CN104469354B (zh) | 一种检测mipi视频信号质量的装置 | |
CN103049361A (zh) | 具有嵌入式逻辑分析功能的fpga及逻辑分析*** | |
CN104077492A (zh) | 一种基于fpga的采样数据内插方法 | |
CN109100556A (zh) | 一种基于pci接口的多通道通用示波卡 | |
CN104101750A (zh) | 防止***间干扰的装置和方法 | |
CN210924247U (zh) | 一种用于多路光电传感器采集的实时处理器 | |
CN205375086U (zh) | 一种多路温度检测*** | |
CN101651839A (zh) | 时间戳添加设备、时间戳添加方法以及时间戳添加程序 | |
CN200972500Y (zh) | 一体化自动集成测试仪 | |
CN201804035U (zh) | 动态监测存储型示波器 | |
CN112067870B (zh) | 一种基于fpga的示波器参数自动测量装置及方法 | |
KR20060044386A (ko) | 측정기 | |
Jie et al. | Design of multi-channel data acquisition system based on FPGA | |
CN1971651A (zh) | 一体化自动集成测试*** | |
CN114371392A (zh) | 触控数据检测装置、触控芯片及电子设备 | |
JP7316818B2 (ja) | 波形データ取得モジュールおよび試験装置 | |
CN107491009A (zh) | 一种轴角传感器信号同步采集方法 | |
CN209560527U (zh) | 一种通用型数据采集与信号处理*** | |
CN202453885U (zh) | 四通道同步数据采集卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |