TWI451501B - 金屬氧化物半導體電晶體的製造方法 - Google Patents
金屬氧化物半導體電晶體的製造方法 Download PDFInfo
- Publication number
- TWI451501B TWI451501B TW101103544A TW101103544A TWI451501B TW I451501 B TWI451501 B TW I451501B TW 101103544 A TW101103544 A TW 101103544A TW 101103544 A TW101103544 A TW 101103544A TW I451501 B TWI451501 B TW I451501B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal oxide
- oxide semiconductor
- semiconductor layer
- layer
- forming
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本發明是有關於一種金屬氧化物半導體電晶體的製造方法。
金屬氧化物半導體電晶體(Metal Oxide Semiconductor Transistor)是利用金屬氧化物為半導體層的電晶體。相較於非晶矽薄膜電晶體,金屬氧化物半導體電晶體具有較高的載子遷移率(Mobility),因此金屬氧化物半導體電晶體擁有較佳的電性表現。此外,金屬氧化物半導體電晶體的製造方法也比低溫多晶矽薄膜電晶體簡單,所以金屬氧化物半導體電晶體亦具有較高的生產效能。
在製造金屬氧化物半導體的方法中,未經退火(Unannealed)的金屬氧化物層所製作的電晶體的電性表現並不穩定。第1圖繪示在汲極電壓為20V的條件下,連續測量六次上述電晶體之閘極電壓與汲極電流之關係曲線圖。如第1圖所示,每次量測的閘極電壓與汲極電流之關係曲線都不相同,且明顯有臨界電壓偏移的現象。臨界電壓的差異高達9.36V。為改善上述問題,業界利用溫度高達350℃以上的退火製程來改善電晶體的穩定性。但是,在高溫下進行退火製程,容易造成熱應力效應,導致金屬氧化物半導體電晶體變形。
因此,目前極需要一種改良的製造方法,期能降低退火製程的溫度,並且能使金屬氧化物半導體電晶體具有穩
定的電性性能。
因此,本發明提供一種金屬氧化物半導體電晶體的製造方法,俾能在低於350℃的溫度下製造出電性穩定的金屬氧化物半導體電晶體。。
依據本發明一實施方式,上述金屬氧化物半導體電晶體的製造方法包括下列步驟。形成一閘極於一基板上。形成一閘極絕緣層覆蓋閘極。形成一圖案化金屬氧化物半導體層於閘極絕緣層上,此圖案化金屬氧化物半導體層具有一通道區。形成一源極及一汲極於圖案化金屬氧化物半導體層上,源極與汲極間之一間隙露出該通道區。形成一遷移率增強層於通道區上,使遷移率增強層與金屬氧化物半導體層中的氧產生氧化反應,遷移率增強層不接觸源極及汲極。在溫度為約200℃至約350℃的環境中,對金屬氧化物半導體層及遷移率增強層進行一退火製程。
依據本發明另一實施方式,金屬氧化物半導體電晶體的製造方法包括下列步驟。形成一閘極於一基板上。形成一閘極絕緣層覆蓋閘極。形成一圖案化金屬氧化物半導體層於閘極絕緣層上,此圖案化金屬氧化物半導體層具有一通道區。形成一源極及一汲極於圖案化金屬氧化物半導體層上,源極與汲極間之一間隙露出通道區。以一遷移率增強介質對通道區進行表面處理,使遷移率增強介質與金屬氧化物半導體層的氧產生氧化反應。在溫度為約200℃至約350℃的環境中,對已進行表面處理之金屬氧化物半導
體層進行一退火製程。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例,在有益的情形下可相互組合或取代,也可在一實施例中附加其他的實施例,而無須進一步的記載或說明。
在以下描述中,將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而,可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下,為簡化圖式,熟知的結構與裝置僅示意性地繪示於圖中。
第2圖為本發明一實施方式之金屬氧化物半導體電晶體之製造方法100的流程圖。第3-7圖繪示製造方法100的各製程階段剖面示意圖。
在步驟102中,在基板210上形成閘極220,如第3圖所示。基板210可例如為玻璃基板或矽基板。在一實施方式中,使用直流濺鍍法來形成閘極220。閘極220的材料可例如為鉻化鉬、鉬合金或鋁合金。在另一實施方式中,可使用重摻雜p-型的矽(heavily doped p-type Si)作為閘極220的材料,其為本技術領所習知。
在步驟104中,形成閘極絕緣層230覆蓋閘極220,如第4圖所示。在一實施方式中,使用水平爐管(horizontal furnace)進行化學氣相沉積或使用電漿輔助化學氣相沉積
法(Plasma-enhanced chemical vapor deposition,PECVD)來形成閘極絕緣層230。閘極絕緣層230的材料可例如為氮化矽(SiNx
)或氧化矽(SiOx
)。
在步驟106中,形成圖案化金屬氧化物半導體層240在閘極絕緣層230上,且圖案化金屬氧化物半導體層240具有一通道區242,如第5圖所示。在一實施方式中,形成金屬氧化物半導體層240的方法為射頻磁控濺鍍法或直流濺鍍法。金屬氧化物半導體層240的材料可例如為非晶銦鎵鋅氧化物(a-IGZO)、銦鋅氧化物(IZO)、非晶銦鋅錫氧化物(a-IZTO)或類似的材料。
在步驟108中,在金屬氧化物半導體層240上形成源極250a和汲極250b,如第6圖所示。在源極250a和汲極250b之間存在一間隙252露出通道區(channel)242。在一實施方式中,形成源極250a和汲極250b的方法為熱蒸鍍製程(thermal evaporation)或直流濺鍍製程。形成源極250a和汲極250b的材料可例如為鉻化鉬、鉬合金或鋁合金。
在一實施方式中,在完成步驟108後,進行步驟110之前,可對金屬氧化物半導體層240進行一熱處理步驟。舉例而言,可將形成有源極250a、汲極250b及金屬氧化物半導體層240的結構置入溫度為約200℃至約350℃的環境中,對金屬氧化物半導體層240進行熱處理,以得到性質較為穩定的金屬氧化物半導體層240,下文將更詳細敘述。
在步驟110中,在通道區242上形成遷移率增強層260,如第7A圖所示。遷移率增強層260用以移除金屬氧
化物半導體層240中未鍵結或弱鍵結的氧原子,以提高金屬氧化物半導體層240的穩定性。遷移率增強層260包含可與氧產生鍵結之無機物、離子型化合物或共價型化合物等化學物質。遷移率增強層260接觸金屬氧化物半導體層240,使遷移率增強層260與金屬氧化物半導體層240中的氧產生氧化反應,從而移除金屬氧化物半導體層240中未鍵結或弱鍵結的氧原子。在沈積金屬氧化物半導體層240時,金屬氧化物半導體層240中會存在未鍵結或弱鍵結的氧原子。本發明之發明人發現,這些未鍵結或弱鍵結的氧原子是造成金屬氧化物半導體層240的電性性質不穩定的主要原因。因此,經由移除這些未鍵結或弱鍵結的氧原子,得以改善金屬氧化物半導體電晶體的穩定性。
遷移率增強層260之材質可例如為鈣、鋰、鉀、鈉、鎂、銫、鉬、銀、鋇、鈦、鐵、鎵、鋁、鍺、矽或上述未達飽和氧化狀態的氧化物。所謂「未達飽和氧化狀態的氧化物」可例如為AlO,其可進一步氧化為Al2
O3
。此類未達飽和氧化狀態的氧化物的其他示例尚有氧化鈣、氧化鋰、氧化鈉、氧化鎂、氧化銫、氧化鉬及氧化銀。在一實施方式中,可利用熱蒸鍍製程(thermal evaporation)或射頻磁控濺鍍製程形成遷移率增強層260。
遷移率增強層260不接觸源極250a和汲極250b。本發明之發明人發現,縱然使用諸如鈣等之非導電材料來形成遷移率增強層260,如果遷移率增強層260與源極250a和汲極250b接觸,則最終形成的金屬氧化物半導體電晶體會發生漏電的現象,而不利於電晶體的開/關功能。因此,
本發明之一特徵是遷移率增強層260不接觸源極250a和汲極250b,而能使金屬氧化物半導體電晶體具更佳的電性表現。
在進行步驟110後,可形成一保護層270覆蓋金屬氧化物半導體層240、源極250a、汲極250b和遷移率增強層260,如第7B圖所示。保護層270用以保護其下的結構,避免空氣中的氧或水氣造成這些結構的劣化。
在步驟112中,對金屬氧化物半導體層240和遷移率增強層260進行退火製程。退火製程實質上是加熱金屬氧化物半導體層240和遷移率增強層260,以加速遷移率增強層260的氧化反應,而使金屬氧化物半導體層240達到穩定狀態。另一方面,因為已先在金屬氧化物半導體層240上形成遷移率增強層260來移除金屬氧化物半導體層240中未鍵結或弱鍵結的氧原子,所以退火製程可在低於350℃的溫度下進行,便能使金屬氧化物半導體電晶體達到穩定狀態。在一實施方式中,將步驟110所形成之結構置入約200℃至約350℃的環境中,例如為約200℃至約300℃,更明確地為約200℃至約250℃。進行退火製程的方式並無特殊限制,例如可使用高溫爐、脈衝雷射或紫外燈來加熱金屬氧化物半導體層240和遷移率增強層260。
在另一實施方式中,在步驟108之後,進行步驟110之前,可形成一圖案化保護層360覆蓋源極250a和汲極250b,如第8A圖所示。圖案化保護層360具有一開口362露出通道區242之一部分。接著,進行步驟110,於露出的通道區242上形成遷移率增強層370,如第8B圖所示。
遷移率增強層370不接觸源極250a和汲極250b。本實施方式之圖案化保護層360及遷移率增強層370的具體實施方式及特徵可與上述的實施方式相同。
第9圖為本發明另一實施方式之金屬氧化物半導體電晶體之製造方法400的流程圖。方法400中的步驟402、步驟404、步驟406和步驟408的具體實施方式及特徵,可分別與前述方法100中的步驟102、步驟104、步驟106和步驟108相同。
在步驟410中,提供遷移率增強介質510到通道區242,以對金屬氧化物半導體層240的通道區242進行表面處理,如第10A圖所示。遷移率增強介質510會與金屬氧化物半導體層240中的氧產生氧化反應,而移除金屬氧化物半導體層240中的氧原子。利用遷移率增強介質510進行表面處理後,並不會在金屬氧化物半導體層240上形成實體的膜層結構。在一實施方式中,遷移率增強介質510為可與氧產生鍵結之液體或氣體。在一實例中,遷移率增強介質510為可與氧產生鍵結之有機物,例如2-甲基戊烷、2,2-二甲基丁烷、三級丁醇或苯。在另一實例中,遷移率增強層介質510可為諸如一氧化碳或氫氣之氣體。
在步驟412中,對已進行表面處理之金屬氧化物半導體層240進行退火製程。退火製程實質上是加熱金屬氧化物半導體層240。加熱的具體實施方式可參考上述步驟112。
在步驟412之後,可形成保護層520覆蓋源極250a、汲極250b和金屬氧化物半導體層240,如第10B圖所示。
保護層520的具體實施方式可與上述實施方式相同。在一實施例中,保護層520可在步驟410之後,步驟412之前形成。
第11圖繪示根據本發明一實施方式之金屬氧化物半導體電晶體之閘極電壓與汲極電流的關係圖。第11圖繪示連續量測六次的結果,量測時的汲極電壓為20V。如圖所示,連續量測六次的結果非常接近,臨界電壓的差異僅為0.9V。表示金屬氧化物半導體電晶體的穩定度明顯提升。
第12圖繪示根據本發明一實施方式之金屬氧化物半導體電晶體在不同閘極電壓下(0V、5V、10V及15V)之汲極電流與汲極電壓的關係曲線圖。第12圖中亦繪示汲極電壓與汲極電流的順向路徑和逆向路徑曲線。如第12圖所示,在不同閘極電壓下,汲極電流與汲極電壓之順向路徑與逆向路徑幾乎重疊,表示金屬氧化物半導體電晶體呈現穩定狀態。
在習知技術中,通常必須在高於350℃的溫度才能製造電性穩定的金屬氧化物半導體電晶體。但是,在高溫下進行退火製程,容易造成熱應力效應,導致金屬氧化物半導體電晶體變形。根據本發明之實施方式,可在低於350℃的溫度下製造出電性穩定的金屬氧化物半導體電晶體。因此,可以有效改善習知技術中金屬氧化物半導體電晶體變形的問題。另一方面,本發明之實施方式可在較低的製程溫度下進行,具有節省能源之優點。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和
範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、400‧‧‧方法
102、104、106、108、110、112、402、404、406、408、410、412‧‧‧步驟
210‧‧‧基板
220‧‧‧閘極
230‧‧‧閘極絕緣層
240‧‧‧金屬氧化物半導體層
242‧‧‧通道區
250a‧‧‧源極
250b‧‧‧汲極
252‧‧‧間隙
262‧‧‧開口
270、310‧‧‧遷移率增強層
260、320、520‧‧‧保護層
510‧‧‧遷移率增強介質
為讓本發明之上述和其他目的、特徵、優點與實施方式能更明顯易懂,所附圖式之說明如下:第1圖繪示習知技術之未退火的同一金屬氧化物半導體電晶體連續六次測量之閘極電壓與汲極電流之關係曲線圖。
第2圖繪示本發明一實施方式之金屬氧化物半導體電晶體之製造方法的流程圖。
第3-8B圖繪示本發明一實施方式之製造方法的各製程階段剖面示意圖。
第9圖係繪示本發明另一實施方式之金屬氧化物半導體電晶體之製造方法的流程圖。
第10A、10B圖繪示本發明另一實施方式之製造方法的製程階段剖面示意圖。
第11圖繪示根據本發明一實施方式之金屬氧化物半導體電晶體之閘極電壓與汲極電流的關係圖。
第12圖繪示根據本發明一實施方式之金屬氧化物半導體電晶體在不同閘極電壓下之汲極電流與汲極電壓的關係曲線圖。
100‧‧‧方法
102、104、106、108、110、112‧‧‧步驟
Claims (12)
- 一種金屬氧化物半導體電晶體之製造方法,包含:形成一閘極於一基板上;形成一閘極絕緣層覆蓋該閘極;形成一圖案化金屬氧化物半導體層於該閘極絕緣層上,該圖案化金屬氧化物半導體層具有一通道區;形成一源極及一汲極於該圖案化金屬氧化物半導體層上,其中該源極與該汲極間之一間隙露出該通道區;形成一遷移率增強層於該通道區上,其中該遷移率增強層不接觸該源極及該汲極,該遷移率增強層包含一金屬或一未達飽和氧化狀態的氧化物,其中該金屬係選自鈣(Ca)、鋰(Li)、鉀(K)、鈉(Na)、鎂(Mg)、銫(Ce)、鉬(Mo)、銀(Ag)、鋇(Ba)、鈦(Ti)、鐵(Fe)、鎵(Ga)以及鍺(Ge)所組成的群組,該未達飽和氧化狀態的氧化物係選自未飽和氧化鈣、未飽和氧化鋰、未飽和氧化鉀、未飽和氧化鈉、未飽和氧化鎂、未飽和氧化銫、未飽和氧化鉬、未飽和氧化銀、未飽和氧化鋇、未飽和氧化鈦、未飽和氧化鐵、未飽和氧化鎵以及未飽和氧化鍺所組成的群組;以及在溫度為約200℃至約350℃的環境中,對該金屬氧化物半導體層及該遷移率增強層進行一退火製程。
- 如請求項1所述之製造方法,其中形成該金屬氧化物半導體層之步驟包含使用一射頻磁控濺鍍或一直流濺鍍。
- 如請求項1所述之製造方法,其中該金屬氧化物半導體層的材料為非晶銦鎵鋅氧化物(a-IGZO)、銦鋅氧化物(IZO)或非晶銦鋅錫氧化物(a-IZTO)。
- 如請求項1所述之製造方法,其中形成該遷移率增強層之步驟包含使用一熱蒸鍍製程或一濺鍍製程。
- 如請求項1所述之製造方法,其中該遷移率增強層的材料為可與氧產生鍵結之無機物、離子型化合物或共價型化合物。
- 如請求項1所述之製造方法,於形成該源極及該汲極之步驟後,更包含形成一圖案化保護層覆蓋該源極及該汲極,其中該圖案化保護層具有一開口露出該通道區之一部分。
- 如請求項1所述之製造方法,在形成該遷移率增強層步驟後,更包含形成一保護層覆蓋該源極、該汲極、該金屬氧化物半導體層以及該遷移率增強層。
- 如請求項1所述之製造方法,於形成該遷移率增強層之前,更包含對該金屬氧化物半導體層進行一熱處理製程,且該熱處理的溫度在約200℃至約350℃。
- 如請求項1所述之製造方法,其中該退火製程之溫度範圍係在約200℃至約250℃。
- 一種金屬氧化物半導體電晶體之製造方法,包含以下步驟:形成一閘極於一基板上;形成一閘極絕緣層覆蓋該閘極;形成一圖案化金屬氧化物半導體層於該閘極絕緣層上,該圖案化金屬氧化物半導體層具有一通道區;形成一源極及一汲極於該圖案化金屬氧化物半導體層上,其中該源極與該汲極間之一間隙露出該通道區;以一遷移率增強介質接觸該通道區以進行表面處理,其中該遷移率增強介質包含至少一物質,係選自2-甲基戊烷、2,2-二甲基丁烷、三級丁醇、苯、一氧化碳以及氫氣所組成之群組;以及在溫度為約200℃至約350℃的環境中,對已進行該表面處理之該金屬氧化物半導體層進行一退火製程。
- 如請求項10所所述之製造方法,在該表面處理步驟後,更包含形成一保護層覆蓋該源極、該汲極以及該金屬氧化物半導體層。
- 如請求項10述之製造方法,其中該退火製程之溫 度範圍係在約200℃至約250℃。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210113783.5A CN102956711B (zh) | 2011-08-18 | 2012-04-16 | 金属氧化物半导体晶体管的制造方法 |
US13/572,710 US8927330B2 (en) | 2011-08-18 | 2012-08-13 | Methods for manufacturing a metal-oxide thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161525166P | 2011-08-18 | 2011-08-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201310543A TW201310543A (zh) | 2013-03-01 |
TWI451501B true TWI451501B (zh) | 2014-09-01 |
Family
ID=48482054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101103544A TWI451501B (zh) | 2011-08-18 | 2012-02-03 | 金屬氧化物半導體電晶體的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI451501B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110031491A1 (en) * | 2009-07-31 | 2011-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20110180794A1 (en) * | 2010-01-24 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
2012
- 2012-02-03 TW TW101103544A patent/TWI451501B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110031491A1 (en) * | 2009-07-31 | 2011-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US20110180794A1 (en) * | 2010-01-24 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
Publication number | Publication date |
---|---|
TW201310543A (zh) | 2013-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8927330B2 (en) | Methods for manufacturing a metal-oxide thin film transistor | |
TWI501403B (zh) | A thin film transistor structure, and a thin film transistor and a display device having the same | |
KR101334182B1 (ko) | ZnO 계 박막 트랜지스터의 제조방법 | |
JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
KR101927579B1 (ko) | 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법 | |
TW201234593A (en) | Semiconductor device | |
JP2009194351A (ja) | 薄膜トランジスタおよびその製造方法 | |
TW200822372A (en) | Production method of thin film transistor using amorphous oxide semiconductor film | |
JP2009099847A (ja) | 薄膜トランジスタとその製造方法及び表示装置 | |
JP2011142310A5 (ja) | 半導体装置の作製方法 | |
JP5723584B2 (ja) | 半導体装置 | |
JP2015519745A (ja) | 金属酸化物半導体層の電気伝導性を増加させる方法 | |
JP2001244464A (ja) | 金属酸化物トランジスタの製造方法 | |
CN105575803A (zh) | 场效应晶体管的制造方法 | |
TWI451501B (zh) | 金屬氧化物半導體電晶體的製造方法 | |
JP5612299B2 (ja) | トランジスタの作製方法 | |
WO2022004838A1 (ja) | 薄膜トランジスタ | |
KR101934165B1 (ko) | 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터 | |
WO2022130912A1 (ja) | 薄膜トランジスタの製造方法 | |
KR101570443B1 (ko) | 산화물 반도체 박막의 결정화 방법 | |
TWI636507B (zh) | 薄膜電晶體的製造方法 | |
WO2022202100A1 (ja) | シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法 | |
JP2018014472A (ja) | 半導体素子の製造方法 | |
JP5940124B2 (ja) | トランジスタの作製方法 | |
KR101262325B1 (ko) | 산화물 박막 제조방법 및 박막 트랜지스터 제조방법 |