TWI450427B

TWI450427B - 磁阻效應元件的製造方法

Info

Publication number: TWI450427B
Application number: TW100113194A
Authority: TW
Inventors: Naoko Matsui; Eiji Ozaki; Hiroshi Akasaka
Original assignee: Canon Anelva Corp
Priority date: 2010-04-16
Filing date: 2011-04-15
Publication date: 2014-08-21
Also published as: US8465990B2; TW201214814A; US20110256642A1; JP5707174B2; JP2011238900A

Description

磁阻效應元件的製造方法

本發明係相關於磁阻效應元件的製造方法，此磁阻效應元件係用於積體磁性記憶體之MRAM(磁性隨機存取記憶體)、薄膜磁頭等較佳。

MRAM為具有如DRAM一般高的整合密度及如SRAM一般快的速度之積體磁性記憶體，並且為可無限制重寫之可重寫記憶體，藉以MRAM引起關注。另外，使用諸如GMR(巨大磁阻)元件和TMR(隧道磁阻)元件等磁阻效應元件使薄膜磁頭、磁性感測器等等的發展分別快速進行中。

磁阻效應元件的例子包括下電極形成在諸如矽基板、玻璃基板等等基板上，及構成磁阻效應元件(TMR)之具有八層的多層膜形成在其上者。此具有八層之多層膜的例子包括如下者：連續堆疊形成在最底層之充作底層的Ta(鉭)層、形成在其上之充作反鐵磁層之PtMn層、磁化釘扎層(釘扎層、Ru(釕)、及釘扎層)、絕緣層(屏障層)、自由層、及帽蓋層。

曾經有藉由半導體工業中已發展之諸如反應性離子蝕刻(RIE)和離子束蝕刻(IBE)等薄膜處理技術，來處理具有構成磁阻效應元件之多層磁膜的基板，以獲得想要的性能之提議。

在已完成多層磁膜的處理之後，絕緣保護層係形成在其上。此保護層所需的特徵包括高破壞電壓、高階梯覆蓋範圍、小表面粗糙Ra、及甚至在薄膜(5至10 nm)中仍均勻的膜厚度分佈。

習知上，使用濺鍍法之方法或使用原子層沉積之方法已被指明作為形成此保護層之方法(參考日本專利申請案先行公開申請案號2003-59016及Torii等人，TAIYO NISSAN技術報告號碼24(2005) 2-7)。

然而，習知沉積法具有下列問題。

(1)在由濺鍍法製成的Al₂ O₃ 保護膜中無法獲得高階梯覆蓋範圍。

(2)由濺鍍法製成Al₂ O₃ 膜係以電漿直接照射，藉以針孔係形成在絕緣層中，如此容易導致絕緣破壞。

(3)藉由使用原子層沉積(ALD)所形成之Al₂ O₃ 膜需要長沉積時間來形成原子層。

(4)關於藉由使用原子層沉積(ALD)所形成之Al₂ O₃ ，需要使用諸如烷基鋁化合物和烷氧化鋁等錯合化學化合物作為來源材料(日本專利申請案先行公開出版號碼2003-59016)。

(5)原子層沉積(ALD)使用150至350℃的高溫度範圍(Torii等人，TAIYO NISSAN技術報告號碼24(2005) 2-7)。

(6)藉由使用原子層沉積(ALD)所形成之Al₂ O₃ 使用H₂ O作為氧化劑，藉以磁性層被層中所含有的水破壞，及磁特性降低。

本發明旨在提供磁阻效應元件的製造方法，其中可放大所形成的膜之階梯覆蓋範圍，並且可在低溫範圍中沉積膜。

本發明的第一觀點為磁阻效應元件的製造方法，磁阻效應元件包含：包括兩鐵磁層和夾置在鐵磁層之間的中間層之多層結構，其中，具有至少一通孔之隔牆係設置在電漿產生空間和膜沉積處理空間之間，電漿產生空間能夠產生電漿，而膜沉積處理空間係與電漿產生空間分開設置及將能夠安裝欲待處理的基板之基板支托部配置在其中，並且電漿產生空間和膜沉積處理空間係藉由至少一通孔彼此連接，及方法包含：經由至少一通孔，將產生自電漿產生空間中的第一來源氣體之活性物種引進膜沉積處理空間；及使反應物種能夠與膜沉積處理空間中之第二來源氣體產生反應，以在安裝於基板支托部上之欲待處理的基板中所形成之多層結構上形成絕緣保護層。

本發明的第二觀點為磁阻效應元件的製造方法，方法包含以下步驟：備製多層結構，其已被處理成預定形狀及具有形成在其上之抗蝕層，抗蝕層已被用於處理；以抗蝕層不因受熱而變形之溫度，將保護層形成在藉由處理而露出的多層結構之表面上和在多層結構上之抗蝕層上；以及去除抗蝕層和保護層的一部分，以便去除至少抗蝕層。

根據本發明，能夠獲得足夠大的階梯覆蓋範圍，因為使用活性物種來應用CVD法。

另外，因為可在低溫範圍中實行膜沉積，所以可抑制磁特性降低，並且由於膜沉積期間的溫度上升所導致之抗蝕變形亦可被抑制，藉以可在製造具有多層結構的磁阻效應元件時減少步驟數目。

下面將說明本發明的實施例。

圖1為根據本實施例之集束型製造設備700的輪廓圖，圖2A至2G為根據本實施例之用於磁頭的磁阻效應元件之製造步驟的例子圖，及圖3為根據本實施例之多層結構的組態例子圖。

圖1之製造設備700包括：蝕刻室702，用以執行蝕刻處理；膜沉積室703，用以執行CVD沉積；轉移室704，在其中轉移機器人係配置用以轉移基板到設備700內之室的每一個；及基板安裝室701，用以運入或運出基板至或自設備700。透過閘閥以氣密方式，將轉移室704連接到配置在四周之室(701及702)的每一個。另外，室701至704的每一個係設置有諸如渦輪式分子泵等排氣配備，及可獨立執行壓力降低，藉以可在室之間轉移基板，並且在真空條件下使基板經過連續處理。

圖2B所示之欲待處理的物體係引進圖1之設備700內。此欲待處理的物體係藉由連續堆疊多層結構811和抗蝕層809在下遮蔽層801(如、透磁合金(NiFe))上所形成。作為有機遮罩材料之抗蝕層809係由有機化合物所製成並且形成預定圖案。多層結構811包括兩鐵磁層和夾置在鐵磁層之間的中間層。例如，如圖3所示，多層結構811包括緩衝層803(如、Ta(鉭)層和Ru(釕)層的疊層)、反鐵磁層804(如、PtMn層)、磁化釘扎層805(如、CoFe層、Ru(釕)層、和CoFe層的疊層)、絕緣層(屏障層)806(如、MgO或AlO_x )、作為無磁化層之自由層807(如、CoFe層)、及帽蓋層808(如、Ru(釕)層)。另外，帽蓋層808係由非磁性導電材料所製成，及執行保護多層結構811並且防止或減少下面將說明的上遮蔽層和多層結構811之間的磁性相互作用之功能。可藉由濺鍍法在真空條件下(真空下)連續沉積多層結構811。

也就是說，在下面將說明之藉由CVD的保護層沉積步驟(圖2A的步驟S902)之前，備製欲待處理的物體，其具有堆疊複數個磁性層之多層結構811，及抗蝕層809形成在多層結構上，且具有預定圖案。

首先，欲待處理的上述物體係引進蝕刻室702，及依據抗蝕層809將多層結構811處理成圖案形狀(圖2A的步驟S901)。

在步驟S901中已將多層結構811處理成預定圖案之後(圖2C的狀態)，欲待處理的物體係轉移到膜沉積室703，及絕緣保護層814係沉積在已被處理成圖案之多層結構811上(步驟S902)。保護層814執行電絕緣多層結構811的側面之功能。此時，儘管在蝕刻處理之後遺留在表面上的抗蝕層809’亦被留下，但是保護層814亦形成在抗蝕層809’(圖2D的狀態)。也就是說，保護層814係形成在由於步驟S901的處理所露出之多層結構811的表面上和剩餘抗蝕層上。此處，在步驟S902中，以抗蝕層809不因受熱而變形的溫度來沉積保護層814較佳(如、低於150℃的溫度)。明顯地，不因受熱而產生變形的此溫度依據欲待使用之抗蝕層而定。

之後，硬偏壓層815(如、CoPt層)係沉積在保護層814上(圖2A和圖2E的步驟S903)。而且以剝離去除剩餘抗蝕層809’、保護層814的一部分、及硬偏壓層815的一部分，以便去除抗蝕層809(圖2A和圖2F的步驟S904)。隨後，上遮蔽層(如、透磁合金(NiFe))816係沉積在已去除抗蝕層809之區域上(圖2A和圖2G的步驟S905)。也就是說，在本實施例中，藉由去除抗蝕層809’來露出多層811的一部分。

接著，將詳細說明各處理。

圖4為本實施例中之用以執行蝕刻處理的蝕刻室702之例子圖。作為蝕刻例子，本實施例使用諸如Ar(氬)等鈍氣的電漿來執行離子束蝕刻(下面為IBE)。

在圖4之IBE設備中，電介質容器65、電漿產生室68、及基板處理室71彼此連接，以便能夠由排氣系統63來真空排氣。在電介質容器65四周，配置有一匝天線64和電漿控制磁鐵66。一匝天線64藉由來自高頻(如、13.56 MHz)電漿功率源62的電流供應而產生感應磁場。此種組態可藉由透過電漿產生室68，以氣體引進系統72引進Ar氣等到電介質容器65來產生電漿。另外，側壁磁鐵67配置在電漿產生室68四周，及防止電漿擴散。網柵G1及G2係設置在電漿產生室68和基板處理室71之間。這些網柵G1及G2藉由形成電場來加速離子(Ar+離子等)。當分別提供不同強度的電位給網柵G1及G2時，電位差將來自電漿產生室68的離子朝基板處理室71加速。支托基板W之基板支托物69配置在基板處理室71中。此基板支托物69可藉由旋轉機構(以參考號碼70指示旋轉軸)傾斜基板安裝面，以便與離子束74具有預定角度。

圖5為在本實施例中用以執行保護層沉積處理之膜沉積室703的例子圖。

在圖5中，膜沉積室703包含真空容器1；電極2；孔2a，被形成通過電極2；功率引進棒3；絕緣體4，覆蓋功率引進棒3的外周邊；及第一氣體引進部5，用以引進第一氣體到電漿產生空間10。膜沉積室703進一步包含絕緣體7及8；導電體9，由金屬等製成的，用以將隔牆20接地；及電漿產生空間10，電漿產生空間10在孔2a內延伸在電極2上方和電極2下方，並且能夠產生電漿。電漿產生空間10係由真空容器1的內壁和隔牆20所隔開。而且，與功率引進棒3連接之電極2係設置在電漿產生空間10內。功率引進棒3連接到未圖示之高頻功率源，及藉由輸入放電功率在電漿產生空間10中產生電漿。

另外，參考號碼20指示隔牆。參考號碼21指示通孔；22為擴散孔；23為內空間；及24為第二氣體引進部，用以引進第二氣體到內空間23。此處，通孔21將電漿產生空間10和在圖5中位在隔牆20下方的膜沉積處理空間11(在與隔牆20之電漿產生空間10相反的側面上)彼此連接。另外，在圖6圖示隔牆的詳細橫剖面，及擴散孔22將內空間23和膜沉積處理空間11彼此連接。而且，透過擴散孔22，將從第二氣體引進部24引入內空間23之第二氣體42擴散到膜沉積處理空間11。

參考號碼30指示基板支托物，作為能夠安裝欲待處理的物體(欲待處理的基板)W之基板支托部；及參考號碼31指示埋藏在其內之加熱器。然後，欲待處理的物體W安裝在基板支托物30的上部。參考號碼11指示膜沉積處理空間；12為排氣口；及13為作為排氣機構之渦輪式分子泵。加熱器31被組構以根據未圖示之溫度偵測機構的輸出而可反饋控制，及可將基板支托物的溫度調整至想要的值。在本實施例中，在由隔牆20所分割之真空容器1的兩區域中，膜沉積處理空間11為設置有基板支托物30的一區域。

在具有此種組態的設備中，當在氣體引進條件下產生電漿時，第一氣體的電漿中之諸如離子等帶電粒子將與通孔21等的內壁重組，但是第一氣體的電漿中之活性物種係引進到膜沉積處理空間11，而未與第二氣體重組和起反應。需注意的是，在本實施例中，重要的是，隔牆20充作不傳送帶電粒子(如、離子)但選擇性傳送第一氣體的電漿中之活性物種的過濾器。因此，若被組構以便傳送活性物種，則形成通過隔牆20之通孔21可具有任何尺寸或形狀。另外，若通孔21的形狀滿足條件u‧L/D>1，則抑制第二氣體反向擴散到電漿產生空間10內較佳。此處，u表示通孔21中之氣體流率，L表示通孔21的長度；及D表示相互氣體擴散係數，即、第一和第二氣體的相互氣體擴散係數。

在本實施例中，包括含有形成SiN_x 、SiO_x 、SiON、或其混合物所需的O或N原子元素之諸如O₂ 、O₃ 、N₂ 、NH₃ 、H₂ 、NO、及NO₂ 等氣體的至少其中之一的氣體係引進電漿產生空間10作為第一來源氣體。另外，作為第二來源氣體，包括諸如矽烷、乙矽烷、TEOS(四乙基矽烷)等矽化合物氣體的至少其中之一的氣體係引進膜沉積處理空間11。

藉此，透過擴散孔22引進膜沉積處理空間11內之第二來源氣體和第一來源氣體的活性物種彼此起化學反應，及形成絕緣保護層814(SiN_x (氮化矽膜)、SiO_x (氧化矽膜)、及SiON(氮氧化矽膜)的任一者之薄膜、這些膜的疊層膜、或這些膜的混合物)。需注意的是，保護層814的SiN_x 膜較佳，因為其可在不氧化多層結構811之下來沉積。

需注意的是，在本實施例中，保護層814本身的材料未具有任何特定特徵，但是其產生方法具有特定特徵。因此，保護層814並不侷限於SiN_x 、SiO_x 、或SiON薄膜，及若為能夠藉由CVD來形成的絕緣膜，可以是任何薄膜。在此例中，明顯地，可依據想要形成的保護層來選用地選擇第一氣體和第二氣體。

以此方式，在本實施例中，能夠獲得足夠大的階梯覆蓋範圍，因為保護層814係由使用活性物種的CVD來沉積。另外，可獲得下列有利點。

(a)因為欲待處理的物體之基板未以高密度電漿照射或者以少量照射，所以能夠排除或減少對基板的電荷破壞。

(b)能夠使膜沉積率為2至3 nm/min，及能夠實現甚至薄如2至10 nm的薄膜仍可確保高準確性和足夠高的製造速度之膜沉積率。

(c)在形成保護層時不需要使用複雜的化合物。

(d)因為阻止來自電漿的輸入熱度到基板(欲待處理的物體)，所以能夠在低於150℃、不高於130℃較佳、及不高於110℃更好的低溫度範圍中執行膜沉積。因此，能夠防止或減少磁特性由於溫度而降低。

(e)因為可在低溫中執行膜沉積(如、抗蝕層809不因受熱而變形之低於150℃的溫度)，所以能夠防止抗蝕層809變形，及甚至當保護層形成在抗蝕層809上時仍可實現保護層的均勻膜沉積。

(f)由於有利點(e)，只使用抗蝕層809作為遮罩的處理，可利用在不去除抗蝕層809之下沉積保護層的處理、藉由抗蝕層809的剝離去除帽蓋層808上之保護層814的處理等等，及能夠減少處理步驟數目，和抑制由於製造具有多層結構的磁阻效應元件時之處理步驟的增加所導致之污染。

將進一步說明上述有利點(d)至(f)。

如上述，在本實施例中，隔牆20係設置在電漿產生空間10和膜沉積處理空間11之間，及隔牆20被組構以便將電漿產生空間10中所產生之第一來源氣體的活性物種選擇性傳送到膜沉積處理空間11。藉由設置在電漿產生空間10和膜沉積處理空間11之間的邊界部之隔牆20，能夠阻隔第一來源氣體的帶電粒子(離子)，並且能夠阻隔由於電漿產生空間10內所產生之電漿所導致的熱移動到膜沉積處理空間11。因此，甚至當使欲待處理的物體W具有低溫時，仍能夠形成保護層814。

能夠以此方式在低溫範圍中將保護層形成在磁性層上是非常有利的。也就是說，在多層結構811上沉積保護層814之處理中，因為可在低溫範圍中形成保護層，所以能夠減少多層結構811的磁特性降低，而且能夠在已被用於多層結構811的圖案化之抗蝕層809’上形成保護層814。

在本實施例中，可在抗蝕層809’留在多層結構811上(即、形成在多層結構811上的抗蝕層809’上)之狀態中形成保護層814是非常重要的。若隔牆20未存在於圖5所示之膜沉積室703中(比較例子)，則第一來源氣體的電漿之產生應用其熱度到欲待處理的物體W，如此在高溫範圍中執行保護層的形成。此時，當在抗蝕層809’如圖2D所示一般留下的同時形成保護層814時，抗蝕層由於高溫而變形。然後，形成在其上之保護層亦變形。因此，在比較例子中，必須在圖2C時去除抗蝕層809’。

以此方式，如在比較例子中一般，當在多層結構811的蝕刻處理和保護層814的形成之間執行抗蝕層809’的去除處理步驟時，處理步驟數目由於去除處理步驟而增加。另外，產生在去除抗蝕層809’時破壞由於步驟S901中的蝕刻所露出之多層結構811的側面之問題。

相反地，在本實施例中，藉由設置在電漿產生空間10和膜沉積處理空間11之間的隔牆20，阻止電漿所產生的熱從電漿產生空間10移動到膜沉積處理空間11，藉以能夠如上述在低溫範圍中執行保護層814的沉積。因此，甚至當在抗蝕層809’留在多層結構811上之狀態中沉積保護層814時，仍能夠抑制抗蝕層809’的變形。

以此方式，在本實施例中，在步驟S902中，甚至當在蝕層809’形成在多層結構811上之狀態中將保護層814沉積在欲待處理的物體W上時，仍可均勻形成保護層814。因此，能夠同時在步驟S904中藉由剝離法將剩餘的抗蝕層809’與不必要的保護層一起去除，以實現處理步驟數目的縮減。另外，如圖2E及2F所示，當欲將去除剩餘抗蝕層809’時，保護層814係形成在由於步驟S901的蝕刻所露出之多層結構811的側面上，藉以未具有在蝕刻之後的多層結構811之側平面受抗蝕層809’的去除處理破壞之問題。

也就是說，在本實施例中，在用於多層結構811的圖案形成之抗蝕層809’留在多層結構811上同時，將保護層814形成在亦包括抗蝕層809’之表面上，藉以能夠同時執行去除不必要的保護層814和剩餘抗蝕層809’，而且能夠在抑制對多層結構811的露出側表面之破壞的同時去除抗蝕層809’。

本實施例利用如下結構來實現具有此種有利點之本發明所特有的方法，此方法為在抗蝕層809’留在多層結構811上的狀態中形成保護層814，同時亦形成較佳的保護層814。也就是說，用以產生第一來源氣體的電漿之電漿產生空間10和用以執行實際膜沉積之膜沉積處理空間11可彼此分開設置，從電漿產生空間10到膜沉積處理空間11減少由於電漿所產生之帶電粒子的移動和由於電漿所產生之熱的移動，而且選擇性傳送第一來源氣體的活性物種之結構係設置在兩空間之間的邊界部。例如，以此方式選擇性傳送第一來源氣體的活性物種之結構包括通孔21，其被組構以便將電漿產生空間10和膜沉積處理空間11彼此連接。

需注意的是，儘管本實施例藉由隔牆20將單一真空容器1的內部分割成兩空間，及一個作為電漿產生空間10和另一個作為膜沉積處理空間11，但是在本實施例中重要的是，分別設置電漿產生空間10和膜沉積處理空間11，及充作隔牆20的結構係設置在連接這兩空間的區域中。也就是說，重要的是，第一空間和第二空間被組構，使得在與用以產生電漿的第一空間(電漿處理空間10)分開設置之第二空間(膜沉積處理空間11)中執行實際膜沉積，以產生保護層814的CVD膜沉積所需之活性物種，減少從第一空間移動到第二空間之電漿所產生的帶電粒子和熱之移動，而且第一空間和第二空間彼此連接，以便允許活性物種從第一空間移動到第二空間。因此，若實現此種組態，則組態並不侷限於圖5所示之組態。例如，可將被組構以引進第一來源氣體而且產生電漿之電漿產生容器(電漿產生空間)和被組構以引進第二來源氣體而且在欲待處理的物體W上沉積保護層814之膜沉積處理容器(膜沉積處理空間)彼此分開備製，具有連接兩容器(即、電漿產生空間和膜沉積處理空間)之至少一通孔的隔牆20係設置在這兩容器之間。

儘管已如上說明實施例，但是本發明的應用並不侷限於實施例。例如，上述保護層814的膜沉積處理可應用到使用諸如Ta(鉭)等硬遮罩層來取代抗蝕層809之例子。在此例中，因為在等於或高於200℃之溫度中磁阻效應元件的磁特性會明顯降低(熱擴散始於堆疊的磁性膜之介面)，所以以低於200℃的溫度來執行處理較佳。需注意的是，同樣當使用硬遮罩層時，必須形成用以圖案化硬遮罩的抗蝕層。因此，蝕刻只具有抗蝕層809之多層結構811的處理流程具有減少處理步驟的有利點。

另外，可使用反應性離子蝕刻(RIE)來取代IBE，及可使用醇氣、碳氫化物和鈍氣的混合物等等作為蝕刻氣體的例子。同樣地，並不侷限於用於磁頭的TMR元件，同樣在用於MRAM的TMR元件之製造處理和形成導電非磁性層(Cu(銅)層等等)來取代屏障層806之GMR元件的製造處理中，上述CVD膜沉積亦可應用到絕緣保護膜的形成。

另外，隔牆20並不侷限於具有圖5的設備中之內空間者，及可以是只具有通孔形成在其內之薄網目型牆。

需注意的是，儘管本實施例中，使用轉移室在真空中連續實現保護層814的蝕刻處理步驟和膜沉積處理步驟，但是可在不同設備中各自執行這些各別的處理步驟。需注意的是，因為經過蝕刻(工作處理)的磁性膜之已處理表面容易被氧化，所以當在處理之後將磁性膜暴露至空氣時，空氣中的水分附著於已處理表面及加速氧化。當之後沉積絕緣保護膜時，被氧化層或在磁性膜表面上捕獲的水進一步氧化磁性膜，及磁阻效應元件的磁特性隨時間而改變。因此，藉由在真空中連續處理，基板可被處理保持乾淨，藉以可製造磁阻效應元件，卻不會引起其特性的降級、變化等等。

[例子1]

關於證實本發明滿足電子密度的要求，使用圖5所示之設備來實行膜沉積處理空間11的電子密度測量測試作為例子。將Langmuir探針用於本發明的實施例，在欲待處理的基板正上方點11 mm中測量飽和離子電流密度，以測量膜沉積處理空間11的電子密度。

500 sccm的NH₃ 和500 sccm的O₂ 和50 sccm的氬被分別用於欲待引進電漿產生空間10之處理氣體和載氣。700 W的功率被輸入配置在電漿產生空間10中之高頻功率電極。在處理壓力20 Pa中實行測試。

結果，如圖7所示，流入膜沉積處理空間之電子密度保持等於或低於1 x 10⁺⁷ cm^-3 ，及電子密度被圖示成比使用電容耦合電漿卻沒有隔牆20之習知處理(比較例子)的電子密度低兩至四等級。

[例子2]

接著，將實行證實破壞縮減作用的測試作為例子2。

在例子2中，在相同處理條件下，使用相同設備來處理MOS電容器。

作為比較例子，為未具有隔牆20電容耦合型設備之實行相同測試。在下面條件下實行測試：氧：500 sccm，壓力：180 Pa，及輸入功率：1000 W。

在晶圓的表面上之56個點及在天線比(上電極到閘極氧化物膜的面積比)700,000中實行測量。

圖8至11藉由MOS電容器的IV特性之測量的破壞評估之結果圖。圖8(例子2)和圖10(比較例子)中之數值的每一個圖示各點的漏電流(pA)，及當破壞存在時，MOS電容器中之漏電流的絕對值變得較大。另外，圖9(例子2)和圖11(比較例子)中之數值的每一個圖示絕對絕緣破壞電壓(V)，及當破壞存在時，絕緣破壞電壓的絕對值變得較小。

在比較例子中，在晶圓表面內的某些區域中，漏電流的絕對值局部高如1E+6 pA，及某些區域中亦局部測量小的絕緣破壞電壓(參考圖10及圖11)。從此結果，證實電漿中的電子密度高，藉以由於電漿的些許非均勻性而在基板表面內引起電位的偏向。另一方面，在例子2中，證實在晶圓表面內漏電流一致為40 pA或更小，絕緣破壞電壓在表面內亦均勻，及破壞未存在(參考圖8及圖9)。

[例子3]

在例子3中，使用圖5所示之設備來沉積SiN膜，及證實各種有利點。

膜沉積條件如下。輸入高頻功率700 W，及引進50 sccm的NH₃ 到電漿產生空間10，及引進總共65 sccm的SiH₄ 及Ar的混合氣體到膜沉積處理空間11。另外，在藉由加熱器31將基板溫度調整至各溫度條件之後實行膜沉積。

圖12為膜沉積率的溫度相依圖。

儘管在習知方法之ALD中，在一循環形成0.1至0.15 nm的膜，及當一循環的時間假設為10秒時在一分鐘只能沉積0.6至0.9 nm範圍中的厚度，但是在本發明中關於形成5 nm或更厚的保護膜可獲得足夠高的沉積率，因為在膜沉積溫度為110℃時膜沉積率為2.75 nm/min。

圖13為表面內的分佈之溫度相依圖。

在200 mm基板上證實表面內的分佈。在基板表面的整個表面上沉積膜，及在其邊緣內部3 mm之49個點中實行測量。關於膜沉積分佈，在欲待處理的基板之溫度低如110℃中獲得3%或3σ中更小的變化之均勻性。

圖14為覆蓋範圍的溫度相依圖。

甚至在欲待處理的基板之溫度低如110℃中，仍可獲得約80%覆蓋範圍。

圖15為當使用保護膜作為底層來沉積磁性層時之矯頑磁力圖。

當晶種層和磁性層形成在保護膜上及晶種層的厚度改變時證實矯頑磁力。在圖15中，參考號碼151指示磁性層的矯頑磁力和形成在根據本發明的實施例之方法所沉積的SiN膜上之晶種層的厚度之間的關係圖。參考號碼152指示磁性層的矯頑磁力和形成在藉由習知方法所沉積的Al₂ O₃ 膜上之晶種層的厚度之間的關係圖。與習知方法所沉積的Al₂ O₃ 膜比較，在形成於藉由本發明所沉積SiN膜上的磁性層中獲得高矯頑磁力。

在由習知方法所沉積的Al₂ O₃ 膜中，絕緣破壞特性為5 MV/cm² ，及由本發明所沉積的SiN膜顯示出在50 A至1000 A的廣泛厚度範圍中，9至10 MV/cm² 之足夠好的絕緣破壞特性。

就比較低溫膜沉積和高溫膜沉積而言，在150℃及110℃中使用有機抗蝕遮罩實行形狀比較，及因為在150℃中有機遮罩的變形所以圖案形狀歪曲，但是特別在110℃中未觀察到變形。

G1．．．網柵

G2．．．網柵

W．．．基板

1．．．真空容器

2．．．電極

2a．．．孔

3．．．功率引進棒

4．．．絕緣體

5．．．第一氣體引進部

7．．．絕緣體

8．．．絕緣體

9．．．導電體

10．．．電漿產生空間

11．．．膜沉積處理空間

12．．．排氣口

13．．．渦輪式分子泵

20．．．隔牆

21．．．通孔

22．．．擴散孔

23．．．內空間

24．．．第二氣體引進部

30．．．基板支托物

31．．．加熱器

62．．．高頻電漿功率源

63．．．排氣系統

64．．．一匝天線

65．．．電介質容器

66．．．電漿控制磁鐵

67．．．側壁磁鐵

68．．．電漿產生室

69．．．基板支托物

70．．．旋轉軸

71．．．基板處理室

72．．．氣體引進系統

74．．．離子束

151．．．關係圖

700．．．製造設備

701．．．基板安裝室

702．．．蝕刻室

703．．．膜沉積室

704．．．轉移室

801．．．下遮蔽層

803．．．緩衝層

804．．．反鐵磁層

805．．．磁化釘扎層

806．．．絕緣層

807．．．自由層

808．．．帽蓋層

809．．．抗蝕層

809’．．．抗蝕層

811．．．多層結構

814．．．絕緣保護層

815．．．硬偏壓層

816．．．上遮蔽層

42．．．第二氣體

圖1為根據本發明的實施例之製造設備的輪廓圖。

圖2A至2G為根據本發明的實施例之用於磁頭的磁阻效應元件之製造步驟的例子圖。

圖3為根據本發明的實施例之多層結構的組態例子圖。

圖4為根據本發明的實施例之蝕刻室的例子圖。

圖5為根據本發明的實施例之膜沉積室的例子圖。

圖6為根據本發明的實施例之隔牆的詳細橫剖面圖。

圖7為根據本發明的實施例之電子密度的測量結果圖。

圖8為根據本發明的實施例之MOS電容器IV特性的測量結果圖。(例子的漏電流)

圖9為根據本發明的實施例之MOS電容器IV特性的測量結果圖。(例子的絕緣破壞電壓)

圖10為根據本發明的實施例之MOS電容器IV特性的測量結果圖。(比較例子的漏電流)

圖11為根據本發明的實施例之MOS電容器IV特性的測量結果圖。(比較例子的絕緣破壞電壓)

圖12為根據本發明的實施例之膜沉積速度的溫度相依圖。

圖13為根據本發明的實施例之表面內分佈的溫度相依圖。

圖14為根據本發明的實施例之覆蓋範圍的溫度相依圖。

圖15為根據本發明的實施例之使用保護膜作為底層來沉積磁性層的例子之矯頑磁力圖。

S901．．．蝕刻

S902．．．保護層沉積

S903．．．硬偏壓層沉積

S904．．．剝離

S905．．．上遮蔽層沉積

Claims

一種磁阻效應元件的製造方法，該磁阻效應元件包含：包括兩鐵磁層和夾置在該等鐵磁層之間的中間層之多層結構，其中具有至少一通孔之隔牆係設置在電漿產生空間和膜沉積處理空間之間，該電漿產生空間能夠產生電漿，而該膜沉積處理空間係與該電漿產生空間分開設置及將能夠安裝欲待處理的基板之基板支托部配置在其中，並且該電漿產生空間和該膜沉積處理空間係藉由該至少一通孔彼此連接，及該方法包含：經由該至少一通孔，將產生自該電漿產生空間中的第一來源氣體之活性物種引進該膜沉積處理空間；及使該反應物種能夠與該膜沉積處理空間中之第二來源氣體產生反應，以在安裝於該基板支托部上之欲待處理的該基板中所形成之多層結構上形成絕緣保護層。
根據申請專利範圍第1項之磁阻效應元件的製造方法，其中該保護層為氮化矽膜、氧化矽膜和氮氧化矽膜、其堆疊膜、或其混合膜的任一者。
根據申請專利範圍第1項之磁阻效應元件的製造方法，其中在低於150℃的沉積溫度中，將該保護層沉積在已使用有機遮罩材料予以處理之該多層結構上。
根據申請專利範圍第3項之磁阻效應元件的製造方法，其中在該處理所使用之該有機遮罩材料遺留在該多層結構上的同時沉積該保護層。
根據申請專利範圍第1項之磁阻效應元件的製造方法，其中在沉積該保護層時，從該電漿產生空間所產生的電漿流入該膜沉積處理空間之電漿的電子密度等於或低於1 x 10⁺⁷ cm^-3 。
根據申請專利範圍第1項之磁阻效應元件的製造方法，其中在真空下，接連執行使用遮罩材料處理該多層結構和沉積該保護層到已使用該遮罩材料予以處理之該多層結構上。