TWI450378B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI450378B
TWI450378B TW100139291A TW100139291A TWI450378B TW I450378 B TWI450378 B TW I450378B TW 100139291 A TW100139291 A TW 100139291A TW 100139291 A TW100139291 A TW 100139291A TW I450378 B TWI450378 B TW I450378B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
chip package
forming
protective layer
Prior art date
Application number
TW100139291A
Other languages
English (en)
Other versions
TW201244053A (en
Inventor
Bing Siang Chen
Chien Hui Chen
Shu Ming Chang
Tsang Yu Liu
Yen Shih Ho
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201244053A publication Critical patent/TW201244053A/zh
Application granted granted Critical
Publication of TWI450378B publication Critical patent/TWI450378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體及其形成方法，且特別是有關於堆疊有至少兩晶片之晶片封裝體及其形成方法。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
由於晶片尺寸與厚度的持續縮小化，晶片封裝體的製程難度隨之提升。避免晶片於封裝製程中受到損壞，並提高晶片封裝體之可靠度與結構穩定性已成為重要課題。
本發明一實施例提供一種晶片封裝體，包括：一第一晶片；一第二晶片，設置於該第一晶片之上，其中該第二晶片之一側面為一化學蝕刻表面；以及一連結塊體，設置於該第一晶片與該第二晶片之間而使該第一晶片與該第二晶片彼此連結。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一第一基底；提供一第二基底；於該第一基底之一上表面及/或該第二基底之一下表面上形成至少一連結塊體；透過該連結塊體而將該第二基底接合於該第一基底之上；於該第二基底之一上表面上形成一保護層，該保護層具有一開口，該開口露出該第二基底之一預定切割區；以該保護層為遮罩，蝕刻移除該第二基底位於該預定切割區之中的部分以形成露出該第一基底之一穿孔；以及部分移除該穿孔所露出之該第一基底以形成至少一晶片封裝體。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝各種堆疊晶片。例如，在本發明之晶片封裝體的實施例中，其可應用於下述晶片之堆疊封裝結構，例如包括各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率晶片模組(power IC module)等半導體晶片進行封裝。
其中，上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
第1A-1F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100及基底130。基底100及基底130可為兩半導體晶圓。例如，基底100可為(但不限於)一包含有複數個控制積體電路(control IC)之晶圓，其上定義有複數個預定切割道或預定切割區而將基底100劃分成複數個區域。這些區域中可分別形成有控制積體電路，其可包含CMOS元件。如第1A圖所示，基底100定義有預定切割區R，其將基底100劃分成複數個區域。這些區域中可分別形成有電子元件，例如是(但不限於)控制積體電路。
基底130可為(但不限於)一包含有複數個MEMS元件之晶圓，其上定義有複數個預定切割道而將基底130劃分成複數個區域。這些區域中可分別形成有MEMS元件。在基底130中，可形成有多個MEMS元件運作所需之孔洞或凹槽。
如第1A圖所示，接著將基底100接合於基底130之上。在一實施例中，可於基底130之表面上形成連結塊體102。在第1A圖之實施例中，連結塊體102不延伸進入預定切割區R之中。接著，透過連結塊體102而將基底100接合於基底130之上。在另一實施例中，可於基底100之表面100b上形成連結塊體102。接著，透過連結塊體102而將基底100接合於基底130之上。在又一實施例中，可於基底100與基底130之表面上接分別形成連接層。接著，透過兩連接層之接合而將基底100接合於基底130之上，其中兩連接層共同形成了兩基底間之連結塊體102。在一實施例中，連結塊體102與基底100及/或基底130之接合可例包括金屬對金屬之接合(例如，共晶接合，eutectic bond)、金屬對半導體之接合、金屬對絕緣層之接合、半導體對絕緣層之接合、半導體對半導體之接合、絕緣層對絕緣層之接合、或前述之組合。在一實施例中，連結塊體102為兩連接層之接合，兩連接層之接合可例如包括金屬對金屬之接合(例如，共晶接合)、金屬對半導體之接合、金屬對絕緣層之接合、半導體對絕緣層之接合、半導體對半導體之接合、絕緣層對絕緣層之接合、或前述之組合。
在一實施例中，連接塊體102之材質可為金屬材料，例如金、銅、鋁、或其相似物。或者，連接塊體102之材質可為半導體材料，例如矽、鍺、或其相似物。或者，連接塊體102之材質可為氧化物、氮化物、或高分子材料。在一實施例中，由於連結塊體102設置於基底100與基底130之間，因此基底100與基底130彼此不直接接觸而隔有一距離。在一實施例中，連接塊體102為導電塊體。在此情形下，基底100與基底130中之電子元件可透過連接塊體102而彼此傳遞訊號。此外，在一實施例中，基底100之表面100a上可形成有一導電區104。導電區104可電性連接基底100中之電子元件。
接著，如第1B圖所示，於基底100之表面100a上形成保護層106。保護層106可覆蓋表面100a而僅使預定切割區R露出。如第1B圖所示，保護層106可保護其下之導電區104，且具有露出預定切割區R之開口。在一實施例中，保護層106可為圖案化光阻層或其他適合的保護材料。
如第1C圖所示，接著以保護層106為遮罩，對露出之基底100進行蝕刻製程以蝕刻移除基底100位於預定切割區R中之部分以形成露出基底130之穿孔108。在一實施例中，穿孔108實質上為一溝槽，其例如係沿著晶圓上之預定切割道延伸。上述蝕刻製程亦可稱為預切割製程。適合的蝕刻製程包括濕式蝕刻、乾式蝕刻、或前述之組合。由於預先於基底100之表面100a上形成保護層106，因此蝕刻製程大抵不對基底100上之非預定切割區造成上害。例如，導電區104可受保護層106之保護而不被蝕刻。在蝕刻製程之後，可形成出基底100之側面100E。基底100之側面100E為一化學蝕刻表面。在一實施例中，可透過表面檢測技術觀察基底100之側面100E的微結構或鍵結而確認基底100之側面100E為化學蝕刻表面。
在一實施例中，基底100之厚度較薄，且於預定切割區R處懸空。例如，在第1C圖中，基底100之厚度小於基底130之厚度，且兩基底間隔有空腔(cavity)。在此情形下，採用蝕刻製程形成穿孔108可避免基底100破裂。在本案發明人所知之另一方法中，係採用切割刀延著晶圓之預定切割道而切割基底100。在此情形下，基底100容易因切割製程而造成破裂，影響後續切割所得之晶片的可靠度。
如第1D圖所示，在一實施例中，在形成穿孔108之後，可選擇性移除保護層106。基底100在上述蝕刻製程(或稱預切割製程)之後，可被分成複數個彼此分離的獨立區域，這些區域中可分別形成有電子元件，其例如包括控制積體電路。這些分離的獨立區域即為複數個晶片。因此，標號100亦可用以表示晶片。
接著，如第1E圖所示，可選擇性於基底100(或晶片100)之表面100a上形成保護層110。保護層110可具有露出導電區104之開口。保護層110之材質例如為防銲材料或絕緣材料等。接著，可於露出的導電區104之上形成導電凸塊112。導電凸塊112可透過導電區104而與晶片100中之電子元件電性連接。應注意的是，保護層110及導電凸塊112之形成步驟不限定於此階段進行。在其他實施例中，保護層110及導電凸塊112亦可於其他製程階段進行。例如，在其他實施例中，保護層110及導電凸塊112可於形成穿孔108之前形成。
如第1F圖所示，接著完成後續的切割製程以形成複數個彼此分離的晶片封裝體。在一實施例中，部分移除穿孔108所露出之基底130以將基底130分成複數個彼此分離的獨立區域，這些區域中可分別形成有電子元件，其例如包括微積電系統元件(MEMS)。這些分離的獨立區域即為複數個晶片。因此，標號130亦可用以表示晶片。
在一實施例中，可以蝕刻製程完成基底130之切割。在此情形下，基底130(或晶片130)之側面130D為一化學蝕刻表面。在另一實施例中，如第1F圖所示，可使用切割刀片140將基底130切穿。在此情形下，基底130(或晶片130)之側面130D為一切割表面。在一實施例中，可透過表面檢測技術觀察基底130(或晶片130)之側面130D的微結構或鍵結而確認基底130(或晶片130)之側面130D為切割表面。在一實施例中，基底100(或晶片100)之側面100E之粗糙度小於基底130(或晶片130)之側面130D的粗糙度。在另一實施例中，基底100(或晶片100)之側面100E之粗糙度大於基底130(或晶片130)之側面130D的粗糙度。依據不同的蝕刻方式、被蝕刻材質、尺寸大小、及/或切割條件，側面100E及側面130D可具有不同的粗糙度。然應注意的是，在又一實施例中，基底100(或晶片100)之側面100E之粗糙度可能大抵等於基底130(或晶片130)之側面130D的粗糙度。
在一實施例中，在對原本堆疊之晶圓進行後續切割製程之後，便可形成出至少一晶片封裝體。如第1F圖所示，在此實施例中，連接塊體102之最靠近晶片100之側面100E的側面102a不與晶片100之側面100E共平面。在此實施例中，連接塊體102之側面102a內縮於晶片封裝體的內部。此外，在一實施例中，切割刀片140之寬度(或厚度)可小於預定切割區R之寬度。因此，在所得之晶片封裝體中，晶片130之寬度大於晶片100之寬度。
本發明實施例還可有許多其他變化。第2A-2F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第2A圖所示，類似於第1A圖，提供兩堆疊之基底100及130，其中連結塊體102設置於兩基底之間。在第2A圖之實施例中，連結塊體102之一側面係與預定切割區R之一邊界大抵共平面。
接著，如第2B圖所示，於基底100之表面100a上形成保護層106以覆蓋其下之導電區104，並露出預定切割區R中之基底100。
如第2C圖所示，接著以保護層106為遮罩，對露出之基底100進行蝕刻製程以蝕刻移除基底100位於預定切割區R中之部分以形成露出基底130之穿孔108。在一實施例中，穿孔108實質上為一溝槽，其例如係沿著晶圓上之預定切割道延伸。上述蝕刻製程亦可稱為預切割製程。適合的蝕刻製程包括濕式蝕刻、乾式蝕刻、或前述之組合。基底100之側面100E為一化學蝕刻表面。在一實施例中，由於連結塊體102可大抵包圍預定切割區R。因此，在蝕刻移除預定切割區R中之基底100以形成穿孔108的製程步驟中，基底130上所形成之結構可獲連結塊體102之保護而免於被蝕刻移除。
如第2D圖所示，在一實施例中，在形成穿孔108之後，可選擇性移除保護層106。基底100在上述蝕刻製程(或稱預切割製程)之後，可被分成複數個彼此分離的獨立區域，這些區域中可分別形成有電子元件，其例如包括控制積體電路。這些分離的獨立區域即為複數個晶片。因此，標號100亦可用以表示晶片。
接著，如第2E圖所示，可選擇性於基底100(或晶片100)之表面100a上形成保護層110及與晶片100中之電子元件電性連接之導電凸塊112。
如第2F圖所示，接著完成後續的切割製程以形成複數個彼此分離的晶片封裝體。在一實施例中，部分移除穿孔108所露出之基底130以將基底130分成複數個彼此分離的獨立區域，這些區域中可分別形成有電子元件，其例如包括微積電系統元件(MEMS)。這些分離的獨立區域即為複數個晶片。因此，標號130亦可用以表示晶片。
在一實施例中，可以蝕刻製程完成基底130之切割。在此情形下，基底130(或晶片130)之側面130D為一化學蝕刻表面。在另一實施例中，如第2F圖所示，可使用切割刀片140將基底130切穿。在此情形下，基底130(或晶片130)之側面130D為一切割表面。
在一實施例中，在對原本堆疊之晶圓進行後續切割製程之後，便可形成出至少一晶片封裝體。如第2F圖所示，在此實施例中，連接塊體102之最靠近晶片100之側面100E的側面102a大抵與晶片100之側面100E共平面。在此實施例中，連接塊體102之側面102a與晶片100之側面100E大抵切齊。
本發明實施例還可有許多其他變化。例如，第3圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第3圖所示，此實施例類似於第2圖之實施例，區別主要在於連結塊體102延伸進入預定切割區R之中。因此，在所形成之晶片封裝體中，連結塊體102之側面102a將凸出於晶片100之側面100E。
本發明實施例之晶片封裝體可具有較佳的可靠度，可減輕封裝製程中對晶片的損壞風險。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底(晶片)
100a、100b‧‧‧表面
100E‧‧‧側面
102‧‧‧連結塊體
102a‧‧‧側面
104‧‧‧導電區
106‧‧‧保護層
108‧‧‧穿孔
110‧‧‧保護層
112‧‧‧導電凸塊
130‧‧‧基底(晶片)
130D‧‧‧側面
140‧‧‧切割刀片
R‧‧‧預定切割區
第1A-1F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
100．．．基底(晶片)
100a、100b．．．表面
100E．．．側面
102．．．連結塊體
102a．．．側面
104．．．導電區
108．．．穿孔
110．．．保護層
112．．．導電凸塊
130．．．基底(晶片)
130D．．．側面
140．．．切割刀片
R．．．預定切割區

Claims (20)

  1. 一種晶片封裝體，包括：一第一晶片；一第二晶片，設置於該第一晶片之上，其中該第二晶片之一側面為一化學蝕刻表面；以及一連結塊體，設置於該第一晶片與該第二晶片之間而使該第一晶片與該第二晶片彼此連結，且該連結塊體分隔該第一晶片及該第二晶片，而使該第一晶片及該第二晶片之間存在一間隙。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該第一晶片之厚度大於該第二晶片之厚度。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該第一晶片之一側面為一切割表面。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該第二晶片之該側面的粗糙度小於該第一晶片之一側面的粗糙度。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該第二晶片之該側面的粗糙度大於該第一晶片之一側面的粗糙度。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該第一晶片之一側面為一化學蝕刻表面。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該連結塊體之最靠近該第二晶片之該側面的一側面與該第二晶片之該側面共平面。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中 該連結塊體之最靠近該第二晶片之該側面的一側面不與該第二晶片之該側面共平面。
  9. 如申請專利範圍第1項所述之晶片封裝體，其中該第一晶片之寬度大於該第二晶片之寬度。
  10. 如申請專利範圍第1項所述之晶片封裝體，更包括：一保護層，設置於該第二晶片之上；以及一導電凸塊，設置於該第二晶片之上，且穿過該保護層而與該第二晶片上之一導電區電性連接。
  11. 一種晶片封裝體的形成方法，包括：提供一第一基底；提供一第二基底；於該第一基底之一上表面及/或該第二基底之一下表面上形成至少一連結塊體；透過該連結塊體而將該第二基底接合於該第一基底之上；於該第二基底之一上表面上形成一保護層，該保護層具有一開口，該開口露出該第二基底之一預定切割區；以該保護層為遮罩，蝕刻移除該第二基底位於該預定切割區之中的部分以形成露出該第一基底之一穿孔；以及部分移除該穿孔所露出之該第一基底以形成至少一晶片封裝體。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中部分移除該穿孔所露出之該第一基底以形 成至少一晶片封裝體的步驟包括使用一切割刀片將該第一基底切穿。
  13. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該切割刀片之寬度小於該預定切割區之寬度。
  14. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中部分移除該穿孔所露出之該第一基底以形成至少一晶片封裝體的步驟包括以蝕刻製程移除該第一基底而使該第一基底分離為複數個部分。
  15. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該連結塊體延伸進入該預定切割區之中。
  16. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該連結塊體不延伸進入該預定切割區。
  17. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該連結塊體之一側面與該預定切割區之一邊界共平面。
  18. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：於該第二基底之上形成一第二保護層，該第二保護層具有一開口，該開口露出該第二晶片上之一導電區；以及於露出的該導電區上形成一導電凸塊。
  19. 如申請專利範圍第18項所述之晶片封裝體的形成方法，其中該第二保護層及該導電凸塊的形成步驟係進行於蝕刻移除該第二基底的步驟之後，且進行於部分 移除該穿孔所露出之該第一基底以形成至少一晶片封裝體的步驟之前。
  20. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括在形成該穿孔之後，移除該保護層。
TW100139291A 2011-04-21 2011-10-28 晶片封裝體及其形成方法 TWI450378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110102543.0A CN102751266B (zh) 2011-04-21 2011-04-21 芯片封装体及其形成方法

Publications (2)

Publication Number Publication Date
TW201244053A TW201244053A (en) 2012-11-01
TWI450378B true TWI450378B (zh) 2014-08-21

Family

ID=47020663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100139291A TWI450378B (zh) 2011-04-21 2011-10-28 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (2) US20120267780A1 (zh)
CN (1) CN102751266B (zh)
TW (1) TWI450378B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
TWI576972B (zh) * 2013-01-18 2017-04-01 精材科技股份有限公司 半導體晶片封裝體及其製造方法
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
CN104124313B (zh) * 2013-04-27 2017-12-26 新世纪光电股份有限公司 发光二极管结构
JP6250429B2 (ja) * 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN104966708B (zh) * 2015-07-01 2018-06-12 英特尔公司 半导体封装结构
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
US10077187B2 (en) * 2016-02-03 2018-09-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10017377B2 (en) * 2016-06-29 2018-07-10 Robert Bosch Gmbh Protective coating on trench features of a wafer and method of fabrication thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101553923A (zh) * 2006-10-10 2009-10-07 泰塞拉公司 边缘连接晶片级叠置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975016B2 (en) * 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP2004228152A (ja) * 2003-01-20 2004-08-12 Shinko Electric Ind Co Ltd ウエハのダイシング方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
US8445325B2 (en) * 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
WO2008137511A1 (en) * 2007-05-04 2008-11-13 Crossfire Technologies, Inc. Accessing or interconnecting integrated circuits
US7569421B2 (en) * 2007-05-04 2009-08-04 Stats Chippac, Ltd. Through-hole via on saw streets
CN101226887B (zh) * 2008-02-15 2012-08-29 日月光半导体制造股份有限公司 晶片切割方法
US7666711B2 (en) * 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
US7993976B2 (en) * 2009-06-12 2011-08-09 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias with trench in saw street
JP5378078B2 (ja) * 2009-06-19 2013-12-25 株式会社東芝 半導体装置の製造方法
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101553923A (zh) * 2006-10-10 2009-10-07 泰塞拉公司 边缘连接晶片级叠置

Also Published As

Publication number Publication date
TW201244053A (en) 2012-11-01
US20150162245A1 (en) 2015-06-11
US20120267780A1 (en) 2012-10-25
CN102751266A (zh) 2012-10-24
US9305843B2 (en) 2016-04-05
CN102751266B (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
TWI450378B (zh) 晶片封裝體及其形成方法
TWI505428B (zh) 晶片封裝體及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI479578B (zh) 晶片封裝結構及其製作方法
TWI505433B (zh) 晶片封裝體及其製造方法
TWI511253B (zh) 晶片封裝體
TWI529905B (zh) 晶片封裝體及其形成方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI575779B (zh) 晶片封裝體及其製造方法
US8716844B2 (en) Chip package and method for forming the same
TWI529821B (zh) 晶片封裝體及其形成方法
US9640488B2 (en) Chip package and method for forming the same
TW201535551A (zh) 晶片封裝體及其製造方法
US20140015111A1 (en) Chip package and method for forming the same
TW201306188A (zh) 晶片封裝體及其製造方法
US9024437B2 (en) Chip package and method for forming the same
US8786093B2 (en) Chip package and method for forming the same
TWI503937B (zh) 晶片封裝體及其形成方法
TWI431741B (zh) 晶片封裝體及其形成方法
TWI539537B (zh) 晶片封裝體及其製造方法
WO2011052104A1 (ja) 半導体装置及びその製造方法
TWI482548B (zh) 線路結構的製造方法