TWI449479B - 線路之製造方法 - Google Patents

線路之製造方法 Download PDF

Info

Publication number
TWI449479B
TWI449479B TW101140496A TW101140496A TWI449479B TW I449479 B TWI449479 B TW I449479B TW 101140496 A TW101140496 A TW 101140496A TW 101140496 A TW101140496 A TW 101140496A TW I449479 B TWI449479 B TW I449479B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
film layer
patterned protective
conductive film
Prior art date
Application number
TW101140496A
Other languages
English (en)
Other versions
TW201419965A (zh
Inventor
Li Chieh Hsu
Hsiao Wen Kuo
Wei Chuan Chen
Original Assignee
Rtr Tech Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rtr Tech Technology Co Ltd filed Critical Rtr Tech Technology Co Ltd
Priority to TW101140496A priority Critical patent/TWI449479B/zh
Priority to CN201310495279.0A priority patent/CN103811333A/zh
Publication of TW201419965A publication Critical patent/TW201419965A/zh
Application granted granted Critical
Publication of TWI449479B publication Critical patent/TWI449479B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

線路之製造方法
本發明係有關於一種線路之製造方法,尤指一種藉由增加保護層或施壓於保護層而使之覆蓋導電層之手段,以避免蝕刻過程中的過度蝕刻,進而獲得精準線路圖案之線路製造方法。
目前資訊產品中,例如手機、電腦以及導航通訊裝置,對於印刷電路板或觸控面板的需求逐漸提高,相對地對面板之線路的精確度以及良率的要求也提高許多,以往傳統的電路板係採用印刷蝕刻阻劑之方法製造電路之線路及圖案,但由於電子產品之尺寸逐漸微小化與精細化,目前電路多採用壓膜或塗布光阻層,經過曝光顯影後,再以蝕刻作出電路板,而在前述之製造過程中,蝕刻過程係最不易控制且容易因過度浸蝕造成線路圖案精準度差或產生蝕刻斷線,降低良率。
線路圖案化之製造過程包括於基板上形成導電薄膜層,再對基板上之導電薄膜層進行蝕刻。目前蝕刻的方式有兩種,分別為濕式蝕刻與乾式蝕刻,其中製造圖案化之習知手段係採用兩道蝕刻製程,而二次蝕刻的結果常會造成線路圖案化之線路尺寸較原預定為小,且破壞導電薄膜層之導電性。並且由於導電薄膜層大多為結晶型氧化物所組成,其蝕刻速率與穩定性不易控制,易造成蝕刻不均、產品良率降低以及增加製造成本等缺點。
綜上所述,對於線路之製造過程中所產生之蝕刻缺點,目前未有一良好方案可控制前述線路圖案化之精準度,仍待進一步地研究並加以解決。
本發明揭露一種於導電薄膜層表面施加保護層之方法,使導電薄膜層在蝕刻過程中受到保護而可保持預定圖案化之線路,達到精準、高良率的圖案化線路,解決線路蝕刻過程中之過度側蝕的問題為本發明之目的。
本發明係有關於一種線路之製造方法,其包括下列步驟:提供一基板,基板上依順序形成第一導電薄膜層以及第二導電薄膜層。於基板之第二導電薄膜層上形成第一圖案化保護層,蝕刻第二導電薄膜層至露出局部之第一導電薄膜層。形成第二圖案化保護層於第一圖案化保護層之上,並使第二圖案化保護層覆蓋第二導電薄膜層之側面。以及蝕刻第一導電薄膜層。
較佳為,其形成第二圖案化保護層於第一圖案化保護層上之方法,更包括:形成光阻層於第一圖案化保護層上,曝光光阻層,以及顯影光阻層。
較佳為,形成第一圖案化保護層及第二圖案化保護層之方法,可藉由光阻微影法、網版印刷法、噴塗法、旋轉塗布法或狹縫式塗布法來形成。
較佳為,第一圖案化保護層及第二圖案化保護層可為乾膜光阻層、液態光阻層、聚合物層或油墨層。
較佳為,第二圖案化保護層更覆蓋於第一導電薄膜層之部分表面、第二導電薄膜層之側面及第一圖案化保護層之表面。
較佳為,基板可為聚酯(PET)、聚醯胺(PE)、用於電路板(PCB)之樹脂、矽、玻璃、塑膠、金屬或陶瓷。
另一方面,本發明進一步地提供另一種線路之製造方法,其包括下列步驟:提供一基板,基板上依順序形成第一導電薄膜層以及第二導電薄膜層。形成第一圖案化保護層於第二導電薄膜層之上,蝕刻第二導電薄膜層至露出局部至第一導電薄膜層。對第一圖案化保護層施加壓力,令第一圖案化保護層覆蓋於第二導電薄膜層之側面。以及對第一導電薄膜層進行蝕刻。
較佳為,第一圖案化保護層之表面積係大於第二導電薄膜層之表面積。
較佳為,第一圖案化保護層可為乾膜光阻層、液態光阻層、聚合物層或油墨層。
較佳為,對第一圖案化保護層施加壓力之方法可為熱壓法或輥壓法。
較佳為,基板可為聚酯(PET)、聚醯胺(PE)、用於電路板之樹脂、矽、玻璃、塑膠、金屬或陶瓷。
以下參考實施例及申請專利範圍而揭述本發明之例示具體實施例。在此所揭述的例示具體實施例之各種修改、調整或變化因所揭示而對熟悉本技術領域之人士為顯而易知。應了解,所有此種依據本發明之教示且經此教示而改進此技術的修改、調整或變化均視為在本發明之範圍與精髓內。
本發明提供一種觸控面板之製造方法,其具體實施例之詳細步驟請參見圖1a至圖1d。
如圖1a所示,本發明提供一基板1,基板1之表面上依次塗布有第一導電薄膜層2以及第二導電薄膜層3,其中基板1例如可為聚酯(PET)、聚醯胺(PE)、用於電路板(PCB)之樹脂、矽、玻璃、強化玻璃、聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、塑膠、金屬或陶瓷,以及第一導電薄膜層2及第二導電薄膜層3。其中,第一導電薄膜層2例如可為金屬氧化物、氧化銦錫(indium tin oxide,ITO)、氧化銦鋅(indium zinc oxide,IZO)、氧化鎘錫(cadmium tin oxide,CTO)、氧化鋁鋅(aluminum zinc oxide,AZO)、氧化銦鋅錫(indium tin zinc oxide,ITZO)、氧化鋅(zinc oxide)、氧化鎘(cadmium oxide)、氧化鉿(hafnium oxide,HfO)、氧化銦鎵鋅(indium gallium zinc oxide,InGaZnO)、氧化銦鎵鋅鎂(indium gallium zinc magnesium oxide,InGaZnMgO)、氧化銦鎵鎂(indium gallium magnesium oxide,InGaMgO)或氧化銦鎵鋁(indium gallium aluminum oxide,InGaAlO)等所組成。第二導電薄膜層3例如可為至少一層導電金屬層,或者多層導電金屬層,其材質可為銅合金、鋁合金、金、銀、鋁、銅、鉬等導電金屬或導電合金。多層導電金屬層之結構,例如可為鉬層/鋁層/鉬層之堆疊結構,或者可為選自銅合金、鋁合金、金、銀、鋁、銅、鉬等導電金屬或導電合金之一種或多種材質而堆疊之多層導電金屬層結構。
接著,於基板1之第二導電薄膜層3表面形成第一圖案化保護層4,其中第一圖案化保護層4可為固態光阻、乾膜光阻、液態光阻劑或光阻膠等物質所組成。另外,第一圖案化保護層4可藉由熱壓乾膜光阻、網版印刷法、噴塗法、旋轉塗布法或狹縫式塗布法所形成。接著,以特定圖案的光罩6對第一圖案化保護層4進行曝光顯影以圖案化(請參見圖1b所示)。其中圖案化的製程大致是藉由微影製程(photolithography)而達成,微影製程包括光阻塗佈(photoresist coating)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure)、光阻顯影(developing photoresist)與硬烘烤(hard baking)等。繼之,對第二導電薄膜層3進行蝕刻,蝕刻至第一導電薄膜層2之局部表面露出為止。另外,於本發明之具體實施例中,第一圖案化保護層4可為任一具有保護被覆功能之塗布層所替代,例如可為金屬層、乾膜光阻層、液態光阻層、聚合物層、黏著劑層或油墨層。
請參見圖1c所示,對經蝕刻之第二導電薄膜層3以及第一圖案化保護層4塗布第二圖案化保護層5,令第二圖案化保護層5覆蓋於第一導電薄膜層2之部分表面、第二導電薄膜層3之側面,以及第一圖案化保護層4之表面,以保護已形成圖案化之第二導電薄膜層3。
如圖1d所示,對第一導電薄膜層2進行蝕刻,由於第二導電薄膜層3之側面,已為第二圖案化保護層所被覆,因此於第一導電薄膜層2之蝕刻過程中,第二導電薄膜層 3可維持預定之圖案化線路而不被侵蝕,待第一導電薄膜層2蝕刻完成後,去除第一圖案化保護層4以及第二圖案化保護層5,獲得一精準圖案化線路之基板1。
進一步地,本發明更提供另一種線路之製造方法,其具體實施例之詳細步驟請參見圖2a至圖2e。
請參見圖2a所示,如前述之具有第一導電薄膜層2以及第二導電薄膜層3之基板1,藉由特定之光罩圖案形成第一圖案化保護層4於第二導電薄膜層3之表面,藉由曝光顯影,且蝕刻第一圖案化保護層4及第二導電薄膜層3予以圖案化,此道蝕刻至露出第一導電薄膜層2之表面為止。其中,上述之圖案化製程大致是藉由微影製程(photolithography)而達成,微影製程包括光阻塗佈(photoresist coating)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure)、光阻顯影(developing photoresist)與硬烘烤(hard baking)等。
請參見圖2b所示,進一步地蝕刻第二導電薄膜層3,令第二導電薄膜層3至預定之尺寸大小,使第一圖案化保護層4之表面積大於第二導電薄膜層3之表面積。
請參見圖2c所示,對第一圖案化保護層4施加壓力,例如藉由熱壓法或輥壓法進行,使第一圖案化保護層4向下方延展,進而被覆第二導電薄膜層3之側面,達到保護第二導電薄膜層3之功效。
如圖2d所示,接著進行第二道蝕刻工法,對第一導電薄膜層2進行蝕刻,由於第二導電薄膜層3已獲得第一 圖案化保護層4覆蓋,因此於第一導電薄膜層2之蝕刻過程中,第二導電薄膜層3可保持預定之線路圖案。
請參見圖2d及2e所示,待蝕刻且圖案化之第一導電薄膜層2完成蝕刻後,去除第一圖案化保護層4後,獲得精確之圖案化線路之基板1。
本發明之線路之製造方法具有連續性生產特性,且本發明之基板為具可撓性的基板,因此前述之該等步驟係均採用捲對捲(roll-to-roll)製程,以達到高效能、低成本之優點。其中,可撓式基板材質為低位相差材料,例如可為三醋酸纖維素(TAC)、聚甲基丙烯酸甲酯(PMMA)等,但不限於此。
藉由本發明之線路之製造方法,可有效改善線路因過度蝕刻而造成精確度低或導電性遭破壞等缺點,藉由兩道圖案化保護層或對圖案化保護層施加壓力令其被覆導電薄膜層之表面等手段,達到保護導電薄膜層之功效。
1‧‧‧基板
2‧‧‧第一導電薄膜層
3‧‧‧第二導電薄膜層
4‧‧‧第一圖案化保護層
5‧‧‧第二圖案化保護層
6‧‧‧光罩
圖1a 係本發明之第一圖案化保護層之示意圖。
圖1b 係本發明之蝕刻第二導電薄膜層示意圖。
圖1c 係本發明之形成第二圖案化保護層之示意圖。
圖1d 係本發明之蝕刻具有第二圖案化保護層之第一導電薄膜層之示意圖。
圖2a 係本發明之蝕刻第一圖案化保護層以及第二導電薄膜層之示意圖。
圖2b 係蝕刻第二導電薄膜層之示意圖。
圖2c 係對第一圖案化保護層施加壓力被覆第二導電薄膜層之示意圖。
圖2d 係對第一導電薄膜層進行蝕刻示意圖。
圖2e 係本發明蝕刻完成之基板的示意圖。
1‧‧‧基板
2‧‧‧第一導電薄膜層
3‧‧‧第二導電薄膜層
4‧‧‧第一圖案化保護層
5‧‧‧第二圖案化保護層
6‧‧‧光罩

Claims (11)

  1. 一種線路之製造方法,其包括下列步驟:提供一基板,該基板上依順序形成一第一導電薄膜層以及一第二導電薄膜層;於該基板之該第二導電薄膜層上形成一第一圖案化保護層;蝕刻該第二導電薄膜層至露出局部之該第一導電薄膜層;形成一第二圖案化保護層於該第一圖案化保護層之上,並使該第二圖案化保護層覆蓋該第二導電薄膜層之側面;以及蝕刻該第一導電薄膜層。
  2. 如申請專利範圍第1項之線路之製造方法,其中,形成該第二圖案化保護層於該第一圖案化保護層上之步驟,更包括:形成一光阻層於該第一圖案化保護層上;曝光該光阻層;以及顯影該光阻層。
  3. 如申請專利範圍第1項之線路之製造方法,其中,形成該第一圖案化保護層及第二圖案化保護層可為以光阻微影法、網版印刷法、噴塗法、旋轉塗布法或狹縫式塗布法所形成。
  4. 如申請專利範圍第1項之線路之製造方法,其中該第一圖案化保護層及該第二圖案化保護層可為乾膜光阻層、液態光阻層、聚合物層或油墨層。
  5. 如申請專利範圍第1項之線路之製造方法,其中該第二圖案化保護層係覆蓋於該第一導電薄膜層之部分表面、該第二導電薄膜層之側面及該第一圖案化保護層之表面。
  6. 如申請專利範圍第1至5項中任一項之線路之製造方法,其中該基板可為聚酯(PET)、聚醯胺(PE)、用於電路板(PCB)之樹脂、矽、玻璃、塑膠、金屬或陶瓷。
  7. 一種線路之製造方法,其包括下列步驟:提供一基板,該基板上依順序形成一第一導電薄膜層以及一第二導電薄膜層;形成一第一圖案化保護層於該第二導電薄膜層之上;蝕刻該第二導電薄膜層至露出局部至該第一導電薄膜層;對該第一圖案化保護層施加壓力,令該第一圖案化保護層覆蓋於該第二導電薄膜層之側面;以及對該第一導電薄膜層進行蝕刻。
  8. 如申請專利範圍第7項之線路之製造方法,其中該第一圖案化保護層之表面積係大於該第二導電薄膜層之表面積。
  9. 如申請專利範圍第7項之線路之製造方法,其中該第一圖案化保護層可為乾膜光阻層、液態光阻層、聚合物層或油墨層。
  10. 如申請專利範圍第7項之線路之製造方法,其中對該第一圖案化保護層施加壓力之方法可為熱壓法或輥壓法來執行。
  11. 如申請專利範圍第7至10項中任一項之線路之製造方法,其中該基板可為聚酯(PET)、聚醯胺(PE)、用於電路板(PCB)之樹脂、矽、玻璃、塑膠、金屬或陶瓷。
TW101140496A 2012-11-01 2012-11-01 線路之製造方法 TWI449479B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101140496A TWI449479B (zh) 2012-11-01 2012-11-01 線路之製造方法
CN201310495279.0A CN103811333A (zh) 2012-11-01 2013-10-21 线路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101140496A TWI449479B (zh) 2012-11-01 2012-11-01 線路之製造方法

Publications (2)

Publication Number Publication Date
TW201419965A TW201419965A (zh) 2014-05-16
TWI449479B true TWI449479B (zh) 2014-08-11

Family

ID=50707943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140496A TWI449479B (zh) 2012-11-01 2012-11-01 線路之製造方法

Country Status (2)

Country Link
CN (1) CN103811333A (zh)
TW (1) TWI449479B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430466B (zh) * 2014-11-07 2021-02-26 应用材料公司 用于触摸屏面板的层状***、用于触摸屏面板的层状***的制造方法及触摸屏面板
CN104360443A (zh) * 2014-11-14 2015-02-18 四川飞阳科技有限公司 一种刻蚀方法
CN104378923A (zh) * 2014-11-14 2015-02-25 江门崇达电路技术有限公司 一种印刷线路板的蚀刻方法
CN108966515B (zh) * 2018-08-10 2021-02-26 鹤山市中富兴业电路有限公司 一种印制线路板蚀刻因子6.0工艺
TWI708537B (zh) * 2019-08-26 2020-10-21 健鼎科技股份有限公司 線路圖形生產方法
CN113064306B (zh) * 2021-03-16 2022-09-23 昆山龙腾光电股份有限公司 基板结构的制造方法、基板结构及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216799A (en) * 2010-10-14 2012-04-16 Young Fast Optoelectronics Co Manufacturing method of touch sensor pattern and signal conductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703985B1 (ko) * 2006-02-17 2007-04-09 삼성전자주식회사 반도체 소자의 제조 방법
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
JP4308862B2 (ja) * 2007-03-05 2009-08-05 日東電工株式会社 配線回路基板およびその製造方法
CN101308809A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 铝导线的制作方法
CN102088002B (zh) * 2009-12-02 2013-12-04 旺宏电子股份有限公司 制造一种记忆装置的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216799A (en) * 2010-10-14 2012-04-16 Young Fast Optoelectronics Co Manufacturing method of touch sensor pattern and signal conductor

Also Published As

Publication number Publication date
TW201419965A (zh) 2014-05-16
CN103811333A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
TWI449479B (zh) 線路之製造方法
JP5486019B2 (ja) 導電性パターンおよびその製造方法
TWM586818U (zh) 觸控面板
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
JP2014027317A (ja) プリント基板の製造方法
WO2014166150A1 (zh) 触摸面板及其制作方法、显示装置
US9551937B2 (en) Graphene sensor and method of fabricating the same and touch-sensitive display device
US20150029411A1 (en) Touch panel, conductive film and method for manufacturing the same
CN108305881B (zh) 阵列基板及其制造方法、显示面板、显示装置
US11630541B2 (en) Touch panel and manufacturing method thereof
TW201712513A (zh) 薄膜觸控感測器及其製造方法
EP2711972A1 (en) Method for manufacturing pattern structure
CN101998770A (zh) 蚀刻薄膜电阻电路板制作方法
CN105206621A (zh) 一种构图方法、阵列基板及显示装置
TWI482223B (zh) 觸控面板之製造方法
US8227175B2 (en) Method for smoothing printed circuit boards
CN107107603B (zh) 用于胶版印刷的铅版的制造方法以及用于胶版印刷的铅版
US20140096693A1 (en) Apparatus of forming pattern, method of manufacturing the same, and method of forming the same
JP4808824B1 (ja) パターン構造体の製造方法
JP2010040424A (ja) タッチセンサの製造方法
WO2020147322A1 (zh) 导电膜的制作方法及导电膜
KR20140041045A (ko) 회로 기판 및 그 제조 방법.
JP2009117784A (ja) ポリマー膜のパターニング方法
KR101250422B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
TWI406613B (zh) Line formation method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees