TWI446522B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI446522B TWI446522B TW097112894A TW97112894A TWI446522B TW I446522 B TWI446522 B TW I446522B TW 097112894 A TW097112894 A TW 097112894A TW 97112894 A TW97112894 A TW 97112894A TW I446522 B TWI446522 B TW I446522B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate electrode
- insulating film
- film
- semiconductor device
- tantalum nitride
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 123
- 238000000034 method Methods 0.000 title description 63
- 238000004519 manufacturing process Methods 0.000 title description 32
- 125000006850 spacer group Chemical group 0.000 claims description 168
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 62
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 28
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 239000010955 niobium Substances 0.000 claims description 5
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910052762 osmium Inorganic materials 0.000 claims 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 238000005530 etching Methods 0.000 description 39
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 34
- 239000003870 refractory metal Substances 0.000 description 21
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 12
- 229910001936 tantalum oxide Inorganic materials 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 229910003697 SiBN Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- BFRGSJVXBIWTCF-UHFFFAOYSA-N niobium monoxide Chemical compound [Nb]=O BFRGSJVXBIWTCF-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 6
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- QCLQZCOGUCNIOC-UHFFFAOYSA-N azanylidynelanthanum Chemical compound [La]#N QCLQZCOGUCNIOC-UHFFFAOYSA-N 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000003389 potentiating effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明關於一種半導體裝置及其製造方法，且特別言之關於一種包括一場效電晶體之半導體裝置及其製造方法。
本發明包括在2007年4月18日向日本專利局申請的日本專利申請案JP 2007－108953的相關標的，該案之全文以引用的方式併入本文中。
在半導體裝置之製造方法中，通常使用鑲嵌程序作為線路之形成方法。
在鑲嵌程序中，例如，於基板上之絕緣膜中形成閘極電極之溝渠，並沈積導電材料以填充閘極電極之溝渠，隨後藉由CMP(化學機械拋光)從外側移除溝渠，留下閘極電極之溝渠中之導電材料以形成線路。
為半導體裝置之基本元件的MOSFET(金氧半導體場效電晶體；以下稱為"MOS電晶體")係因小型化之進展與半導體裝置之整合之提升而愈來愈小型化。因此，閘極長度與閘極絕緣膜之厚度係與比例相關聯而減小。
用作閘極絕緣膜之SiON絕緣膜在32－nm產生後導致大洩漏，且因此難以使用SiON絕緣膜作為閘極絕緣膜。
因此，有研究一方法，其使用實體膜厚度能夠增加之高介電常數膜(所謂的高k膜)作為閘極絕緣膜材料。
由於高k膜通常具有低耐熱性，因此期望在其中執行高溫處理之源極－汲極區域之擴散熱處理後形成閘極絕緣
膜。
通常使用運用鑲嵌程序形成MOS電晶體之閘極電極的鑲嵌閘極程序來作為允許此等步驟的方法。
日本未審查專利申請公開案第2005－303256號揭示一種具有一源極－汲極區域之MOS電晶體的形成方法，該源極－汲極區域使用鑲嵌閘極程序而具備延伸區域。
在此方法中，例如，於半導體基板之作用區域上形成一虛設閘極絕緣膜與一虛設閘極電極，於該基板上之虛設絕緣膜之兩側上形成由氮化矽組成的偏移間隔物，且該半導體基板係使用該虛設閘極電極與該等偏移間隔物作為形成延伸區域之遮罩來植入離子。
接著，於該基板上之偏移間隔物之兩側上形成側壁間隔物，且該半導體基板係使用該虛設閘極電極、該等偏移間隔物與該等側壁間隔物作為形成源極－汲極區域之遮罩來植入離子。
如上所述，形成各具備延伸區域之源極－汲極區域。
接著，在整個表面上形成一層間絕緣膜以覆蓋該虛設閘極電極，拋光頂部表面直到曝露該虛設閘極電極之表面為止，隨後藉由蝕刻移除該虛設閘極電極與該虛設閘極絕緣膜以形成閘極電極之溝渠。
接著，於閘極電極之溝渠之底部形成一閘極絕緣膜，隨後於該閘極絕緣膜上形成一閘極電極以填充閘極電極之溝渠。
如上所述，MOS電晶體係使用鑲嵌程序來形成。
形成閘極電極之溝渠時，該虛設閘極絕緣膜較佳地係藉由濕式蝕刻來移除以便能避免對該基板造成損害。因此，在日本未審查專利申請公開案第2005－303256號中，該等偏移間隔物係由氮化矽組成以便能避免該等偏移間隔物藉由濕式蝕刻而移除。
儘管可避免該等偏移間隔物藉由濕式蝕刻而移除，然而閘極電極與源極－汲極區域間之寄生電容係增加，因為氮化矽之介電常數係比氧化矽之介電常數高。此導致MOS電晶體之特性劣化。
欲解決之一問題係在使用鑲嵌程序形成MOS電晶體時，難以形成具有高特性之電晶體。
根據本發明之一具體實施例之一半導體裝置包括一場效電晶體，其包括：一半導體基板，其具有一通道形成區域；一絕緣膜，其於該半導體基板上形成；一閘極電極溝渠，其於該絕緣膜中形成；一閘極絕緣膜，其於該閘極電極溝渠之底部形成；一閘極電極，其於該閘極絕緣膜上形成以填充該閘極電極溝渠；偏移間隔物，其由氧化矽或含硼氮化矽組成並形成為該絕緣膜之一部分以構成該閘極電極溝渠之側壁；側壁間隔物，其在背離該閘極電極之側上於該等偏移間隔物之兩側上形成為該絕緣膜之一部分；以及源極－汲極區域，其各具有一延伸區域並於該半導體基板中且於至少該等偏移間隔物與該等側壁間隔物之下形成。
該半導體裝置包括於具有該通道形成區域之半導體基板上形成之絕緣膜、於該絕緣膜中形成之閘極電極溝渠、於該閘極電極溝渠之底部形成之閘極絕緣膜以及於該閘極絕緣膜上形成以填充該閘極電極溝渠之閘極電極。
同時，由氧化矽或含硼氮化矽組成之偏移間隔物係形成為該絕緣膜之一部分以構成該閘極電極溝渠之側壁，而該等側壁間隔物係在背離該閘極電極之側上於該等偏移間隔物之兩側上形成為該絕緣膜之一部分。
此外，各具有一延伸區域之源極－汲極區域係於該半導體基板中且於至少該等偏移間隔物與該等側壁間隔物之下形成。
該場效電晶體係如上所述地組態。
根據本發明之另一具體實施例之一半導體裝置包括一場效電晶體，其包括：一半導體基板，其具有一通道形成區域；一絕緣膜，其於該半導體基板上形成；一閘極電極溝渠，其於該絕緣膜中形成；一閘極絕緣膜，其於該閘極電極溝渠之底部形成；一閘極電極，其於該閘極絕緣膜上形成以填充該閘極電極溝渠；偏移間隔物，其各包括一氮化矽膜或一含硼氮化矽膜與一氧化矽膜(其係層壓自該閘極電極側)並形成為該絕緣膜之一部分以構成該閘極電極溝渠之側壁；側壁間隔物，其在背離該閘極電極之側上於該等偏移間隔物之兩側上形成為該絕緣膜之一部分；以及源極－汲極區域，其各具有一延伸區域並於該半導體基板中且於至少該等偏移間隔物與該等側壁間隔物之下形成。
該半導體裝置包括於具有該通道形成區域之半導體基板上形成之絕緣膜、於該絕緣膜中形成之閘極電極溝渠、於該閘極電極溝渠之底部形成之閘極絕緣膜以及於該閘極絕緣膜上形成以填充該閘極電極溝渠之閘極電極。
同時，各包括層壓自該閘極電極側之氮化矽膜或含硼氮化矽膜與氧化矽膜之偏移間隔物係形成為該絕緣膜之一部分以構成該閘極電極溝渠之側壁，而該等側壁間隔物係在背離該閘極電極之側上於該等偏移間隔物之兩側上形成為該絕緣膜之一部分。
此外，各具有一延伸區域之源極－汲極區域係於該半導體基板中且於至少該等偏移間隔物與該等側壁間隔物下形成。
該場效電晶體係如上所述地組態。
根據本發明之一進一步具體實施例之一半導體裝置之製造方法包括下列步驟：於具有一通道形成區域之一半導體基板上形成一虛設閘極絕緣膜與一虛設閘極電極，於該虛設閘極電極之兩側上形成由氧化矽或含硼氮化矽組成之偏移間隔物，使用該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成延伸區域，於該等偏移間隔物之兩側上形成側壁間隔物，使用該等側壁間隔物、該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成源極－汲極區域，形成一絕緣膜以覆蓋該虛設閘極電極，移除該絕緣膜直到從該絕緣膜之頂部曝露該虛設閘極電極為止，移除該虛設閘極電極與該虛設閘極絕緣膜以形成一閘
極電極溝渠，於該閘極電極溝渠之底部形成一閘極絕緣膜，於該閘極絕緣膜上形成一導電層以填充該閘極電極溝渠，以及從該閘極電極溝渠之外側移除該導電層以形成一場效電晶體。至少移除該虛設閘極絕緣膜之步驟包括一蝕刻處理，其包括以含氨與氟化氫之蝕刻氣體來處理該絕緣層之曝露表面之表面的第一處理以及分解並蒸發於第一處理中形成之產物的第二處理。
於一半導體裝置之製造方法中，於具有一通道形成區域之一半導體基板上形成一虛設閘極絕緣膜與一虛設閘極電極，於該虛設閘極電極之兩側上形成由氧化矽或含硼氮化矽組成之偏移間隔物，以及使用該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成延伸區域。
接著，側壁間隔物係於該等偏移間隔物之兩側上，且源極一汲極區域係使用該等側壁間隔物、該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成。
接著，形成一絕緣膜以覆蓋該虛設閘極電極，移除該絕緣膜直到從該絕緣膜之頂部曝露該虛設閘極電極為止，並移除該虛設閘極電極與該虛設閘極絕緣膜以形成一閘極電極溝渠。
接著，一閘極絕緣膜係於該閘極電極溝渠之底部形成，一導電層係於該閘極絕緣膜上形成以填充該閘極電極溝渠，並從該閘極電極溝渠之外側移除該導電層。
依此方式，形成一場效電晶體。
至少移除該虛設閘極絕緣膜之步驟包括一蝕刻處理，其
包括以含氨與氟化氫之蝕刻氣體來處理該絕緣層之曝露表面的第一處理以及分解並蒸發於第一處理中形成之產物的第二處理。
根據本發明之一又進一步具體實施例之一半導體裝置之製造方法包括下列步驟：於具有一通道形成區域之一半導體基板上形成一虛設閘極絕緣膜與一虛設閘極電極，依序層壓一氮化矽膜與一氧化矽膜或一含硼氮化矽膜以於該虛設閘極電極之兩側上形成偏移間隔物，使用該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成延伸區域，於該等偏移間隔物之兩側上形成側壁間隔物，使用該等側壁間隔物、該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成源極－汲極區域，形成一絕緣膜以覆蓋該虛設閘極電極，移除該絕緣膜直到從該絕緣膜之頂部曝露該虛設閘極電極為止，移除該虛設閘極電極與該虛設閘極絕緣膜以形成一閘極電極溝渠並移除構成該等偏移間隔物之氮化矽膜，於該閘極電極溝渠之底部形成一閘極絕緣膜，於該閘極絕緣膜上形成一導電層以填充該閘極電極溝渠，以及從該閘極電極溝渠之外側移除該導電層以形成一場效電晶體。
於一半導體裝置之製造方法中，於具有一通道形成區域之一半導體基板上形成一虛設閘極絕緣膜與一虛設閘極電極，層壓一氮化矽膜與一氧化矽膜或一含硼氮化矽膜以便能於該虛設閘極電極之兩側上形成偏移間隔物，以及使用該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板
中形成延伸區域。
接著，於該等偏移間隔物之兩側上形成側壁間隔物，且源極－汲極區域係使用該等側壁’間隔物、該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成。
接著，形成一絕緣膜以覆蓋該虛設閘極電極，移除該絕緣膜直到從該絕緣膜之頂部曝露該虛設閘極電極為止，移除該虛設閘極電極與該虛設閘極絕緣膜以形成一閘極電極溝渠，並移除構成該等偏移間隔物之氮化矽膜。
接著，一閘極絕緣膜係於該閘極電極溝渠之底部形成，一導電層係於該閘極絕緣膜上形成以填充該閘極電極溝渠，並從該閘極電極溝渠之外側移除該導電層。
依此方式，形成一場效電晶體。
根據本發明之一又進一步具體實施例之一半導體裝置之製造方法包括下列步驟：於具有一通道形成區域之一半導體基板上形成一虛設閘極絕緣膜與一虛設閘極電極，依序層壓一氮化矽膜或一含硼氮化矽膜與一氧化矽膜以於該虛設閘極電極之兩側上形成偏移間隔物，使用該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成延伸區域，於該等偏移間隔物之兩側上形成側壁間隔物，使用該等側壁間隔物、該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成源極－汲極區域，形成一絕緣膜以覆蓋該虛設閘極電極，移除該絕緣膜直到從該絕緣膜之頂部曝露該虛設閘極電極為止，移除該虛設閘極電極與該虛設閘極絕緣膜以形成一閘極電極溝渠同時留下構成該等偏
移間隔物之氮化矽膜或含硼氮化矽膜之至少一部分，於該閘極電極溝渠之底部形成一閘極絕緣膜，於該閘極絕緣膜上形成一導電層以填充該閘極電極溝渠，以及從該閘極電極溝渠之外側移除該導電層以形成一場效電晶體。
於一半導體裝置之製造方法中，於具有一通道形成區域之一半導體基板上形成一虛設閘極絕緣膜與一虛設閘極電極，層壓一氮化矽膜或一含硼氮化矽膜與一氧化矽膜以便能於該虛設閘極電極之兩側上形成偏移間隔物，以及使用該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成延伸區域。
接著，於該等偏移間隔物之兩側上形成側壁間隔物，且源極－汲極區域係使用該等側壁間隔物、該等偏移間隔物與該閘極電極作為一遮罩於該半導體基板中形成。
接著，形成一絕緣膜以覆蓋該虛設閘極電極，移除該絕緣膜直到從該絕緣膜之頂部曝露該虛設閘極電極為止，並移除該虛設閘極電極與該虛設閘極絕緣膜以形成一閘極電極溝渠同時留下構成該等偏移間隔物之氮化矽膜或含硼氮化矽膜之至少一部分。
接著，一閘極絕緣膜係於該閘極電極溝渠之底部形成，一導電層係於該閘極絕緣膜上形成以填充該閘極電極溝渠，並從該閘極電極溝渠之外側移除該導電層。
依此方式，形成一場效電晶體。
根據本發明之一具體實施例之一半導體裝置具有一結構，其中使用具有比由氮化矽組成之偏移間隔物之介電常
數低之介電常數的一氧化矽膜並在製程後保留該氧化矽膜。因此，可能保有高特性，因為MOS電晶體由鑲嵌閘極程序形成。
根據本發明之一具體實施例之一半導體裝置之製造方法包括在使用該鑲嵌閘極程序形成MOS電晶體時，形成偏移間隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增強MOS電晶體之特性。
以下將參考圖式描述根據本發明之具體實施例之半導體裝置及其製造方法。
圖1係顯示根據第一具體實施例之半導體裝置的示意性斷面圖。
例如，籍由STI(淺溝渠隔離)方法形成元件隔離絕緣膜11以用於一矽半導體基板10(其具有一通道形成區域)上之隔離作用區域。此外，於該半導體基板10上形成包括偏移間隔物15、氮化矽膜(側壁間隔物)17a與一層間絕緣膜20之一絕緣膜I。
例如，於該絕緣膜I中形成一閘極電極溝渠A，並於該閘極電極溝渠A之底部形成包括具有比氧化矽之介電常數高之介電常數之氧化鉿膜或氧化鋁膜(即，高k膜)或氧化矽膜的一閘極絕緣膜21。此外，藉由以多晶矽或一金屬材料填充該閘極電極溝渠A於該閘極絕緣膜21上形成一閘極電極
22。此外，如圖1中顯示，當該閘極電極22係由多晶矽組成時，在該閘極電極22之頂部表面上形成由NiSi組成之一耐火金屬矽化物層23。當該閘極電極22係由一金屬材料組成時，使用例如選自由鎢、鉿、鉭、鈦、鉬、釕、鎳與鉑組成之群組的一金屬、含該金屬之合金或該金屬之化合物。
例如，該等偏移間隔物15係形成為該絕緣膜I之一部分以便能接觸該半導體基板10並構成該間極電極溝渠A之側壁。該等偏移間隔物15係由氧化矽組成。
該等氮化矽膜(側壁間隔物)17a係形成為該絕緣膜I之一部分以便能接觸該半導體基板10。於背離該閘極電極22之偏移間隔物15之兩側上形成該等氮化矽膜17a。
該層間絕緣膜20係由(例如)氧化矽組成。
此外，於至少該等偏移間隔物15與該等氮化矽膜(側壁間隔物)17a之下且於該半導體基板10上形成各具有一延伸區域16之源極－汲極區域18。於該等源極－汲極區域18中之每一者之表面層上亦形成由NiSi組成之一耐火金屬矽化物層19。
一場效電晶體係如上所述地組態。
此外，形成由氧化矽組成之一上絕緣膜24以覆蓋該絕緣膜I與該閘極電極22(或該耐火金屬矽化物層23)。此外，開口CH係提供以通過該上絕緣膜24與該層間絕緣膜20並到達該等源極－汲極區域18中之每一者之耐火金屬矽化物層19及該閘極電極22之耐火金屬矽化物層23。該等開口CH
之每一者係填充由導電材料組成之插塞25。此外，於該上絕緣膜24上形成由一導電材料組成之一上線路26以便能連接至該等插塞25之每一者。
該等偏移間隔物15係用作形成該等延伸區域之一遮罩層。因此，取決於活化熱處理之條件，該等偏移間隔物15背離該閘極電極22之端位置係用於實質上定位該等延伸區域16之通道側端。因此，該等偏移間隔物15之每一者的寬度係與該等延伸區域之輪廓有關，並可能由該輪廓決定氧化矽膜係用於該等偏移間隔物15。
同時，該等氮化矽膜(側壁間隔物)17a係用作形成該等源極－汲極區域之一遮罩層。因此，取決於活化熱處理之條件，該等氮化矽膜(側壁間隔物)17a背離該閘極電極22之端位置係用於實質上定位該等延伸區域18之通道側端。
根據此具體實施例之半導體裝置具有一結構，其中使用具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜並在製程後保留該氧化矽膜。因此，可能保有高特性，因為MOS電晶體由鑲嵌閘極程序形成。
該等偏移間隔物15之材料並不限於氧化矽，而可使用含硼氮化矽(SiBN)膜。SiBN膜具有比氮化矽膜之介電常數低之介電常數，且在B/N比率為2之情況下介電常數係大約5。同時，SiBN膜具有比氧化矽膜之耐酸性高之耐酸性，因而蝕刻量係較小。因此，即便是使用SiBN膜，仍可能如上述具體實施例保有高電晶體特性。
接著，將參考圖式描述根據此具體實施例之半導體裝置
之製造方法。
首先，如圖2A中顯示，藉由STI(淺溝渠隔離)方法形成元件隔離絕緣膜11以在具有一通道形成區域之矽半導體基板10中隔離一作用區域。
接著，藉由(例如)熱氧化方法於整個表面上沈積氧化矽達約4 nm之厚度，藉由CVD(化學汽相沈積)方法沈積多晶矽達150至200 nm之厚度，並進一步沈積氮化矽達50至100 nm之厚度。然後，除了閘極形成區域外，執行光微影蝕刻以於該半導體基板10之作用區域中之閘極電極形成區域上形成氧化矽之虛設絕緣膜12、多晶矽之虛設閘極電極13與氮化矽之硬遮罩層14。
接著，如圖2B中顯示，使用(例如)TEOS(四乙基正矽酸鹽)作為原料氣體藉由CVD方法於整個表面上沈積氧化矽達8至14 nm之厚度，隨後並回蝕以在該虛設閘極電極13之兩側上且接觸該半導體基板10形成該等偏移間隔物15。
接著，如圖3A中顯示，該作用區域係使用該等偏移間隔物15與該硬遮罩層14(或該虛設閘極電極13)作為一遮罩來植入雜質離子以在該半導體基板10中形成囊穴層(暈；未顯示)與延伸區域16。
接著，如圖3B中顯示，藉由(例如)電漿CVD方法於整個表面上沈積氮化矽達20 nm之厚度，並進一步沈積氧化矽達50 nm之厚度。然後，於整個表面上執行回蝕以於該等偏移間隔物15之兩側上且接觸該半導體基板10形成該等側壁間隔物17，其各包括該氮化矽膜17a與該氧化矽膜17b。
該等側壁間隔物17之每一者可為一三層層壓絕緣膜，如氧化矽膜/氮化矽膜/氧化矽膜。
接著，如圖4A中顯示，該作用區域係使用(例如)該等側壁間隔物17、該等偏移間隔物15與該硬遮罩層14(或該虛設閘極電極13)作為一遮罩來植入雜質離子以在該半導體基板10中形成該源極一汲極區域18。
例如，硼係以2至4 keV之能量植入1.5至3.5×1015
/cm2
之劑量。
如上所述，各具有該延伸區域16之源極－汲極區域18係於該半導體基板10中且於至少該等偏移間隔物15與該等側壁間隔物17下形成。
然後，執行RTA(快速熱退火，1050℃)熱處理以活化雜質。
接著，如圖4B中顯示，在以稀釋氫氟酸(DHF)預處理後，藉由濺鍍於整個表面上沈積如鎳、鈷或鉑之耐火金屬達8 nm之厚度，隨後並於該等源極－汲極區域之每一者之表面上(即，於耐火金屬與矽間之接觸)矽化以形成該等耐火金屬矽化物層19。然後，移除未反應之耐火金屬。
在DHF處理中，移除構成該等側壁間隔物17之氧化矽膜17b。以下，該等氮化矽膜17a可稱為"側壁間隔物"。
接著，如圖5A中顯示，藉由CVD方法於整個表面上沈積氧化矽以覆蓋(例如)該硬遮罩層14(或該虛設閘極電極13)來形成該層間絕緣膜20。然後，藉由CMP(化學機械拋光)方法拋光頂部表面直到曝露該硬遮罩層14(或該虛設閘極
電極13)之表面為止。
如上所述形成之包括該層間絕緣膜20之膜、偏移間隔物15與氮化矽膜(側壁間隔物)17a係稱為"絕緣膜I"。
然後，如圖5B中顯示，在預定條件下藉由(例如)蝕刻移除該虛設電極13(與該硬遮罩層14)。
在此等條件下執行蝕刻使得氧化矽之虛設閘極絕緣膜展現足夠的選擇比率。
接著，如圖6A中顯示，藉由(例如)以下將詳細加以描述之蝕刻移除該虛設閘極絕緣膜12。
用於移除該虛設閘極絕緣膜12之蝕刻包括以氨與氟化氫來處理該虛設閘極絕緣膜12之曝露表面的第一處理以及分解並蒸發由該第一處理所形成之產物的第二處理。
描述該第一處理。
以含有NH3
、HF與Ar之混合氣體化學蝕刻該虛設閘極絕緣膜12之表面。
明確地說，將一晶圓(基板10)傳送至蝕刻設備之化學蝕刻室並置於晶圓平台上，隨後並形成下述之氣體環境以於該虛設閘極絕緣膜12之表面上形成含Si錯合物。
氣體環境係如下：NH3
/HF/Ar＝50/50/80 sccm，壓力＝6.7 Pa，平台溫度＝30℃
於混合氣體環境中之化學反應係如下所述。
當將HF/NH3
/Ar作為汽相供應至化學蝕刻室中，氣體係於該虛設閘極絕緣膜12之曝露氧化矽表面上根據蘭繆爾
(Langmuir)吸附來吸附。同時，進行下列化學反應。
SiO2
＋4HF→SiF4
＋2H2
O (1)
SiF4
＋2NH3
＋2HF→(NH4
)2
SiF6
(2)
即，與HF之反應產生SiF4
與H2
O，隨後並藉由NH3
、HF與SiF4
之化學反應於氧化矽絕緣層之表面上形成(NH4
)2
SiF6
錯合物之層。
該反應根據蘭繆爾吸附係由氣體吸附控制數個分子層之位準並在所吸附之氣體分子之覆蓋區域係飽和時自行終止。因此，(NH4
)2
SiF6
錯合物之產生亦係飽和。
於接續的第二處理中，將覆蓋(NH4
)2
SiF6
錯合物之晶圓傳送至加熱室並置於加熱平台上，隨後並開始加熱器加熱以將(NH4
)2
SiF6
錯合物分解成SiF4
等並使其蒸發。
加熱條件係如下：平台溫度＝200℃，壓力＝26.7 Pa
反應係由以下反應來表示。於氧化矽之虛設閘極絕緣膜12之表面上所沈積之(NH4
)2
SiF6
錯合物係藉由將該基板加熱至200℃而分解成SiF4
、NH3
與HF並蒸發，隨後並在氣體穿過乾式幫浦時耗盡。
(NH4
)2
SiF6
→SiF4
＋2NH3
＋HF
由於該化學蝕刻使用一表面反應，故而具有一圖案中出現無任何密度差異的優點。
例如，氧化矽之虛設閘極絕緣膜12之蝕刻量係藉由決定氣體供應時間而控制成一所需值。
在移除該虛設絕緣膜之處理中，曝露該半導體基板之表
面，但不損壞該基板。
如上所述，閘極電極溝渠A係於該絕緣膜1中形成。
在上述蝕刻中，如下所述，選擇蝕刻時間，使得由熱氧化方法所形成之氧化矽膜之蝕刻量可受控制以大於藉由使用TEOS作為原料之CVD方法所形成之氧化矽膜之蝕刻量。因此，僅部分移除該等偏移間隔物15直到完全移除該虛設閘極絕緣膜為止。儘管該等偏移間隔物15係稍微縮回，然而可能避免使該閘極電極溝渠變寬。因此，於某種程度保有電晶體之效能。
例如，當該等偏移間隔物15之厚度係8 nm，且該虛設閘極絕緣膜12之厚度係4 nm，在上述蝕刻條件下蝕刻直到完全移除該虛設閘極絕緣膜12為止需要45秒。在此時間期間，移除該等偏移間隔物15之每一者3.9 nm，從而留下每一者之厚度為大約4.1 nm之偏移間隔物。
接著，如圖6B中顯示，例如，藉由熱氧化方法沈積氮氧化矽以覆蓋該閘極電極溝渠A之底部或籍由ALD方法沈積氧化鉿或氧化鋁以覆蓋該閘極電極溝渠A之內部表面，形成由一高k膜組成之閘極絕緣膜21。形成高k膜後，於低於500℃之處理溫度執行一步驟，因為高k膜具有低耐熱性。
接著，例如，藉由濺鍍或CVD方法於該閘極絕緣膜21上沈積如金屬材料(例如，釕、氮化鈦、矽化鉿(HfSix)或鎢)或多晶矽之導電材料以覆蓋該閘極電極溝渠A之內壁。然後，藉由拋光移除沈積於該閘極電極溝渠A外側之導電材料以形成該閘極電極22。
此外，當使用多晶矽形成該閘極電極22，在該閘極電極22上可形成NiSi之耐火金屬矽化物層23。
在一接續步驟中，藉由(例如)CVD方法沈積氧化矽以覆蓋該絕緣膜1與該閘極電極22(或該耐火金屬矽化物層23)，形成該上絕緣膜24。
接著，形成該等開口CH，以通過該上絕緣膜24與該層間絕緣膜20並到達該等源極一汲極區域18之耐火金屬矽化物層19及該閘極電極22之耐火金屬矽化物層23。
所得之開口CH之每一者係填充有由如一金屬之導電材料組成之插塞25，並在該上絕緣膜24上形成由一導電材料組成之上線路26以便能連接至該等插塞25。
如上所述，製造與具有圖1中顯示之結構之半導體裝置類似的半導體裝置。
使用該等偏移間隔物15作為形成該等延伸區域之一遮罩，因而取決於活化熱處理之條件，該等偏移間隔物15背離該閘極電極22之端位置係實質上用於定位該等延伸區域16之通道側端。
同時，亦使用該等氮化矽膜(側壁間隔物)17a作為形成該等源極－汲極區域之一遮罩，因而取決於活化熱處理之條件，該等氮化矽膜(側壁間隔物)17a背離該閘極電極22之端位置係實質上用於定位該等源極－汲極區域18之通道側端。
根據本發明之此具體實施例之半導體裝置之製造方法包括在使用該鑲嵌閘極程序形成MOS電晶體時，形成偏移間
隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增加MOS電晶體之特性。
根據本發明之第二具體實施例之半導體裝置實質上係與該第一具體實施例相同。
參考圖式描述根據此具體實施例之半導體裝置之製造方法。
首先，如圖7A中顯示，藉由STI方法形成元件隔離絕緣膜11以在具有一通道形成區域之矽半導體基板10中隔離一作用區域。接著，藉由熱氧化方法於整個表面上沈積氣化矽達約4 nm之厚度。此外，藉由CVD方法沈積多晶矽與氮化矽，且除了用於沈積虛設閘極絕緣膜12、由多晶矽組成之虛設閘極電極13與由氮化矽組成之硬遮罩層14的閘極形成區域外，執行光微影蝕刻。
接著，藉由電漿CVD方法或ALD(原子層沈積)方法於整個表面上沈積氮化矽達0.28 nm之厚度，並進一步藉由CVD方法沈積氧化矽達8至14 nm之厚度。然後，執行回蝕以於該虛設閘極電極13之兩側上且接觸該半導體基板10形成該等偏移間隔物15，其各包括一氮化矽膜15a與一氧化矽膜15b。
接續步驟直到如圖7B中顯示形成一層間絕緣膜20為止係與該第一具體實施例相同。
接著，如圖8A中顯示，在預定條件下藉由(例如)蝕刻移
除該虛設閘極電極13(與該硬遮罩14)。
在此等條件下執行蝕刻使得氧化矽之虛設閘極絕緣膜展現足夠的選擇比率。
接著，如圖8B中顯示，藉由(例如)與第一具體實施例中用於移除該虛設閘極絕緣膜12之蝕刻相同之蝕刻來移除該虛設閘極絕緣膜12。
如上所述，閘極電極溝渠A係於該絕緣膜I中形成。
在上述蝕刻中，如下所述，氮化矽之蝕刻速率係充分低於由熱氧化方法所形成之氧化矽膜的蝕刻速率。例如，當該等偏移間隔物15之每一者包括厚度為0.28 nm之氮化矽膜與厚度為8 nm之氧化矽膜的積層，在直到完全蝕刻該虛設電極絕緣膜12為止所需之45秒之時間期間，該等偏移間隔物15之每一者之氮化矽膜15a係移除0.28 nm(即，完全移除該氮化矽膜)。因此，厚度為8 nm之氧化矽膜15b係如原本完全留下，從而避免使該閘極電極溝渠變寬。此時，該等氧化矽膜15構成個別偏移間隔物15。
如上所述，在此具體實施例中，先前沈積氮化矽以作為該等偏移間隔物之溝渠側部分，其之厚度使得在移除該虛設閘極絕緣膜所需之時間期間恰移除該氮化矽膜。
當移除該虛設閘極絕緣膜所需之處理時間改變，該等氮化矽膜15a之厚度可適當地改變。
此可應用於移除該虛設閘極絕緣膜之DHF處理。在此情況中，移除藉由熱氧化方法所形成之4 nm之氧化矽膜需要103秒，且此時間在DHF處理中氮化矽係移除0.86 nm。因
此，例如，當該等偏移間隔物15之每一者包括厚度為0.86 nm之氮化矽膜與厚度為8 nm之氧化矽膜的積層，在直到完全蝕刻該虛設電極絕緣膜12為止所需之103秒之時間期間，該等偏移間隔物15之每一者之氮化矽膜15a係移除0.86 nm(即，完全移除該氮化矽膜)。因此，厚度為8 nm之氧化矽膜15b係如原本完全留下。
然後，如在第一具體實施例中，例如，於該閘極電極溝渠A中形成該閘極絕緣膜21、該閘極電極22與該耐火金屬矽化物層23，形成該上絕緣膜24，形成並以該等插塞25填充該等開口CH，以及形成該上層線路26。
如上所述，製造與根據此具體實施例之半導體裝置類似之半導體裝置。
根據本發明之此具體實施例之半導體裝置之製造方法包括在使用該鑲嵌閘極程序形成MOS電晶體時，形成偏移間隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增強MOS電晶體之特性。
儘管使用該氧化矽膜15b作為構成該等偏移間隔物15之膜，然而該等偏移間隔物15並不限於此，而在該氧化矽膜外可使用一含硼氮化矽(SiBN)膜。SiBN膜具有比氮化矽膜之介電常數低之介電常數，且在B/N比率為2之情況下介電常數係大約5。同時，SiBN膜具有比氧化矽膜之耐酸性高之耐酸性，因而蝕刻量係較小。因此，即便是使用SiBN膜，仍可能如上述具體實施例保有高電晶體特性。
圖9係根據第三具體實施例之半導體裝置的斷面圖。
此具體實施例實質上係與第一具體實施例相同，除了留下偏移間隔物15之每一者作為一氮化矽膜15a與一氧化矽膜15b之積層外。其他組件係與第一具體實施例相同。
將參考圖式描述根據此具體實施例之半導體裝置之製造方法。
首先，如圖10A中顯示，執行與第二具體實施例相同之步驟，直到移除該虛設閘極電極13(與該硬遮罩層14)為止。
接著，如圖10B中顯示，例如，控制構成該等偏移間隔物15之每一者之氮化矽膜15a之厚度，此厚度使該等氮化矽膜係藉由與第一具體實施例或DHF處理中相同的移除該虛設閘極絕緣膜12之蝕刻在移除該虛設閘極絕緣膜12所需之時間期間完全移除。
如上所述，閘極電極溝渠A係於該絕緣膜I中形成。
在上述蝕刻中，如下所述，氮化矽之蝕刻速率係低於由熱氧化方法所形成之氧化矽膜的蝕刻速率。例如，當該等偏移間隔物15之每一者包括厚度為0.50 nm之氮化矽膜與厚度為8 nm之氧化矽膜的積層，在直到完全蝕刻該虛設電極絕緣膜12為止所需之45秒之時間期間，該等偏移間隔物15之每一者之氮化矽膜15a係移除0.28 nm。即，使該等氮化矽膜15a變薄成0.22 nm之厚度，但並非完全移除。因此，厚度為8 nm之氧化矽膜係如原本完全留下，從而避免
使該閘極電極溝渠變寬。
如上所述，在此具體實施例中，先前形成氮化矽膜以作為該等偏移間隔物之溝渠側部分，其之厚度大於在移除該虛設閘極絕緣膜所需之時間期間恰移除之厚度。即使留下該等氮化矽膜，具有高介電常數之氮化矽膜較佳地係儘可能地薄並充分地薄於構成個別偏移間隔物之氧化矽膜。
當移除該虛設閘極絕緣膜所需之處理時間改變，該等氮化矽膜15a之厚度可適當地改變。
此處理可應用於移除該虛設閘極絕緣膜之DHF處理。在此情況中，移除藉由熱氧化方法所形成之4 nm之氧化矽膜需要103秒，且此時間在DHF處理中氮化矽係移除0.86 nm。因此，例如，當該等偏移間隔物15之每一者包括厚度為1.3 nm之氮化矽膜與厚度為8 nm之氧化矽膜的積層，在直到完全蝕刻該虛設電極絕緣膜12為止所需之103秒之時間期間，該等偏移間隔物15之每一者之氮化矽膜15a係移除0.86 nm(即，該氮化矽膜留下0.44 nm之厚度)。因此，厚度為8 nm之氧化矽膜15b係如原本完全留下。
然後，如在第一具體實施例中，例如，於該閘極電極溝渠A中形成該閘極絕緣膜21、該閘極電極22與該耐火金屬矽化物層23，形成該上絕緣膜24，形成並以該等插塞25填充該等開口CH，以及形成該上層線路26。
如上所述，製造與根據此具體實施例之半導體裝置類似之半導體裝置。
根據本發明之此具體實施例之半導體裝置之製造方法包
括在運用該鑲嵌閘極程序形成MOS電晶體時，形成偏移間隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增加MOS電晶體之特性。
圖11係根據第四具體實施例之半導體裝置的斷面圖。
此具體實施例實質上係與第一具體實施例相同，除了使包括偏移間隔物15、氮化矽膜(側壁間隔物)17a與一層間絕緣膜20之一絕緣膜I進一步變薄(即，使一閘極電極22之高度變低)外。其他組件係與第一具體實施例相同。
將參考圖式描述根據此具體實施例之半導體裝置之製造方法。
首先，如圖12A中顯示，執行與第一具體實施例相同之步驟，直到在源極－汲極區域之每一者之表面上形成該耐火金屬矽化物層19為止。
接著，如圖12B中顯示，例如，藉由CVD方法於整個表面上沈積氧化矽以覆蓋該硬遮罩層14(或該虛設閘極電極13)，形成該層間絕緣膜20，並藉由CMP(化學機械拋光)方法拋光頂部表面直到曝露該硬遮罩層14(或該虛設閘極電極13)之表面為止。
如上所述形成之包括該層間絕緣膜20之膜、偏移間隔物15與氮化矽膜(側壁間隔物)17a係稱為"絕緣膜I"。
在此具體實施例中，進一步執行拋光以使該絕緣膜I變薄。
例如，當存在該硬遮罩14，可拋光該絕緣膜I直到完全拋光該硬遮罩層14以曝露該虛設閘極電極13之表面為止或可將其拋光至該虛設閘極電極13之中間高度。
當未出現該硬遮罩14，藉由拋光至該虛設閘極電極13之中間高度來移除該絕緣膜I。
然後，如在第一具體實施例中，移除該虛設閘極電極13(與該硬遮罩層14)與該虛設閘極絕緣膜12以在該絕緣膜I中形成該閘極電極溝渠A，在該閘極電極溝渠A中形成該閘極絕緣膜21、該閘極電極22與該耐火金屬矽化物層23，形成該上絕緣膜24，形成並以該等插塞25填充該等開口CH，以及形成該上層線路26。
如上所述，製造與根據此具體實施例之半導體裝置類似之半導體裝置。
根據本發明之此具體實施例之半導體裝置之製造方法包括在使用該鑲嵌閘極程序形成MOS電晶體時，形成偏移間隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增強MOS電晶體之特性。
在此具體實施例中，如在第二具體實施例中，可先前形成氮化矽膜以作為該等偏移間隔物之溝渠側部分，其之厚度使得在移除該虛設閘極絕緣膜所需之時間期間恰移除該氮化矽。
圖13係根據第五具體實施例之半導體裝置的斷面圖。
此具體實施例實質上係與第三具體實施例相同，除了如在第四具體實施例中，使包括偏移間隔物15、氮化矽膜(側壁間隔物)17a與一層間絕緣膜20之一絕緣膜I變薄(即，使一閘極電極22之高度變低)外。其他組件係與第三具體實施例相同。
根據此具體實施例之半導體裝置之製造方法係與第三具體實施例相同，除了如在第四具體實施例中，進一步使該絕緣膜I變薄外。
在根據本發明之此具體實施例之半導體裝置之製造方法中，在MOS電晶體係使用該鑲嵌閘極程序來形成時，形成偏移間隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增強MOS電晶體之特性。
圖14至17各係根據本發明之一具體實施例之半導體裝置之斷面圖。
此等具體實施例實質上係與第一至第五具體實施例相同，除了由如氧化鉿或氧化鋁之所謂高k材料組成之一閘極絕緣膜30係藉由ALD方法來形成以覆蓋一閘極電極溝渠A之內壁，且該閘極電極溝渠A係填充如釕或鎢之金屬材料以於該閘極絕緣膜30上形成一閘極電極31外。
圖14、15、16與17分別對應於第一與第二具體實施例、第三具體實施例、第四具體實施例與第五具體實施例。
在根據本發明之一具體實施例之半導體裝置之製造方法
中，在MOS電晶體係使用該鑲嵌閘極程序來形成時，形成偏移間隔物，其各包括具有比由氮化矽組成之偏移間隔物之介電常數低之介電常數的一氧化矽膜。由於在製程中並未移除該氧化矽膜，故而可能增強MOS電晶體之特性。
關於第一具體實施例中移除該虛設閘極絕緣膜之蝕刻方法，檢查(a)藉由熱氧化方法所形成之氧化矽膜，(b)使用TEOS作為原料藉由電漿CVD方法所形成之氧化矽膜，以及(c)藉由電漿CVD方法所形成之氮化矽膜之蝕刻時間與蝕刻量間之關係。
圖18中顯示結果。
圖18顯示在超過40秒之蝕刻時間時，(a)藉由熱氧化方法所形成之氧化矽膜之蝕刻量變成大於(b)使用TEOS作為原料藉由電漿CVD方法所形成之氧化矽膜之蝕刻量。因此，當使用此等膜(a)與(b)分別作為虛設閘極絕緣膜與偏移間隔物之材料，可移除該虛設閘極電極，而留下偏移間隔物。
此外，(c)氮化矽膜之蝕刻量係持續小於(a)藉由熱氧化方法所形成之氧化矽膜之蝕刻量。因此，當使用此等膜(a)與(c)分別作為虛設閘極絕緣膜與偏移間隔物之材料，可移除該虛設閘極電極，而留下偏移間隔物。
本發明不限於以上描述。
例如，該閘極絕緣膜與該閘極電極之材料不限於上述具體實施例。
不必然形成該耐火金屬矽化物層。
例如，在第一具體實施例中可使用含硼氮化矽(SiBN)膜而非氧化矽膜，在第二具體實施例中可使用氮化矽膜與含硼氮化矽膜之積層而非氮化矽膜與氧化矽膜之積層，以及在第三具體實施例中可使用含硼氮化矽膜與氧化矽膜之積層而非氮化矽膜與氧化矽膜之積層。含硼氮化矽膜具有比氮化矽膜之介電常數低之介電常數，且在B/N比率為2之情況下介電常數係大約5。同時，SiBN膜具有比氧化矽膜之耐酸性高之耐酸性，因而蝕刻量係較小。因此，相較於該等偏移間隔物使用氮化矽膜之情況可能形成更薄的偏移間隔物。
習知此項技術者應明白，可根據設計要求及其他因素進行各種修改、組合、再組合及變更，只要其係在隨附申請專利範圍或其等效內容的範疇內即可。
10‧‧‧矽半導體基板
11‧‧‧元件隔離絕緣膜
12‧‧‧虛設閘極絕緣膜/虛設電極絕緣膜
13‧‧‧虛設閘極電極
14‧‧‧硬遮罩層
15‧‧‧偏移間隔物
15a‧‧‧氮化矽膜
15b‧‧‧氧化矽膜
16‧‧‧延伸區域
17‧‧‧側壁間隔物
17a‧‧‧氮化矽膜(側壁間隔物)
17b‧‧‧氧化矽膜
18‧‧‧源極－汲極區域
19‧‧‧耐火金屬矽化物層
20‧‧‧層間絕緣膜
21‧‧‧閘極絕緣膜
22‧‧‧閘極電極
23‧‧‧耐火金屬矽化物層
24‧‧‧上絕緣膜
25‧‧‧插塞
26‧‧‧上線路
30‧‧‧閘極絕緣膜
31‧‧‧閘極電極
A‧‧‧閘極電極溝渠
CH‧‧‧開口
I‧‧‧絕緣膜
圖1係根據本發明之第一具體實施例之半導體裝置的示意性斷面圖；圖2A與2B係各顯示根據本發明之第一具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖3A與3B係各顯示根據本發明之第一具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖4A與4B係各顯示根據本發明之第一具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖5A與5B係各顯示根據本發明之第一具體實施例之半
導體裝置之製造方法之一步驟的斷面圖；圖6A與6B係各顯示根據本發明之第一具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖7A與7B係各顯示根據本發明之第二具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖8A與8B係各顯示根據本發明之第二具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖9係根據本發明之第三具體實施例之半導體裝置之示意性斷面圖；圖10A與10B係各顯示根據本發明之第三具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖11係根據本發明之第四具體實施例之半導體裝置的示意性斷面圖；圖12A與12B係各顯示根據本發明之第四具體實施例之半導體裝置之製造方法之一步驟的斷面圖；圖13係根據本發明之第五具體實施例之半導體裝置之示意性斷面圖；圖14係根據本發明之第六具體實施例之半導體裝置之示意性斷面圖；圖15係根據本發明之第七具體實施例之半導體裝置之示意性斷面圖；圖16係根據本發明之第八具體實施例之半導體裝置之示意性斷面圖；圖17係根據本發明之第九具體實施例之半導體裝置之示
意性斷面圖；以及圖18係顯示於本發明之一範例中所測量之蝕刻速率的曲線圖。
10‧‧‧矽半導體基板
11‧‧‧元件隔離絕緣膜
15‧‧‧偏移間隔物
16‧‧‧延伸區域
17a‧‧‧氮化矽膜(側壁間隔物)
18‧‧‧源極－汲極區域
19‧‧‧耐火金屬矽化物層
20‧‧‧層間絕緣膜
21‧‧‧閘極絕緣膜
22‧‧‧閘極電極
23‧‧‧耐火金屬矽化物層
24‧‧‧上絕緣膜
25‧‧‧插塞
26‧‧‧上線路
A‧‧‧閘極電極溝渠
CH‧‧‧開口
I‧‧‧絕緣膜
Claims (7)
- 一種包含一場效電晶體之半導體裝置，其包括：一半導體基板，其具有一通道形成區域；一閘極電極溝渠，其於該半導體基板上之一絕緣膜中；一閘極絕緣膜，其於該閘極電極溝渠之底部；一閘極電極，其於該閘極絕緣膜上以填充該閘極電極溝渠；一絕緣膜，其於該半導體基板上，該絕緣膜包括：(a)偏移間隔物，其由含硼氮化矽組成並形成作為該閘極電極溝渠之一側壁，(b)側壁間隔物，其在背離該閘極電極之該等偏移間隔物之兩側上，以及(c)一中間層絕緣膜；以及源極-汲極區域，其各具有一延伸區域並於該半導體基板中且於至少該等偏移間隔物與該等側壁間隔物之下形成。
- 如請求項1之半導體裝置，其中該等偏移間隔物之閘極電極側端係一用於定位該等延伸區域之通道側端之構件。
- 如請求項1之半導體裝置，其中該閘極電極係由選自由鎢、鉿、鉭、鈦、鉬、釕、鎳與鉑組成之群組的一金屬、含該金屬之一合金或該金屬之一化合物組成。
- 一種包含一場效電晶體之半導體裝置，其包括： 一半導體基板，其具有一通道形成區域；一閘極電極溝渠，其於該半導體基板上之一絕緣膜中；一閘極絕緣膜，其於該閘極電極溝渠之該底部；一閘極電極，其於該閘極絕緣膜上以填充該閘極電極溝渠；一絕緣膜，其於該半導體基板上，該絕緣膜包括：(a)偏移間隔物，其形成作為該閘極電極溝渠之一側壁，每一偏移間隔物包括一由含硼氮化矽組成之第一膜及一由氧化矽組成之第二膜，該第一膜及該第二膜自該閘極電極側層壓，(b)側壁間隔物，其在背離該閘極電極之該等偏移間隔物之兩側上，以及(c)一中間層絕緣膜；以及源極-汲極區域，其各具有一延伸區域並於該半導體基中且於至少該等偏移間隔物與該等側壁間隔物之下形成，其中該第一膜係與該閘極電極接觸。
- 如請求項4之半導體裝置，其中該等偏移間隔物之該閘極電極側端係一用於定位該等延伸區域之該通道側端之構件。
- 如請求項4之半導體裝置，其中於該等偏移間隔物之每一者中，該第一膜係薄於該第二膜。
- 如請求項4之半導體裝置，其中該閘極電極係由選自由 鎢、鉿、鉭、鈦、鉬、釕、鎳與鉑組成之群組的一金屬、含該金屬之一合金或該金屬之一化合物組成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007108953 | 2007-04-18 | ||
| JP2008060164A JP5282419B2 (ja) | 2007-04-18 | 2008-03-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200849557A TW200849557A (en) | 2008-12-16 |
| TWI446522B true TWI446522B (zh) | 2014-07-21 |
Family
ID=40147954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097112894A TWI446522B (zh) | 2007-04-18 | 2008-04-09 | 半導體裝置及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5282419B2 (zh) |
| KR (1) | KR101457006B1 (zh) |
| CN (1) | CN101335300B (zh) |
| TW (1) | TWI446522B (zh) |
Families Citing this family (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8048733B2 (en) * | 2009-10-09 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a gate structure |
| KR101826832B1 (ko) * | 2009-11-13 | 2018-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이 표시 장치를 구비한 전자 기기 |
| CN102479694B (zh) * | 2010-11-30 | 2013-09-04 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN102479722B (zh) * | 2010-11-30 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的制作方法 |
| CN102487085B (zh) * | 2010-12-01 | 2014-04-23 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| CN102738225A (zh) * | 2011-04-06 | 2012-10-17 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US8334198B2 (en) * | 2011-04-12 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a plurality of gate structures |
| CN102779751B (zh) * | 2011-05-11 | 2015-09-09 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN102956544B (zh) * | 2011-08-25 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 金属互连线的制造方法 |
| US20130260564A1 (en) * | 2011-09-26 | 2013-10-03 | Applied Materials, Inc. | Insensitive dry removal process for semiconductor integration |
| US9059263B2 (en) | 2011-11-09 | 2015-06-16 | QUALCOMM Incorpated | Low-K dielectric protection spacer for patterning through substrate vias through a low-K wiring layer |
| CN103545209A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 形成高k金属栅极器件的方法 |
| US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| KR102106885B1 (ko) * | 2013-03-15 | 2020-05-06 | 삼성전자 주식회사 | 실리콘 산화막 증착용 전구체 조성물 및 상기 전구체 조성물을 이용한 반도체 소자 제조 방법 |
| US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9461144B2 (en) * | 2014-06-13 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for semiconductor device fabrication |
| US9613822B2 (en) | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
| US9881805B2 (en) | 2015-03-02 | 2018-01-30 | Applied Materials, Inc. | Silicon selective removal |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| JP6594261B2 (ja) * | 2016-05-24 | 2019-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
| US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
| US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
| US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
| US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
| US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
| US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
| US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
| CN110491876B (zh) * | 2019-08-23 | 2024-04-05 | 福建省晋华集成电路有限公司 | 半导体存储元件的制造方法及该元件 |
| CN114093766A (zh) * | 2020-08-24 | 2022-02-25 | 联华电子股份有限公司 | 半导体装置及其制造方法 |
| KR20220151819A (ko) * | 2021-05-07 | 2022-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN116779611B (zh) * | 2023-08-17 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3530026B2 (ja) * | 1997-06-30 | 2004-05-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2000091562A (ja) * | 1998-09-16 | 2000-03-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW569319B (en) * | 2002-06-06 | 2004-01-01 | Winbond Electronics Corp | Gate structure and method of manufacture |
| JP2004014875A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7029536B2 (en) * | 2003-03-17 | 2006-04-18 | Tokyo Electron Limited | Processing system and method for treating a substrate |
| US7176041B2 (en) * | 2003-07-01 | 2007-02-13 | Samsung Electronics Co., Ltd. | PAA-based etchant, methods of using same, and resultant structures |
| JP4546201B2 (ja) * | 2004-03-17 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4118255B2 (ja) * | 2004-06-18 | 2008-07-16 | 株式会社ルネサステクノロジ | Ｍｏｓトランジスタの製造方法 |
| JP2006295071A (ja) * | 2005-04-14 | 2006-10-26 | Toshiba Corp | 半導体装置の製造方法 |
-
2008
- 2008-03-10 JP JP2008060164A patent/JP5282419B2/ja not_active Expired - Fee Related
- 2008-04-09 TW TW097112894A patent/TWI446522B/zh active
- 2008-04-17 KR KR1020080035540A patent/KR101457006B1/ko active IP Right Grant
- 2008-04-18 CN CN2008102103134A patent/CN101335300B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101335300A (zh) | 2008-12-31 |
| KR101457006B1 (ko) | 2014-10-31 |
| JP5282419B2 (ja) | 2013-09-04 |
| TW200849557A (en) | 2008-12-16 |
| CN101335300B (zh) | 2010-07-21 |
| KR20080093911A (ko) | 2008-10-22 |
| JP2008288560A (ja) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446522B (zh) | 半導體裝置及其製造方法 | |
| US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
| US7153786B2 (en) | Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same | |
| EP1433196B1 (en) | Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| TWI421922B (zh) | 閘極結構之製造方法 | |
| US7544621B2 (en) | Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method | |
| TWI345812B (en) | Mehtod of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device | |
| JP4554446B2 (ja) | 半導体装置の製造方法 | |
| JPH11224947A (ja) | 半導体装置およびその製造方法 | |
| JP2007027680A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| JP2008515190A (ja) | 金属ゲート電極半導体デバイス | |
| US8835213B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20150140838A1 (en) | Two Step Deposition of High-k Gate Dielectric Materials | |
| US8828841B2 (en) | Semiconductor device and method of manufacture | |
| JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005064032A (ja) | 半導体装置及びその製造方法 | |
| TW200949938A (en) | Method of manufacturing semiconductor device | |
| CN104851802B (zh) | 一种半导体器件及其制作方法 | |
| KR100667633B1 (ko) | 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법 | |
| JP4781571B2 (ja) | 半導体装置の製造方法 | |
| CN104425231B (zh) | 一种半导体器件的制备方法 | |
| CN107731747B (zh) | 半导体结构及其形成方法 | |
| CN107240573B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| KR100715272B1 (ko) | 게이트 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 |