TWI441202B - 一種低電容層積型晶片變阻器及其所使用的過電壓保護層 - Google Patents

Description

一種低電容層積型晶片變阻器及其所使用的過電壓保護層

本發明涉及一種低電容層積型晶片變阻器，尤其是涉及電容值在1MHz下小於0.3pF且用於抑制過電壓、忍耐靜電衝擊及保護電子線路的低容層積型晶片變阻器。

如圖1所示，一種在高頻範圍下使用的變阻器10，其結構包含一陶瓷本體11、一對表面電極12a和12b、一對端電極13a和13b、及一絕緣層20。其中，所述表面電極12a和12b是以薄膜技術製作在該陶瓷本體11的外層或內層同一平面上，而所述端電極13a和13b分別覆蓋在該陶瓷本體11的兩個端部上，且與所述表面電極12a和12b分別構成電性連接；而且，所述絕緣層20填滿所述表面電極12a和12b之間的間隙14。

所述絕緣層20是一種具有過電壓保護特性的絕緣材料，其微觀結構的特點，如圖2所示，是以高分子材料(或稱高分子聚合物)21作為絕緣材料的基材(matrix)22，在該高分子基材22的組織中，以一級分散(first dispersion)將粒徑介於0.1~100μm的微米級導體及半導體微粒23均勻散佈其中，並且在一級分散的微米級導體或半導體微粒23之間，以二級分散(secondary dispersion)將粒徑介於1~100nm的奈米級導體及半導體微粒24散佈其間，以縮小微米級導體及半導體微粒23與奈米級導體及半導體微粒24之間的間距。

所述變阻器10的電容值極低，在1MHz下小於0.3pF，當受到異常過電壓時，藉著所述絕緣層20的高分子基材22中的微米級導體及半導體微粒23與奈米級導體及半導體微粒24之間的間距極小，在導體及半導體微粒之間電子會產生隧道效應，而具有極佳的抑制過電壓及耐靜電能力，故可作為高頻線路中的保護元件使用。

但，所述變阻器10的缺點，也在於其絕緣層20是由高分子材料21所組成，材質會因為高熱而發生碳化。當所述變阻器10在高頻線路中作為抑制過電壓的保護元件使用時，所述絕緣層20的高分子基材22常因靜電衝擊或突波過電壓產生的高熱而發生碳化，進而造成所述變阻器10發生電性導通而失去對電子線路或元件的保護作用。所以，這種變阻器10的耐靜電衝擊的壽命較短，若以8KV靜電直接衝擊，最多只能耐500次衝擊，就會產生失效的情形。

此外，如圖1及圖3所示，另一種變阻器15的陶瓷主體11如果選用具有微孔結構19的過電壓保護材料製成，其微觀結構具相當高比例的孔隙度，包含3~50wt%無機玻璃組成及50~97wt%粒徑大於0.1微米的半導體或導體微粒16；其中，所述的半導體或導體微粒16的表面包覆一層無機玻璃薄膜17，且所述的無機玻璃薄膜17中，含有二級分散且粒徑小於1微米的亞微米或奈米級半導體微粒或導體微粒18。

這種陶瓷主體15的缺點，又在於所述陶瓷主體11含高含量 的半導體或導體微粒16，除造成成本費用高昂外，也因為具微孔結構19容易受潮而導致所述變阻器10發生電性導通而沒有防護功能，不利在高濕環境中使用。

本發明的主要目的在於提供一種過電壓保護材料，以多孔陶瓷材料為基材，應用於高頻電子線路的正負電極之間，有抑制過電壓(或稱暫態突波電壓)及耐數千次以上的8KV靜電衝擊的能力，其組成包含10~30 wt%多孔陶瓷基材、65~80 wt%粒徑介於0.1~100μm的微米級導體及半導體微粒及5~10 wt%粒徑介於1~100nm的奈米級導體或半導體微粒；且該多孔陶瓷基材的組織中佈滿微細開孔，所述微米級導體及半導體微粒以一級分散均勻散佈於該多孔陶瓷基材的組織中，所述奈米級導體及半導體微粒以二級分散散佈於所述微細開孔之間以及一級分散的微米級導體或半導體微粒之間。

所述過電壓保護材料的多孔陶瓷基材，可選自剛玉砂、碳化矽、堇青石、氧化鋁、氧化鋯或矽酸鈣的其中一種或一種以上所組成。

所述過電壓保護材料的微米級及奈米級導體微粒，可選自鉑(Pt)、鈀(Pd)、鎢(W)、金(Au)、鋁(Al)、銀(Ag)、鎳(Ni)、銅(Cu)或其合金的其中一種或一種以上。

所述過電壓保護材料的微米級及奈米級半導體微粒，可選自氧化鋅、氧化鈦、氧化錫、矽、鍺、碳化矽、矽-鍺(Si-Ge)合金、 銻化銦、砷化鎵、磷化銦、磷化鎵、硫化鋅、硒化鋅、碲化鋅、鈦酸鍶或鈦酸鋇的其中一種。

本發明的另一目的在於提供一種低電容層積型晶片變阻器，具極佳的靜電防護效果及突波抑制能力，適用在高濕環境或/和高頻電路中使用，在1MHz下電容值小於0.3 pF，包含一陶瓷本體、一對相向的內電極、一對端電極及一過電壓保護層，其中，所述陶瓷主體的組織結構緻密性極佳且不具微孔結構，故不易受潮；所述相向的內電極佈置在所述陶瓷主體的內層的同一平面上或上下交錯的不同平面上，且彼此相互間隔一間隙，並使用本發明的電壓保護材料填滿該間隙後形成所述過電壓保護層，兼具耐高溫、抑制過電壓及耐數千次以上的8KV靜電衝擊的能力；所述的成對端電極分別覆蓋在該陶瓷本體的左右兩側端部上，且與所對應的其中一個內電極構成電性連接。

本發明的低電容層積型晶片變阻器，由於所使用的過電壓保護層受到組織結構緻密性極佳的所述陶瓷主體完全密封及包覆，故本發明的低容層積型晶片變阻器在高濕環境或/和高頻電路中使用都不會失去防護功能。

所述陶瓷主體以低介電材質製成，且不具有微孔結構，可選自矽酸鹽玻璃、矽鋁酸鹽玻璃、硼酸鹽玻璃、磷酸鹽玻璃、鉛酸鹽玻璃、氧化鋁或碳化矽的其中一種；所述陶瓷主體的內電極，可選用由鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)或鎳(Ni)製成。

所述陶瓷主體的端電極，可選用由銀(Ag)、銅(Cu)或銀鈀合金製成。

本發明的又一目的在於提供一種陣列式低電容變阻器，其結構與所述低電容變阻器類同，包含一陶瓷本體、一對以上相向的內電極、一對端電極及一過電壓保護層，其中，所述陶瓷主體的每對相向的內電極，設於該陶瓷主體的內層同一平面上，且彼此之間以並排方式佈置；每對相向的內電極相互間隔一間隙，並使用本發明的電壓保護材料填滿該間隙後形成所述過電壓保護層，兼具耐高溫、抑制過電壓及耐數千次以上的8KV靜電衝擊的能力；所述的成對端電極分別覆蓋在該陶瓷本體的左右兩側端部上，且與所對應的並排內電極構成電性連接。

如圖4及圖5所示，本發明的低電容層積型晶片變阻器(以下簡稱為低電容變阻器)30，是以層積製程(multilayer technology)製作，再經過高溫燒結而製成，包含一陶瓷本體31、一對相向的內電極32a和32b、一對端電極33a和33b、及一過電壓保護層(或稱過電壓保護材料)40。

所述相向的內電極32a和32b有二種佈置方式，其中一種佈置方式，如圖4所示，是製作在該陶瓷本體31的內層同一平面上的兩側，且彼此之間相互間隔一間隙34；另一種佈置方式，如圖5所示，是製作在該陶瓷本體31的內層，但上下交錯不在同一平面上，且彼此之間相互間隔一間隙35；所述端電極33a和 33b分別覆蓋在該陶瓷本體31的左右兩側的端部上，且與所述內電極32a和32b分別構成電性連接；而且，所述過電壓保護層40填滿所述內電極32a和32b之間的間隙34及35。

所述陶瓷主體31是由低介電材質製成，可選自矽酸鹽玻璃、矽鋁酸鹽玻璃、硼酸鹽玻璃、磷酸鹽玻璃、鉛酸鹽玻璃、氧化鋁或碳化矽的其中一種。而且，所述陶瓷主體31經過高溫燒結後緻密性極佳，不具有微孔結構，可以承受因為靜電衝擊或突波過電壓所產生的高熱，對於電路中不受歡迎的雜散電容的產生有抑制的效果，故適用在高濕環境或/和高頻電路中使用。

所述內電極32a和32b可以是鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)或鎳(Ni)等金屬材料。

所述端電極33a和33b可以是銀(Ag)、銅(Cu)或銀鈀合金等金屬材料。

所述過電壓保護層40是一種具過電壓保護特性的多孔性絕緣材料，其成分包含10~30 wt%多孔陶瓷材料41、65~80 wt%粒徑介於0.1~100μm的微米級導體及半導體微粒44及5~10 wt%粒徑介於1~100nm的奈米級導體或半導體微粒45；而且，所述電壓保護層40是應用在電子線路或電子元件的正負電極之間，具有抑制暫態突波電壓及忍耐靜電衝擊的能力。

所述多孔陶瓷材料41可選自剛玉砂、碳化矽、堇青石、氧化鋁、氧化鋯或矽酸鈣的其中一種或一種以上，其特性為耐高溫、耐高壓、抗酸、抗鹼、耐腐蝕及使用壽命長，尤其，經過高溫 燒結後，其組織會因為熱脹冷縮的變化而具有高比例的微細開孔的特徵。

所述微米級導體微粒44及奈米級導體微粒45可選自鉑(Pt)、鈀(Pd)、鎢(W)、金(Au)、鋁(Al)、銀(Ag)、鎳(Ni)、銅(Cu)或其合金的其中一種或一種以上。

所述微米級半導體微粒44及奈米級半導體微粒45可選自氧化鋅、氧化鈦、氧化錫、矽、鍺、碳化矽、矽-鍺(Si-Ge)合金、銻化銦、砷化鎵、磷化銦、磷化鎵、硫化鋅、硒化鋅、碲化鋅、鈦酸鍶或鈦酸鋇的其中一種。

如圖6所示，所述過電壓保護層40的微觀結構，是以多孔陶瓷材料41作為絕緣材料的基材(matrix)42，該多孔陶瓷基材42的組織中，具有高比例的微細開孔43，且包含一級分散(first dispersion)的微米級導體及半導體微粒44均勻散佈其中，以及二級分散(secondary dispersion)的奈米級導體及半導體微粒45散佈在一級分散的微米級導體或半導體微粒44之間。

更重要的是，所述過電壓保護層40的多孔陶瓷基材42的材質特性，不會因為承受高熱而發生物理變化，故可以忍耐靜電衝擊或突波過電壓時所產生的高熱；而且，該多孔陶瓷基材42的組織中，除有高比例的微細開孔43及高含量的微米級導體及半導體微粒44均勻散佈其中之外，還具有高含量的二級分散的奈米級導體及半導體微粒45均勻散佈於所述微細開孔43之間或所述微細開孔43與微米級導體及半導體微粒44之間。尤其，當所 述過電壓保護層40應用於電路的正負電極之間，且受到異常過電壓時，因為其組織中的所述微細開孔43之間、所述微細開孔43與所述奈米級導體及半導體微粒45之間或所述奈米級導體及半導體微粒45之間的間距都十分的極小，有利於電子產生強烈隧道效應，故本發明的過電壓保護層40具有極佳的抑制過電壓及耐靜電能力，且壽命長。

如圖4及圖5所示，本發明的低電容變阻器30的特點，是將左右兩側的內電極32a和32b佈置在緻密性極佳且不易受潮的所述陶瓷主體31的內層同一平面上或上下交錯的平面上，而且，所述內電極32a和32b與填滿於所述內電極32a和32b之間的間隙34及35的過電壓保護層40，是一起受到該陶瓷主體31的完全密封包覆，這種結構將使得所述過電壓保護層40既耐高熱又完全不會受到周圍環境變化的影響。

所以，本發明的低電容變阻器30，具極低電容值特性，在1MHz下電容值小於0.3pF，尤其，具有耐數千次以上的8kv靜電衝擊的特性，經過數千次靜電衝擊後，還是保持原來功能，十分適合在高濕環境或/和高頻線路中作為抑制過電壓及抑制靜電衝擊的保護元件。

如圖7所示，本發明的另一種陣列式低電容變阻器50，其材質、結構及使用功能都與所述低電容變阻器30相同，但，將佈置在所述陶瓷主體31的內層同一平面上的左右兩側內電極32a和32b，由一對內電極32a和32b改良為二對以上並排的內電極 32a和32b，而且都使用所述過電壓保護層40將每一對內電極32a和32b之間的間隙34填滿。

以下舉實施例及比較例來闡明本發明的效果，但本發明的權利範圍不是僅限於實施例的範圍。

實施例1-3及比較例1-3

依照表1的組成配方製成實施例1-3及比較例1-3的過電壓保護材料；再分別應用於結構如圖4的相同規格低電容變阻器30的內電極32a和32b之間的間隙34。而且，低電容變阻器30的陶瓷主體31的結構為不生孔隙，將所使用的過電壓保護材料完全密封及包覆。

測試時，實施例1-3及比較例1-3的變阻器是並聯在相同高頻電路中的正負極之間，測量項目包括崩潰電壓(breakdown voltage)、最高箝制電壓(maximum clamp voltage)及電容值(Capacitor)，以及經8KV靜電衝擊1000次後的崩潰電壓偏移量，結果如表2所示。

結果

根據表2的實施例1-3及比較例1-3的測試結果後，可以得到以下結論：

1.經過8KV靜電衝擊1000次之後，實施例1-3的低電容變阻器的崩潰電壓變化(△V/V_1mA )不超過10%；而比較例1-3的低電容變阻器的崩潰電壓變化(△V/V_1mA )超過10%。

此結果證實：實施例1-3的低電容變阻器的電壓保護材料，以多孔陶瓷材料為基材，具備耐靜電放電(ESD)衝擊能力，且可以忍耐靜電衝擊或暫態突波電壓時所產生的高熱。

2.實施例1-3的低電容變阻器特性，包括崩潰電壓介於200~800V，最高箝制電壓小於150V，電容值在1MHz下小於0.3pF，且經過8KV靜電衝擊1000次之後崩潰電壓變化(△V/V_1mA )不超過10%。

實施例1-3與比較例1-3相較，實施例1-3的低電容變阻器特性，在崩潰電壓及最高箝制電壓方面是相對比較低，且所述△V/V_1mA 的變化不超過10%，故實施例1-3的低電容變阻器是適用在高頻電子線路中作為抑制暫態突波電壓及耐靜電衝擊的保護元件。

3.實施例3與比較例1相較，兩者只是電壓保護材料是使用多孔陶瓷材料或使用玻璃材料為基材的差異。

而實施例3與比較例2相較，比較例2的電壓保護材料除了使用玻璃材料為基材外，其玻璃材料中亦不包含二級分散的奈米級導體及半導體微粒(以下簡稱奈米級微粒)。

根據比較的結果，實施例3的低電容變阻器特性，在崩潰電壓及最高箝制電壓方面卻相對較低。然而，比較例2的低電容變阻器特性最差。

此結果證實：低電容變阻器的特性，與所使用的電壓保護材料相關，且低電容變阻器的特性，以電壓保護材料是使用多孔陶瓷材料較佳，而使用玻璃材料較差。

4.實施例3與比較例3相較，兩者只是電壓保護材料的多孔陶瓷材料中是否包含二級分散的奈米級微粒的差異。但，實施例3的低電容變阻器特性，在崩潰電壓及最高箝制電壓方面卻相對較低。

此結果證實：低電容變阻器的特性，與所使用的電壓保護材料中是否包含二級分散的奈米級微粒相關，且根據實施例1-3的數據，所述電壓保護材料的多孔陶瓷材料中包含二級分散的奈米級微粒的含量愈多，低電容變阻器的崩潰電壓及最高箝制電壓愈低，低電容變阻器的特性更佳。

10‧‧‧變阻器

11‧‧‧陶瓷本體

12a、12b‧‧‧表面電極

13a、13b‧‧‧端電極

14‧‧‧間隙

15‧‧‧變阻器

16‧‧‧微米級導體或半導體微粒

17‧‧‧無機玻璃薄膜

18‧‧‧奈米級導體或半導體微粒

19‧‧‧多孔結構

20‧‧‧過電壓保護材料

21‧‧‧高分子材料

22‧‧‧基材

23‧‧‧微米級導體或半導體微粒

24‧‧‧奈米級導體或半導體微粒

30‧‧‧低電容層積型晶片變阻器

31‧‧‧陶瓷本體

32a‧‧‧內電極

32b‧‧‧內電極

33a‧‧‧端電極

33b‧‧‧端電極

34‧‧‧間隙

35‧‧‧間隙

40‧‧‧過電壓保護層

41‧‧‧多孔陶瓷材料

42‧‧‧基材

43‧‧‧微細開孔

44‧‧‧微米級導體或半導體微粒

45‧‧‧奈米級導體或半導體微粒

50‧‧‧陣列式變阻器

圖1為一種變阻器的示意圖。

圖2為圖1的變阻器所使用的過電壓保護材料的微觀結構示意圖。

圖3為圖1的變阻器在A區域的陶瓷主體微觀結構示意圖。

圖4為本發明的低電容變阻器的部分剖面圖，顯示相向的內電極是在同一平面上且彼此之間間隔一間隙。

圖5為本發明的低電容變阻器的部分剖面圖，顯示相向的內電極不在同一平面上但彼此上下交錯間隔一間隙。

圖6為圖4或圖5的變阻器所使用的過電壓保護材料的微觀結構示意圖。

圖7為本發明的陣列式低電容變阻器的部分剖面圖。

40‧‧‧過電壓保護層

41‧‧‧多孔陶瓷材料

42‧‧‧基材

43‧‧‧微細開孔

44‧‧‧微米級導體或半導體微粒

45‧‧‧奈米級導體或半導體微粒

Claims (7)

1. 一種過電壓保護材料，以多孔陶瓷材料為基材，應用於正負電極間以抑制暫態突波電壓及忍耐靜電衝擊，其特徵在於，包含10~30wt%多孔陶瓷基材、65~80wt%粒徑介於0.1~100μm的微米級導體或半導體微粒及5~10wt%粒徑介於1~100nm的奈米級導體或半導體微粒；且該多孔陶瓷基材的組織中佈滿微細開孔，所述微米級導體及半導體微粒以一級分散均勻散佈於該多孔陶瓷基材的組織中，所述奈米級導體及半導體微粒以二級分散散佈於所述微細開孔之間以及一級分散的微米級導體或半導體微粒之間。
2. 如申請專利範圍第1項所述之過電壓保護材料，其中，所述多孔陶瓷基材由選自剛玉砂、碳化矽、堇青石、氧化鋁、氧化鋯或矽酸鈣的其中一種或一種以上所組成。
3. 如申請專利範圍第1項及第2項所述之過電壓保護材料，其中，所述微米級及奈米級導體微粒選自鉑(Pt)、鈀(Pd)、鎢(W)、金(Au)、鋁(Al)、銀(Ag)、鎳(Ni)、銅(Cu)或其合金的其中一種或一種以上。
4. 如申請專利範圍第1項及第2項所述之過電壓保護材料，其中，所述微米級及奈米級半導體微粒選自氧化鋅、氧化鈦、氧化錫、矽、鍺、碳化矽、矽-鍺(Si-Ge)合金、銻化銦、砷化鎵、磷化銦、磷化鎵、硫化鋅、硒化鋅、碲化鋅、鈦酸鍶或鈦酸鋇的其中一種。
5. 一種低電容層積型晶片變阻器，在1MHz下电容值小于0.3 pF，其特徵在於，包含：一陶瓷主體，以低介電材質製成不具有微孔的結構，且所述低介電材質選自矽酸鹽玻璃、矽鋁酸鹽玻璃、硼酸鹽玻璃、磷酸鹽玻璃、鉛酸鹽玻璃、氧化鋁或碳化矽的其中一種；一對或一對以上相向的內電極，設於該陶瓷主體的內層同一平面上或上下交錯的平面上，且相向的內電極彼此相互間隔一間隙；一對端電極，分別覆蓋在該陶瓷本體的兩個端部上，且與所對應的每對內電極的其中一個電極構成電性連接；一過電壓保護層，以申請專利範圍第1項的過電壓保護材料製成，且將該陶瓷主體的每對內電極之間的間隙填滿。
6. 如申請專利範圍第5項所述之低電容層積型晶片變阻器，其中所述內電極由鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)或鎳(Ni)製成。
7. 如申請專利範圍第5項或第6項所述之低電容層積型晶片變阻器，其中，所述端電極由銀(Ag)、銅(Cu)或銀鈀合金製成。