TWI440313B - 多態信號指示器 - Google Patents

多態信號指示器 Download PDF

Info

Publication number
TWI440313B
TWI440313B TW099129972A TW99129972A TWI440313B TW I440313 B TWI440313 B TW I440313B TW 099129972 A TW099129972 A TW 099129972A TW 99129972 A TW99129972 A TW 99129972A TW I440313 B TWI440313 B TW I440313B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
type
inverter
input terminal
Prior art date
Application number
TW099129972A
Other languages
English (en)
Other versions
TW201212548A (en
Inventor
Chun Wen Yeh
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW099129972A priority Critical patent/TWI440313B/zh
Priority to US13/053,385 priority patent/US8653809B2/en
Publication of TW201212548A publication Critical patent/TW201212548A/zh
Application granted granted Critical
Publication of TWI440313B publication Critical patent/TWI440313B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G01R19/16595Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window) with multi level indication
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Description

多態信號指示器
本發明為一種指示器,特別是一種多態信號指示器。
多態信號指示器的目的是以數位的方式代表電壓輸入端之電壓,請參見第一圖(a)(b),其為一三態信號指示器100之操作區段與電路示意圖。將該三態信號指示器100應用在一個電壓分佈為Vss 至Vdd 的電路中(Vdd >Vss ),則該三態信號指示器100可判定電壓輸入端Vin 之電壓為Vdd 、VM 或Vss 中的何者,並將電壓輸入端Vin 之電壓以二位元的指示信號(Vout2 、Vout1 )呈現,亦即,指示信號(Vout2 、Vout1 )係利用數位的指示信號輸出1/0來表示,並藉以提供後續電路的使用。
請參見第一圖(a),首先將電壓區段Vdd 至Vss 之間分為兩個電壓區段,分別為VM 與Vss 所構成之第一電壓區段I,以及Vdd 與VM 所構成之第二電壓區段II,並自第一電壓區段I選擇第一參考電壓Vref1 ,以及自第二電壓區段II選擇第二參考電壓Vref2 。如第一圖(b)所示,利用參考電壓產生器101產生第一參考電壓Vref1 與第二參考電壓Vref2 ,將該些電壓Vdd 、Vref2 、Vref1 、Vss 提供至三態偵測器103中,並在三態偵測器103中使用該些電壓分別與電壓輸入端Vin 的電壓進行比較,並以指示信號(Vout2 、Vout1 )判別電壓輸入端Vin 之電壓為該些電壓中的何者。
請參見第二圖(a),其為差動比較器(differential comparator) 2之示意圖,當差動比較器2的正輸入端的輸入電壓(Vin2 )大於負輸入端的輸入電壓(Vin1 ),則差動比較器2輸出端Vout 產生數位的指示信號“1”;反之,當差動比較器2的正輸入端的輸入電壓(Vin2 )小於負輸入端的輸入電壓(Vin1 ),則差動比較器2輸出端Vout 產生數位的指示信號“0”。
請參見第二圖(b),其為習知技術利用兩個差動比較器來實現三態信號指示器100之示意圖。在三態信號指示器100內的三態偵測器103係由第一差動比較器21及第二差動比較器22所構成,其中第一差動比較器21的正輸入端接收輸入電壓Vin ,負輸入端接收第一參考電壓Vref1 ,輸出端可產生指示信號之第一位元Vout1 ;第二差動比較器22的正輸入端接收輸入電壓Vin ,負輸入端接收第二參考電壓Vref2 ,輸出端可產生指示信號之第二位元Vout2
很明顯地,當電壓輸入端Vin 的電壓為第一準位(Vss )時,指示信號(Vout2 、Vout1 )為(0,0);當電壓輸入端Vin 的電壓為第二準位(VM )時,指示信號(Vout2 、Vout1 )為(0,1);當電壓輸入端Vin 的電壓為第三準位(Vdd )時,指示信號(Vout2 、Vout1 )為(1,1)。由第二圖(b)可知,因為第一差動比較器21與第二差動比較器22的電源係由Vdd 與Vss 提供。因此,第一差動比較器21與第二差動比較器22的邏輯“1”即為Vdd ,而邏輯“0”即為Vss
習用技術採用差動比較器2以實現三態信號指示器100的作法可應用到其他的多態信號指示器中。請參見第二圖(c)(d),其為四態信號指示器200之操作區段與電路功能方塊之示意圖。
如第二圖(c)所示,將四態信號指示器200用來比對的四個電壓Vss 、VML 、VMH 及Vdd 之電壓差區分為三個電壓區段I、II、III,於第一電壓區段I選擇第一參考電壓Vref1 、於第二電壓區段II選擇第二參考電壓Vref2 、於第三電壓區段III選擇第三參考電壓Vref3 ;接著如第二圖(d)所示,將參考電壓產生器201所輸出的三個參考電壓Vref1 、Vref2 、Vref3 以及Vdd 、Vss 提供至四態偵測器203的電壓輸入端,而四態偵測器203包含了三個差動比較器電路23、24、25,差動比較器電路23、24、25除了連接Vin 作為正輸入端的輸入電壓外,並分別以參考電壓Vref1 、Vref2 、Vref3 作為負輸入端的輸入電壓,而差動比較器電路23、24、25比較後的結果則分別作為四態信號指示器所產生的指示信號(Vout3 、Vout2 、Vout1 )。所有差動比較器電路23、24、25的電源係由Vdd 與Vss 提供,差動比較器電路23、24、25的邏輯輸出“1”即為Vdd ,而邏輯輸出“0”即為Vss
習用技術使用差動比較器的作法具有以下缺失,首先,差動比較器的電路設計繁複,一旦所需要區別之狀態增加,所對應需要增加的電路設計也增加,造成設計電路時的困擾;而差動比較器的電路所需佔用的面積過大,造成生產的成本增加;此外,差動比較器的電路設計存在具有靜態電流的缺點,造成額外的功率消耗。
有鑑於此,本發明提供一種利用位準偏移器電路來實現多態偵測器的方式,而能改善靜態電流與面積過大的問題,用以解決習知技術上面臨的問題。
本發明揭露一種三態信號指示器,包含:電壓產生器,可產生第一電壓、第二電壓與第三電壓;以及三態偵測器,連接至該電壓產生器以接收第一電壓、第二電壓與第三電壓,三態偵測器具有一電壓輸入端可選擇性地輸入第一電壓、第二電壓或者第三電壓,以產生一指示信號,使得該指示信號可指示該第一電壓、該第二電壓與該第三電壓。
本發明亦揭露一種多態信號指示器,包含:電壓產生器,可產生M個電壓且M為大於3的整數;以及多態偵測器,連接至電壓產生器以接收M個電壓,多態偵測器具有電壓輸入端可選擇性地輸入M個電壓其中之一,以產生一指示信號,使得該指示信號可指示M個電壓。
前述多態信號指示器均由一參考電壓產生器101、201搭配以差動比較器為基本構造組成之多態偵測器(如:三態偵測器103與四態偵測器203)所構成,但因差動比較器內部的電路存在具有靜態電流及電路所佔用面積過大等問題,因此本發明以此作為改進的方向,發展出利用位準偏移器(level shifter)作為基本電路組成之多態偵測器。由於本發明不再利用差動比較器,因此不需要提供習知的參考電壓(Vref1 、Vref2 )至三態偵測器103或四態偵測器203以進行比較。
以下的說明首先解釋三種類型之子偵測電路模組,並說明其使用時點。
請參見第三圖(a),其為一第一類型之子偵測電路模組310之電路圖。第一類型之子偵測電路模組310具有電壓輸入端Vin ,以及數位之輸出電壓Vout 。在電壓輸入端Vin 與輸出電壓Vout 間的電路大致可分為三級,分別為兩個反向器I31、I32以及第一類型位準偏移器M31。
反向器I31包含P型金氧半電晶體P311與N型金氧半電晶體N311,P型金氧半電晶體P311之源極(第一端)連接至VM 、閘極(控制端)連接至電壓輸入端Vin 、汲極(第二端)連接至N型金氧半電晶體N311之汲極(第二端)、N型金氧半電晶體N311之閘極(控制端)亦被連接至Vin 、而源極(第一端)則連接至Vss
反向器I32包含P型金氧半電晶體P312與N型金氧半電晶體N312,P型金氧半電晶體P312之源極連接至VM 、閘極連接至反向器I31之輸出端點、汲極連接至N型金氧半電晶體N312之汲極、N型金氧半電晶體N312之閘極亦被連接至反向器I31之輸出端點、而源極則連接至Vss ;為了便於後續的說明,在此將反向器I31與反向器I32之輸出端點分別定義為節點S311與節點S312。
第一類型位準偏移器M31包含兩個P型金氧半電晶體P313、P314與兩個N型金氧半電晶體N313、N314。兩個P型金氧半電晶體P313、P314的源極均連接至Vdd ;兩個N型金氧半電晶體N313、N314的源極均連接至Vss ;P型金氧半電晶體P313的閘極與N型金氧半電晶體N314的汲極、P型金氧半電晶體P314的汲極相接於節點S314;P型金氧半電晶體P314的閘極與N型金氧半電晶體N313的汲極、P型金氧半電晶體P313的汲極相接於節點S313;N型金氧半電晶體N313的閘極連接至節點S312(反向器I32之輸出端點);以及N型金氧半電晶體N314的閘極連接至節點S311(反向器I31之輸出端點),而節點S314連接至該第一類型之子偵測電路模組310之輸出電壓Vout 。電壓輸入端Vin 為Vdd 、VM 、Vss 其中之一,並且Vdd >VM >Vss
請參見第三圖(b),其為前述第一類型之子偵測電路模組310之電壓輸入端Vin 之電壓值對應於各節點S311、S312、S313、S314電壓與輸出電壓Vout 。在此以橫向欄位依序說明,節點S311、S312、S313、S314之定義同前所述。第三圖(b)中的各列分別代表電壓輸入端Vin 之電壓值為Vdd 、VM 與Vss 之情形,以電壓輸入端Vin =Vdd 為例,在節點S311之電壓值為Vss 、在節點S312之電壓值為VM 、在節點S313之電壓值為Vss 、在節點S314(輸出電壓Vout )之電壓為Vdd
第三圖(b)更分別以虛線標出在反向器I31、I32與第一類型位準偏移器M31之各節點電壓,以利瞭解當電壓輸入端Vin 之電壓不同時,個別模組之節點電壓,藉此得知當此第一類型之子偵測電路模組310在電壓輸入端Vin 之電壓為Vdd 或VM 時,輸出電壓Vout 為Vdd ,即數位指示信號中的1;而電壓輸入端Vin 之電壓為Vss 時,輸出電壓Vout 為Vss ,即數位指示信號中的0。
反向器I31、I32在穩態時不會產生任何靜態電流。第一類型位準偏移器M31的N型金氧半電晶體N313的閘極接收到VM 時,可以確定P型金氧半電晶體P313完全被關閉(off);當N型金氧半電晶體N314的閘極接收到Vss 時,可以確定N型金氧半電晶體N314完全被關閉(off)。因此,第一類型之子偵測電路模組310在穩態時可確定不會有靜態電流產生。
請參見第三圖(c),其為第二類型之子偵測電路模組320之電路圖,在第二類型之子偵測電路模組320之輸入端連接至電壓輸入端Vin ,而輸出端則為數位之輸出電壓Vout ,並在電壓輸入端Vin 與輸出電壓Vout 間使用兩個反向器I33、I34以及第二類型位準偏移器M32。第二類型之子偵測電路模組320包含四個P型金氧半電晶體P321、P322、P323、P324以及四個N型金氧半電晶體N321、N322、N323、N324,其細部連接方式如第三圖(c)所示,在此不加以贅述。
請參見第三圖(d),其為第二類型之子偵測電路模組320之電壓輸入端Vin 、內部各節點S321、S322、S323、S324之電壓與輸出電壓Vout 之電壓值。第三圖(d)欄位中的節點S321為反向器I33的輸出節點、節點S322為反向器I34的輸出節點、節點S323、S324為第二類型位準偏移器M32的節點。
由第三圖(d)中可以得知,在電壓輸入端Vin 之電壓值分別為Vdd 、VM 與Vss 時,所對應之輸出電壓Vout 分別為Vdd 、Vss 、Vss 。易言之,第二類型之子偵測電路模組320在電壓輸入端Vin 的電壓為Vdd 時,具有Vdd 之輸出電壓Vout ,即數位信號中的1;而電壓輸入端Vin 的電壓為VM 或Vss 時,其輸出電壓Vout 為Vss ,即數位信號中的0。
反向器I33、I34在穩態時不會產生任何靜態電流。當第二類型位準偏移器M32的P型金氧半電晶體P323的閘極接收到Vdd 時,可以確定P型金氧半電晶體P323完全被關閉(off);當P型金氧半電晶體P324的閘極接收到VM 時,可以確定N型金氧半電晶體N324完全被關閉(off)。因此,第二類型之子偵測電路模組320在穩態時可確定不會有靜態電流產生。
第三圖(e)顯示第三類型之子偵測電路模組330之電路圖,包含了兩個反向器I35、I36以及一第三類型位準偏移器M33、一第四類型位準偏移器M34。第三類型之子偵測電路模組330將電壓輸入端Vin 的電壓輸入於反向器I35之輸入端,並由第四類型位準偏移器M34之輸出端產生輸出電壓Vout 作為指示信號。
反向器I35包含P型金氧半電晶體P331與N型金氧半電晶體N331,其輸出端點稱為節點S331;而反向器I36包含P型金氧半電晶體P332與N型金氧半電晶體N332,其輸出端點稱為節點S332。反向器I35、I36的電源係由VML 與VMH 所提供。
第三類型之子偵測電路模組330中的第三類型位準偏移器M33包含兩個P型金氧半電晶體P333、P334以及兩個N型金氧半電晶體N333、N334,兩兩相連於節點S333、S334;第三類型位準偏移器M33的電源由VMH 與Vss 所提供。
第三類型之子偵測電路模組330中的第四類型位準偏移器M34包含兩個P型金氧半電晶體P335、P336以及兩個N型金氧半電晶體N335、N336,兩兩連接於節點S335、S336,第四類型位準偏移器M34的電源由Vdd 與Vss 所提供。電壓輸入端Vin 的電壓為Vdd 、VMH 、VML 、Vss 其中之一,並且Vdd >VMH >VML >Vss
請參見第三圖(f),其為第三類型之子偵測電路模組330的電壓輸入端Vin 的電壓變化對應於各節點S331、S332、S333、S334、S335、S336與輸出電壓Vout 之電壓值。為求明瞭,在第三圖(f)中更將各節點S331、S332、S333、S334、S335、S336分屬的電路模組以虛線標示。
第三圖(f)之各列依序代表輸入至電壓輸入端Vin 之電壓值分別為Vdd 、VMH 、VML 與Vss 之情形,由圖中可以得知,一旦將Vdd 、VMH 、VML 與Vss 分別輸入至電壓輸入端Vin 並施加於第三類型之子偵測電路模組330後,可以得到對應之輸出電壓Vout 分別為Vdd 、Vdd 、Vss 、Vss 。易言之,在第三類型之子偵測電路模組330的電壓輸入端Vin 的電壓為Vdd 或VMH 時,其輸出電壓Vout 為Vdd ,即數位指示信號中的“1”;在第三類型之子偵測電路模組330的電壓輸入端Vin 的電壓為VML 或Vss 時,其輸出電壓Vout 為Vss ,即數位指示信號中的“0”。
反向器I35、I36在穩態時不會產生任何靜態電流。再者,當第三類型位準偏移器M33的P型金氧半電晶體P333的閘極接收到VMH 時,可以確定P型金氧半電晶體P333完全被關閉;當P型金氧半電晶體P334的閘極接收到VML 時,可以確定N型金氧半電晶體N334完全被關閉。
當第四類型位準偏移器M34的N型金氧半電晶體N335的閘極接收到VMH 時,可以確定P型金氧半電晶體P335完全被關閉;當N型金氧半電晶體N336的閘極接收到Vss時,可以確定N型金氧半電晶體N336完全被關閉。因此,第三類型之子偵測電路模組330中的第三類型位準偏移器M33與第四類型位準偏移器M34在穩態時不會產生靜態電流。
請參見第四圖(a)(b),其為根據本發明較佳實施例之三態信號指示器400示意圖,包含參考電壓產生器401與三態偵測器403。參考電壓產生器401輸出Vdd 、VM 、Vss 三種電壓至三態偵測器403。三態偵測器403的電壓輸入端Vin 的電壓可為Vdd 、VM 、Vss 其中之一,指示信號(Vout2 、Vout1 )可產生數位的指示信號用以區別電壓輸入端Vin 的電壓為三種不同電壓中的何者。參考電壓產生器401僅需輸入三種電壓Vdd 、VM 、Vss 於三態偵測器403中。舉例而言,參考電壓產生器401可以利用電阻的分壓來產生Vdd 、VM 、Vss
請參見第四圖(c),其為根據本發明較佳實施例之三態偵測器403電路圖,可採用前述第一類型之子偵測電路模組310與第二類型之子偵測電路模組320為基礎設計。為了簡化起見,在三態偵測器403電路中並不標出反向器I33、I34、I31、I32的細部電路,而直接以反向器作為基本單元來標示。
除了該些反向器外,該三態偵測器403還包含了第一類型位準偏移器M31以及第二類型位準偏移器M32。反向器I31、I32的電源係由VM 與Vss 所提供;反向器I33、I34的電源係由Vdd 與VM 所提供;第一類型位準偏移器M31以及第二類型位準偏移器M32的電源由Vdd 與Vss 所提供。
請參見第四圖(d),其為第四圖(c)之三態偵測器403在電壓輸入端Vin 之電壓值分別為Vdd 、VM 及Vss 所對應之指示信號(Vout2 、Vout1 )。由此可以得知當指示信號(Vout2 、Vout1 )為(1、1),亦即(Vdd 、Vdd )時,電壓輸入端Vin 的電壓值為Vdd ;當指示信號(Vout2 、Vout1 )為(0、1),亦即(Vss 、Vdd )時,電壓輸入端Vin 的電壓值為VM ;當指示信號(Vout2 、Vout1 )為(0、0),亦即(Vss 、Vss ),時,電壓輸入端Vin 的電壓值為Vss
請參見第五圖(a)(b),其為根據本發明較佳實施例之四態信號指示器500示意圖,包含參考電壓產生器501與四態偵測器503。參考電壓產生器501輸出Vdd 、VMH 、VML 、Vss 四種電壓至四態偵測器503。四態偵測器503的電壓輸入端Vin 的電壓可為Vdd 、VMH 、VML 、Vss 其中之一,並且由指示信號(Vout3 、Vout2 、Vout1 )產生數位指示信號以區別電壓輸入端Vin 的電壓為四種不同電壓值中的何者。
請參見第五圖(c),其為根據本發明較佳實施例之四態偵測器503之詳細電路圖,包含前述第一類型之子偵測電路模組310、第二類型之子偵測電路模組320與第三類型之子偵測電路模組330。第一類型之子偵測電路模組310所接收的三個電壓為Vdd 、VML 、Vss ;以及第二類型之子偵測電路模組320所接收的三個電壓為Vdd 、VMH 、Vss
為了簡化起見,在四態偵測器503中並不標出反向器I33、I34、I31、I32、I35、I36的細部電路,而直接以反向器作為基本單元。四態偵測器503還包含了第一類型位準偏移器M31、第二類型位準偏移器M32、第三類型位準偏移器M33以及第四類型位準偏移器M34,藉由該些反向器與該些位準偏移器實現前述各類型之子偵測電路模組。
請參見第五圖(d),其為第五圖(c)之四態偵測器503在電壓輸入端Vin 之電壓值分別為Vdd 、VMH 、VML 及Vss 時所對應之指示信號(Vout3 、Vout2 、Vout1 )。當指示信號(Vout3 、Vout2 、Vout1 )為(1、1、1),亦即(Vdd 、Vdd 、Vdd )時,電壓輸入端Vin 的電壓值為Vdd ;當指示信號(Vout3 、Vout2 、Vout1 )為(0、1、1),亦即(Vss 、Vdd 、Vdd )時,電壓輸入端Vin 的電壓值為VMH ;當指示信號(Vout3 、Vout2 、Vout1 )為(0、0、1),亦即(Vss 、Vss 、Vdd )時,電壓輸入端Vin 的電壓值為VML ;當指示信號(Vout3 、Vout2 、Vout1 )為(0、0、0),亦即(Vss 、Vss 、Vss )時,電壓輸入端Vin 的電壓值為Vss
本發明利用位準偏移器來實現多態信號指示器之內部電路的方式,可大幅改善靜態電流發生的情況,且位準偏移器所佔用的面積較差動比較器小而具有優勢。需注意的是,位準偏移器的作法可以相當多元,在使用位準偏移器來實現偵測器電路時不必限於前述所提到的位準偏移器電路,而能利用其他不同態樣的位準偏移器電路來實現。
本發明雖然僅以三態信號指示器與四態信號指示器作為較佳實施例,藉以說明利用位準偏移器來實現多態信號指示器的構想,但類似的作法可以在相同的構想下,進一步將位準偏移器的電路模組實現至其他多態信號指示器之電路設計中。
為了改進多態信號指示器採用差動比較器作為基本架構時之靜態電流現象以及佔用電路面積過大的問題,本發明以位準偏移器來實現多態信號指示器。採用位準偏移器的設計能在連接開路電路的輸出端於高壓電源供應器時,避免貫穿電流,得以在操作時降低功率消耗與雜訊。另一方面,位準偏移器電路的複雜度亦較差動比較器電路的複雜度低,對於縮小電路面積的考量也更具有優勢。本發明得由熟習此技藝之人士任施匠思而為諸般修飾,而不脫離申請專利範圍所要保護的範圍。
本案圖式中所包含之各元件列示如下:
100、400‧‧‧三態信號指示器
M31‧‧‧第一類型位準偏移器
101、201、401、501‧‧‧參考電壓產生器
103、403‧‧‧三態偵測器
M32‧‧‧第二類型位準偏移器
2‧‧‧差動比較器
M33‧‧‧第三類型位準偏移器
21‧‧‧第一差動比較器
M34‧‧‧第四類型位準偏移器
22‧‧‧第二差動比較器
203、503‧‧‧四態偵測器
200、500‧‧‧四態信號指示器
23、24、25‧‧‧差動比較器電路
310‧‧‧第一類型之子偵測電路模組
320‧‧‧第二類型之子偵測電路模組
330‧‧‧第三類型之子偵測電路模組
I31、I32、I33、I34、I35、I36‧‧‧反向器
P311、P312、P313、P314、P321、P322、P323、P324、P331、P332、P333、P334、P335、P336‧‧‧P型金氧半電晶體
N311、N312、N313、N314、N321、N322、N323、N324、N331、N332、N333、N334、N335、N336‧‧‧N型金氧半電晶體
S311、S312、S313、S314、S321、S322、S323、S324、S331、S332、S333、S334、S335、S336‧‧‧節點
本案得藉由下列圖式及說明,俾得一更深入之了解:
第一圖(a)(b),其為習用技術之三態信號指示器操作區段與功能方塊示意圖。
第二圖(a)為差動比較器之示意圖。
第二圖(b)為習知技術利用兩個差動比較器來實現三態信號指示器之示意圖。
第二圖(c)為習用技術之四態信號指示器操作區段之示意圖。
第二圖(d)為習知技術利用三個差動比較器來實現四態偵測器之示意圖。
第三圖(a)為本案第一類型之子偵測電路模組之示意圖。
第三圖(b)為本案第一類型之子偵測電路模組的電壓輸入端之電壓變化對應於各節點與輸出電壓值關係之示意圖。
第三圖(c)為本案第二類型之子偵測電路模組之示意圖。
第三圖(d)為本案第二類型之子偵測電路模組的電壓輸入端之電壓變化對應於各節點與輸出電壓值關係之示意圖。
第三圖(e)為本案第三類型之子偵測電路模組之示意圖。
第三圖(f)為本案第三類型之子偵測電路模組的電壓輸入端之電壓變化對應於各節點與輸出電壓值關係之示意圖。
第四圖(a)(b)為根據本發明較佳實施例之三態信號指示器之功能方塊與電壓輸入端之電壓區段之示意圖。
第四圖(c)為根據本發明較佳實施例之三態偵測器之詳細電路圖。
第四圖(d)為根據本發明較佳實施例之三態偵測器電路之電壓輸入端之電壓對應於指示信號之示意圖。
第五圖(a)(b)為根據本發明較佳實施例之四態信號指示器之功能方塊與電壓輸入端之電壓區段之示意圖。
第五圖(c)為根據本發明較佳實施例之四態偵測器之詳細電路圖。
第五圖(d)為根據本發明較佳實施例之四態偵測器電路之電壓輸入端之電壓對應於指示信號之示意圖。
500...四態電壓指示器
501...參考電壓產生器
503...四態偵測器
M31...第一類型位準偏移器
M32...第二類型位準偏移器
M33...第三類型位準偏移器
M34...第四類型位準偏移器
310...第一類型之子偵測電路模組
320...第二類型之子偵測電路模組
330...第三類型之子偵測電路模組
I31、I32、I33、I34、I35、I36...反向器
P313、P314、P323、P324、P333、P334、P343、P344...P型金氧半電晶體
N313、N314、N323、N324、N333、N334、N343、N344...N型金氧半電晶體
S313、S314、S323、S324、S333、S334、S343、S344...節點

Claims (13)

  1. 一種三態信號指示器,包含:一電壓產生器,可產生一第一電壓、一第二電壓與一第三電壓,其中該第一電壓小於該第二電壓,且該第二電壓小於該第三電壓;以及一三態偵測器,連接至該電壓產生器,接收該第一電壓、該第二電壓與該第三電壓,該三態偵測器具有一電壓輸入端可選擇性地輸入該第一電壓、該第二電壓或者該第三電壓,以產生一二位元指示信號,使得該二位元指示信號可指示該第一電壓、該第二電壓與該第三電壓,該三態偵測器包括:一第一類型之子偵測電路模組,連接至該電壓產生器以接收該第一電壓、該第二電壓與該第三電壓,且當該電壓輸入端之電壓為該第一電壓時,該二位元指示信號中的一第一位元輸出一低準位,當該電壓輸入端之電壓為該第二電壓時,該二位元指示信號中的該第一位元輸出一高準位,當該電壓輸入端之電壓為該第三電壓時,該二位元指示信號中的該第一位元輸出該高準位;以及一第二類型之子偵測電路模組,連接至該電壓產生器以接收該第一電壓、該第二電壓、與該第三電壓,且當該電壓輸入端之電壓為該第一電壓時,該二位元指示信號中的一第二位元輸出該低準位,當該電壓輸入端之電壓為該第二電壓時,該二位元指示信號中的該第二位元輸出該低準位,當該電壓輸入端之電壓為該第三電壓時,該二位元 指示信號中的該第二位元輸出該高準位。
  2. 如申請專利範圍第1項所述之三態信號指示器,其中該第一類型之子偵測電路模組包括:一第一反相器,具有一輸入端接收該電壓輸入端之電壓,且該第一反相器的電源係由該第一電壓與該第二電壓所供應;一第二反相器,具有一輸入端連接至該第一反相器的輸出端,且該第二反相器的電源係由該第一電壓與該第二電壓所供應;以及一第一類型位準偏移器,具有二輸入端分別連接至該第一反相器的輸出端與該第二反相器的輸出端,且該第一類型位準偏移器的電源係由該第一電壓與該第三電壓所供應,其中,當該電壓輸入端之電壓為該第一電壓時,該第一類型位準偏移器輸出該第一電壓作為該低準位,當該電壓輸入端之電壓為該第二電壓時,該第一類型位準偏移器輸出該第三電壓作為該高準位,當該電壓輸入端之電壓為該第三電壓時,該第一類型位準偏移器輸出該第三電壓作為該高準位。
  3. 如申請專利範圍第2項所述之三態信號指示器,其中該第一類型位準偏移器包括:一第一P型金氧半電晶體,其源極接收該第三電壓;一第二P型金氧半電晶體,具有一源極接收該第三電壓、一閘極連接至該第一P型金氧半電晶體汲極、與一汲極連接至該第一P型金氧半電晶體之閘極,產生該二位元 指示信號中的該第一位元;一第一N型金氧半電晶體,具有一閘極連接該第二反相器的輸出端、一汲極連接至該第一P型金氧半電晶體之汲極、與一源極接收該第一電壓;以及一第二N型金氧半電晶體,具有一閘極連接該第一反相器的輸出端、一汲極連接至該第二P型金氧半電晶體之汲極、與一源極接收該第一電壓。
  4. 如申請專利範圍第1項所述之三態信號指示器,其中該第二類型之子偵測電路模組包括:一第三反相器,具有一輸入端接收該電壓輸入端之電壓,且該第三反相器的電源係由該第二電壓與該第三電壓所供應;一第四反相器,具有一輸入端連接至該第三反相器的輸出端,且該第四反相器的電源係由該第二電壓與該第三電壓所供應;以及一第二類型位準偏移器,具有二輸入端分別連接至該第三反相器的輸出端與該第四反相器的輸出端,且該第二類型位準偏移器的電源係由該第一電壓與該第三電壓所供應,其中,當該電壓輸入端之電壓為該第一電壓時,該第二類型位準偏移器輸出該第一電壓作為該低準位,當該電壓輸入端之電壓為該第二電壓時,該第二類型位準偏移器輸出該第一電壓作為該低準位,當該電壓輸入端之電壓為該第三電壓時,該第二類型位準偏移器輸出該第三電壓作為該高準位。
  5. 如申請專利範圍第4項所述之三態信號指示器,其中該第二類型位準偏移器包括:一第三P型金氧半電晶體,具有一閘極連接至該第四反相器輸出端、與一源極接收該第三電壓;一第四P型金氧半電晶體,具有一源極接收該第三電壓、一閘極連接至該第三反相器輸出端、與一汲極輸出為該二位元指示信號中的該第二位元;一第三N型金氧半電晶體,具有一閘極連接該第四P型金氧半電晶體之汲極、一汲極連接至該第三P型金氧半電晶體之汲極、與一源極接收該第一電壓;以及一第四N型金氧半電晶體,具有一閘極連接該第三P型金氧半電晶體汲極、一汲極連接至該第四P型金氧半電晶體之汲極、與一源極接收該第一電壓。
  6. 一種多態信號指示器,包含:一電壓產生器,由小至大可產生一第一電壓、一第二電壓、一第三電壓及一第四電壓;以及一多態偵測器,連接至該電壓產生器以接收該M個電壓,並具有一電壓輸入端可選擇性地輸入該四個電壓其中之一,以產生一三位元的指示信號,使得該三位元的指示信號可區分該電壓輸入為該第一電壓、該第二電壓、該第三電壓或該第四電壓,該多態偵測器包括:一第一類型之子偵測電路模組,連接至該電壓產生器以接收該第一電壓、該第二電壓與該第四電壓,且當該電壓輸入端之電壓為該第一電壓時,該三位元指示信號中的一第一位元輸出一低準位,當該電壓輸入端之電壓為該第 二電壓、該第三電壓或該第四電壓時,該三位元指示信號中的該第一位元輸出一高準位;一第二類型之子偵測電路模組,連接至該電壓產生器以接收該第一電壓、該第三電壓、與該第四電壓,且當該電壓輸入端之電壓為該第一電壓、該第二電壓或該第三電壓時,該三位元指示信號中的一第三位元輸出一低準位,當該電壓輸入端之電壓為該第四電壓時,該三位元指示信號中的該第三位元輸出一高準位;以及一第三類型之子偵測電路模組,連接至該電壓產生器以接收該第一電壓、該第二電壓、該第三電壓與該第四電壓,且當該電壓輸入端之電壓為該第一電壓、或該第二電壓時,該三位元指示信號中的一第二位元輸出一低準位,當該電壓輸入端之電壓為該第三電壓或該第四電壓時,該三位元指示信號中的該第二位元輸出一高準位。
  7. 如申請專利範圍第6項所述之多態信號指示器,其中該第一類型之子偵測電路模組包括:一第一反相器,具有一輸入端接收該電壓輸入端之電壓,且該第一反相器的電源係由該第一電壓與該第二電壓所供應;一第二反相器,具有一輸入端連接至該第一反相器的輸出端,且該第二反相器的電源係由該第一電壓與該第二電壓所供應;以及一第一類型位準偏移器,具有二輸入端分別連接至該第一反相器的輸出端與該第二反相器的輸出端,且該第一類型位準偏移器的電源係由該第一電壓與該第四電壓所供 應,其中,當該電壓輸入端之電壓為該第一電壓時,該第一類型位準偏移器輸出該第一電壓作為該低準位,當該電壓輸入端之電壓為該第二電壓、該第三電壓或該第四電壓時,該第一類型位準偏移器輸出該第四電壓作為該高準位。
  8. 如申請專利範圍第7項所述之多態信號指示器,其中該第一類型位準偏移器包括:一第一電晶體、一第二電晶體、一第三電晶體與一第四電晶體,皆具有一控制端、一第一端與一第二端,其中,該第一電晶體與該第二電晶體之該第一端均耦接至該第四電壓,該第三電晶體與該第四電晶體之該第一端均耦接至該第一電壓,該第三電晶體與該第四電晶體之控制端分別耦接至該第二反向器之輸出端與該第一反向器之輸出端,該第一電晶體之該第二端、該第二電晶體之控制端與該第三電晶體之該第二端耦接,且該第一電晶體之該控制端、該第二電晶體之該第二端與該第四電晶體之該第二端耦接,作為該三位元指示信號中的該第一位元。
  9. 如申請專利範圍第8項所述之多態信號指示器,其中該第二類型之子偵測電路模組包括:一第三反相器,具有一輸入端接收該電壓輸入端之電壓,且該第三反相器的電源係由該第三電壓與該第四電壓所供應;一第四反相器,具有一輸入端連接至該第三反相器的輸出端,且該第四反相器的電源係由該第三電壓與該第四電壓所供應;以及 一第二類型位準偏移器,具有二輸入端分別連接至該第三反相器的輸出端與該第四反相器的輸出端,且該第二類型位準偏移器的電源係由該第一電壓與該第三電壓所供應,其中,當該電壓輸入端之電壓為該第一電壓、該第二電壓或該第三電壓時,該第二類型位準偏移器輸出該第一電壓作為該低準位,當該電壓輸入端之電壓為該第四電壓時,該第二類型位準偏移器輸出該第四電壓作為該高準位。
  10. 如申請專利範圍第9項所述之多態信號指示器,其中該第二類型位準偏移器包括:一第一電晶體、一第二電晶體、一第三電晶體與一第四電晶體,皆具有一控制端、一第一端與一第二端,其中,該第一電晶體與該第二電晶體之該第一端均耦接至該第四電壓,該第三電晶體與該第四電晶體之該第一端均耦接至該第一電壓,該第一電晶體與該第二電晶體之控制端分別耦接至該第四反向器之輸出端與該第三反向器之輸出端,該第一電晶體之該第二端、該第三電晶體之第二端與該第四電晶體之該控制端耦接,且該第二電晶體之該第二端、該第三電晶體之該控制端與該第四電晶體之該第二端耦接,作為該三位元指示信號中的該第三位元。
  11. 如申請專利範圍第6項所述之多態信號指示器,其中該第三類型之子偵測電路模組包括:一第五反相器,具有一輸入端接收該電壓輸入端之電壓,且該第五反相器的電源係由該第二電壓與該第三電壓所供應; 一第六反相器,具有一輸入端連接至該第五反相器的輸出端,且該第六反相器的電源係由該第二電壓與該第三電壓所供應;一第三類型位準偏移器,具有二輸入端以及二輸出端,該等輸入端分別連接至該第五反相器的輸出端與該第六反相器的輸出端,且該第三類型位準偏移器的電源係由該第一電壓與該第三電壓所供應;以及一第四類型位準偏移器,具有二輸入端分別連接至該第三類型位準偏移器之該等輸出端,且該第四類型位準偏移器的電源係由該第一電壓與該第四電壓所供應,其中,當該電壓輸入端之電壓為該第一電壓或該第二電壓時,該第四類型位準偏移器輸出該第一電壓作為該低準位,當該電壓輸入端之電壓為該第三電壓或該第四電壓時,該第四類型位準偏移器輸出該第四電壓作為該高準位。
  12. 如申請專利範圍第11項所述之多態信號指示器,其中該第三類型位準偏移器包括:一第一電晶體、一第二電晶體、一第三電晶體與一第四電晶體,皆具有一控制端、一第一端與一第二端,其中,該第一電晶體與該第二電晶體之該第一端均耦接至該第三電壓,該第三電晶體與該第四電晶體之該第一端均耦接至該第一電壓,該第一電晶體與該第二電晶體之控制端分別耦接至該第六反向器之輸出端與該第五反向器之輸出端,該第一電晶體之該第二端、該第三電晶體之第二端與該第四電晶體之該控制端耦接作為該第三類型位準偏移器之一第一輸出端,且該第二電晶體之該第二端、該 第三電晶體之該控制端與該第四電晶體之該第二端耦接作為該第三類型位準偏移器之一第二輸出端。
  13. 如申請專利範圍第12項所述之多態信號指示器,其中該第四類型位準偏移器包括:一第五電晶體、一第六電晶體、一第七電晶體與一第八電晶體,皆具有一控制端、一第一端與一第二端,其中,該第五電晶體與該第六電晶體之該第一端均耦接至該第四電壓,該第七電晶體與該第八電晶體之該第一端均耦接至該第一電壓,該第七電晶體與該第八電晶體之控制端分別耦接至該第三類型位準偏移器之該第二輸出端與該第一輸出端,該第五電晶體之該第二端、該第六電晶體之控制端與該第七電晶體之該第二端耦接,且該第五電晶體之該控制端、該第六電晶體之該第二端與該第八電晶體之該第二端耦接,作為該三位元指示信號中的該第二位元。
TW099129972A 2010-09-03 2010-09-03 多態信號指示器 TWI440313B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099129972A TWI440313B (zh) 2010-09-03 2010-09-03 多態信號指示器
US13/053,385 US8653809B2 (en) 2010-09-03 2011-03-22 Multi-state indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099129972A TWI440313B (zh) 2010-09-03 2010-09-03 多態信號指示器

Publications (2)

Publication Number Publication Date
TW201212548A TW201212548A (en) 2012-03-16
TWI440313B true TWI440313B (zh) 2014-06-01

Family

ID=45770234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129972A TWI440313B (zh) 2010-09-03 2010-09-03 多態信號指示器

Country Status (2)

Country Link
US (1) US8653809B2 (zh)
TW (1) TWI440313B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203411B2 (en) 2012-10-11 2015-12-01 Qualcomm Incorporated Compact low power level shifter for dual rail
KR102487430B1 (ko) * 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
CN109142855B (zh) * 2018-08-31 2020-10-09 辽宁荣信兴业电力技术有限公司 一种用于电网电压闪变抑制svg装置的负载电流检测方法
US11196420B1 (en) * 2020-07-15 2021-12-07 Samsung Electronics Co., Ltd. Level shifter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545510B1 (en) 2001-12-10 2003-04-08 Micron Technology, Inc. Input buffer and method for voltage level detection
JP2008306504A (ja) 2007-06-08 2008-12-18 Renesas Technology Corp 差動増幅回路及びa/d変換器

Also Published As

Publication number Publication date
TW201212548A (en) 2012-03-16
US8653809B2 (en) 2014-02-18
US20120056614A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
US9781368B2 (en) Ramp voltage generator, image sensing device including the same and method for driving the image sensing device
TWI440313B (zh) 多態信號指示器
JP6206607B2 (ja) データ通信システム、データ通信装置およびセンサ装置
JP2015190799A (ja) 温度測定装置、集積回路および温度測定方法
KR20190109708A (ko) 비교기 및 이를 포함하는 디스플레이
JP2776549B2 (ja) 半導体集積回路
JPWO2009133658A1 (ja) 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型dac、及び半導体集積回路、映像機器、通信機器
US9053655B2 (en) Driver of display unit
JP5241685B2 (ja) 位相歪みのない電圧レベル変換器
JP2008281992A (ja) 表示装置の駆動回路
US20210167781A1 (en) Three-input exclusive nor/or gate using a cmos circuit
CN111786678B (zh) 一种基于薄膜晶体管的模数转换器、芯片以及控制方法
US11252364B2 (en) Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period
JP5417470B2 (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
EP3435107B1 (en) Voltage monitor with a trimming circuit
KR102589710B1 (ko) 증폭회로 및 그의 구동 방법, 그리고 그를 포함하는 이미지 센싱 장치
JPH05291897A (ja) ヒステリシス特性を有する入力回路
CN102401850B (zh) 多态信号指示器
JP2008008664A (ja) 集積回路
JP5238784B2 (ja) ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ
JP2023527258A (ja) タイミングイベント検出器、超小型電子回路、及びタイミングイベント検出方法
US20200219459A1 (en) Shift register
CN104901658A (zh) 多功能字识别器元件
JP2010171485A (ja) 出力バッファ回路および固体撮像素子
JP2006067559A (ja) 半導体集積回路